KR100515076B1 - 반도체 소자의 확산방지막 형성 방법 - Google Patents
반도체 소자의 확산방지막 형성 방법 Download PDFInfo
- Publication number
- KR100515076B1 KR100515076B1 KR10-1999-0058687A KR19990058687A KR100515076B1 KR 100515076 B1 KR100515076 B1 KR 100515076B1 KR 19990058687 A KR19990058687 A KR 19990058687A KR 100515076 B1 KR100515076 B1 KR 100515076B1
- Authority
- KR
- South Korea
- Prior art keywords
- titanium
- forming
- diffusion barrier
- silicon
- heat treatment
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
- H01L21/76846—Layer combinations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
- H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System the conductive layers comprising silicides
Abstract
본 발명은 확산방지특성이 우수한 이중막 구조의 확산방지막의 형성 방법에 관한 것으로, 이를 위한 본 발명은 실리콘기판 상부에 티타늄이 다량 함유된 티타늄나이트라이드를 형성하는 제 1 단계, 상기 결과물 전면에 실리콘기를 함유한 가스 분위기에서 열처리하여 상기 티타늄나이트라이드에 함유된 티타늄과 실리콘 기판의 고상반응에 의해 티타늄실리사이드를 형성하는 제 2 단계, 상기 열처리시 상기 티타늄실리사이드 형성과 동시에 실리콘기를 함유한 티타늄실리콘나이트라이드를 형성하는 제 3 단계를 포함하여 이루어짐을 특징으로 한다
Description
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 특히 열안정성 및 확산방지특성이 우수한 확산방지막의 형성 방법에 관한 것이다.
일반적으로 반도체 소자 제조 공정중 메탈콘택(Metal contact) 또는 강유전체 캐패시터 제조에서 확산방지막(Diffusion stop layer)을 형성한다.
첨부도면 도 1a 내지 도 1b를 참조하여 종래기술에 따른 확산방지막의 형성 방법에 대해 설명하기로 한다.
도 1a에 도시된 바와 같이, 반도체 기판(11) 상부에 티타늄(12), 티타늄나이트라이드(13)를 적층하고, 이어 오믹접촉저항(Ohmic contact resistance)을 낮추기 위하여 후속 열처리를 진행한다.
도 1b에 도시된 바와 같이, 상기 열처리 공정에 의해 반도체 기판(11)과 티타늄(12)이 실리사이드반응을 하여 상기 반도체기판(11) 상에 티타늄실리사이드 (14)를 형성한다.
여기서 상기 티타늄나이트라이드(13) 증착시 티타늄(Ti)과 나이트라이드(N)의 조성비가 1:1 인 물리적기상증착(PVD)막인 티타늄나이트라이드(13)을 주로 사용하였다.
상기와 같이 제조된 티타늄나이트라이드는 입계를 갖는 주상정 조직으로서 메탈콘택에 적용할 경우, 금속과 실리콘간의 상호확산을 방지할 수 있는 확산방지막특성이 취약하다. 또한 강유전체 캐패시터전극의 확산방지막으로 사용할 때에는 캐패시터 제조후 고온 열공정시 티타늄나이트라이드의 취약한 확산방지력 및 나쁜 내산화특성으로 인하여 소자 특성을 현저히 저하시키는 문제점이 있다.
본 발명은 상기의 문제점을 해결하기 위해 안출한 것으로서, 티타늄실리사이드(TiSi)와 티타늄실리콘나이트라이드(TiSiN)의 적층이중막 구조를 갖는 확산방지막을 형성하는데 적합한 확산방지막의 형성 방법을 제공하는데 그 목적이 있다.
상기의 목적을 달성하기 위한 본 발명의 확산방지막의 형성 방법은 실리콘기판 상부에 티타늄이 다량 함유된 티타늄나이트라이드를 형성하는 제 1 단계, 상기 결과물 전면에 실리콘기를 함유한 가스 분위기에서 열처리하여 상기 티타늄나이트라이드에 함유된 티타늄과 실리콘 기판의 고상반응에 의해 티타늄실리사이드를 형성하는 제 2 단계, 상기 열처리시 상기 티타늄실리사이드 형성과 동시에 실리콘기를 함유한 티타늄실리콘나이트라이드를 형성하는 제 3 단계를 포함하여 이루어짐을 특징으로 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 2a 내지 도 2c 는 본 발명의 실시예에 따른 반도체 소자의 확산방지막의 형성 방법을 나타낸 도면이다.
도 2a에 도시된 바와 같이, 실리콘 기판(21) 상부에 티타늄이 다량 함유된 티타늄나이트라이드(TiNx)(22)을 증착한다. 여기서 x는 1보다 작은 범위 즉, 티타늄과 나이트라이드의 조성비에 있어서 나이트라이드의 조성비가 낮다.
도 2b 에 도시된 바와 같이, 상기 티타늄나이트라이드(22) 상부에 SiH4 또는 Si기를 함유한 가스 분위기하에서 플라즈마 처리 또는 고온 열처리 공정을 수행한다. 상기 플라즈마처리 또는 고온 열처리 공정은 최소 400∼900℃온도에서 수행한다.
이 때 실리콘기판(21) 상부에는 SiH4 또는 Si기를 함유한 분위기하의 고온 열공정시 높은 온도로 인하여 티타늄나이트라이드(22)내에 초과 함유되어 있는 티타늄(Ti)과 실리콘기판(21)의 고상반응에 의하여 티타늄실리사이드(23)가 형성된다.
또한 동시에 티타늄나이트라이드(22) 상부 표면은 SiH4 또는 Si기를 함유한 분위기에서의 플라즈마처리 또는 고온 열처리에 의하여 티타늄나이트라이드(22) 상부층은 실리콘(Si)기를 일정량 함유한 티타늄실리콘나이트라이드(24)가 형성된다.
즉 티타늄나이트라이드(22)는 각각 반응에 의해 티타늄실리사이드(23)와 티타늄실리콘나이트라이드(24)로 형성되어 실리콘기판(21) 상부에 티타늄실리사이드와 티타늄실리콘나이트라이드의 이중막 구조의 확산방지막(25)이 형성된다.
여기서 상기 티타늄실리콘나이트라이드(24)내에 함유된 실리콘은 플라즈마 처리시 RF 전원, 처리시간, 온도, 압력을 조절하여 그 함유량이 조절된다.
특히 상부에 형성된 티타늄실리콘나이트라이드(24)은 삼원계 즉, 티타늄, 실리콘, 나이트라이드로 이루어진 비정질층으로서 확산방지특성 및 내산화 특성이 우수하다. 또한 종래의 물리적기상증착법으로 형성된 티타늄나이트라이드의 주상정 조직과는 달리 입계가 없는 비정질 구조이다.
도면에 도시되지 않았지만, 본 발명의 실시예에 따른 이중막 구조의 확산방지막은 금속배선의 콘택 또는 강유전체 캐패시터의 확산방지막으로 적용할 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 바와 같은 본 발명의 확산방지막의 형성 방법은 제조 공정이 단순하고 삼원계의 비정질 확산방지막을 형성하므로써 반도체 소자의 전기적 특성 및 신뢰성을 향상시킬 수 있는 효과가 있다.
도 1a 내지 도 1b 는 종래기술에 따른 확산방지막의 제조 방법을 나타낸 도면,
도 2a 내지 도 2b 는 본 발명의 실시예에 따른 확산방지막의 제조 방법을 나타낸 도면,
*도면의 주요부분에 대한 부호의 설명*
21 : 실리콘 기판 22 : 티타늄나이트라이드
23 : 티타늄실리사이드 24 : 티타늄실리콘나이트라이드
Claims (3)
- 실리콘기판 상부에 티타늄이 다량 함유된 티타늄나이트라이드를 형성하는 제 1 단계;상기 결과물 전면에 실리콘기를 함유한 가스 분위기에서 열처리하여 상기 티타늄나이트라이드에 함유된 티타늄과 실리콘 기판의 고상반응에 의해 티타늄실리사이드를 형성하는 제 2 단계; 및상기 열처리시 상기 티타늄실리사이드 형성과 동시에 실리콘기를 함유한 티타늄실리콘나이트라이드를 형성하는 제 3 단계를 포함하여 이루어짐을 특징으로 하는 확산방지막의 형성 방법.
- 제 1 항에 있어서,상기 제 2 단계는,400∼900℃에서 열처리 공정을 포함하여 이루어짐을 특징으로 하는 확산방지막의 형성 방법.
- 제 1 항에 있어서,상기 제 2 단계에서,상기 열처리시 실리콘기를 함유한 가스로는 SiH4 가스를 이용함을 특징으로 하는 확산방지막의 형성 방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-1999-0058687A KR100515076B1 (ko) | 1999-12-17 | 1999-12-17 | 반도체 소자의 확산방지막 형성 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-1999-0058687A KR100515076B1 (ko) | 1999-12-17 | 1999-12-17 | 반도체 소자의 확산방지막 형성 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20010056976A KR20010056976A (ko) | 2001-07-04 |
KR100515076B1 true KR100515076B1 (ko) | 2005-09-16 |
Family
ID=19626669
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR10-1999-0058687A KR100515076B1 (ko) | 1999-12-17 | 1999-12-17 | 반도체 소자의 확산방지막 형성 방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100515076B1 (ko) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100695889B1 (ko) * | 2004-10-11 | 2007-03-19 | 삼성전자주식회사 | 반응 방지막을 갖는 캐패시터 및 그 형성 방법 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH098253A (ja) * | 1995-04-19 | 1997-01-10 | Nec Corp | 薄膜キャパシタ及びその製造方法 |
US5668411A (en) * | 1995-03-28 | 1997-09-16 | Texas Instruments Incorporated | Diffusion barrier trilayer for minimizing reaction between metallization layers of integrated circuits |
US5795796A (en) * | 1995-12-26 | 1998-08-18 | Lg Semicon Co., Ltd. | Method of fabricating metal line structure |
KR20000019285A (ko) * | 1998-09-10 | 2000-04-06 | 김영환 | 반도체장치의 커패시터 제조방법 |
-
1999
- 1999-12-17 KR KR10-1999-0058687A patent/KR100515076B1/ko not_active IP Right Cessation
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5668411A (en) * | 1995-03-28 | 1997-09-16 | Texas Instruments Incorporated | Diffusion barrier trilayer for minimizing reaction between metallization layers of integrated circuits |
JPH098253A (ja) * | 1995-04-19 | 1997-01-10 | Nec Corp | 薄膜キャパシタ及びその製造方法 |
US5795796A (en) * | 1995-12-26 | 1998-08-18 | Lg Semicon Co., Ltd. | Method of fabricating metal line structure |
KR20000019285A (ko) * | 1998-09-10 | 2000-04-06 | 김영환 | 반도체장치의 커패시터 제조방법 |
Also Published As
Publication number | Publication date |
---|---|
KR20010056976A (ko) | 2001-07-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2537413B2 (ja) | 半導体装置およびその製造方法 | |
TW434887B (en) | Method of manufacturing ferroelectric memory device | |
US20010040293A1 (en) | Semiconductor structure with a titanium aluminum nitride layer and method for fabricating same | |
US4954852A (en) | Sputtered metallic silicide gate for GaAs integrated circuits | |
KR100515076B1 (ko) | 반도체 소자의 확산방지막 형성 방법 | |
KR100321715B1 (ko) | 알루미늄질화막을확산방지막으로사용한반도체소자제조방법및그를이용한캐패시터하부전극형성방법 | |
KR100458474B1 (ko) | 반도체소자의비트라인및그제조방법 | |
KR20020016312A (ko) | 텅스텐 게이트 형성방법 | |
KR19980060526A (ko) | 반도체 소자의 금속 배선 형성방법 | |
KR20040001861A (ko) | 금속게이트전극 및 그 제조 방법 | |
KR950005259B1 (ko) | 반도체 장치의 제조방법 | |
KR100431309B1 (ko) | 반도체디바이스의금속배선형성방법 | |
KR20000043055A (ko) | 반도체 소자의 비트 라인 형성 방법 | |
KR100564417B1 (ko) | 반도체소자의 비트라인 형성방법 | |
KR19980057024A (ko) | 반도체 장치의 금속배선 형성 방법 | |
KR100268802B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
KR960002067B1 (ko) | 반도체장치 및 그의 제조방법 | |
KR100529382B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
KR100500935B1 (ko) | 물리기상증착법으로 형성된 텅스텐막을 확산방지막으로서 이용하는 반도체 소자 제조 방법 | |
KR100477833B1 (ko) | 반도체소자의장벽금속막형성방법 | |
KR100342826B1 (ko) | 반도체소자의베리어금속층형성방법 | |
KR20040059853A (ko) | 구리 확산 장벽 제조 방법 | |
JPS61174628A (ja) | 半導体装置の製造方法 | |
KR100400769B1 (ko) | 반도체 소자의 확산 방지막 형성 방법 | |
KR100196502B1 (ko) | 반도체 장치의 금속배선 형성 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20100825 Year of fee payment: 6 |
|
LAPS | Lapse due to unpaid annual fee |