KR100290238B1 - 액티브어드레싱기판의 제조방법 및 그 기판을 구비한 액정표시장치 - Google Patents

액티브어드레싱기판의 제조방법 및 그 기판을 구비한 액정표시장치 Download PDF

Info

Publication number
KR100290238B1
KR100290238B1 KR1019930000784A KR930000784A KR100290238B1 KR 100290238 B1 KR100290238 B1 KR 100290238B1 KR 1019930000784 A KR1019930000784 A KR 1019930000784A KR 930000784 A KR930000784 A KR 930000784A KR 100290238 B1 KR100290238 B1 KR 100290238B1
Authority
KR
South Korea
Prior art keywords
substrate
passivation layer
transparent
photoresist
active addressing
Prior art date
Application number
KR1019930000784A
Other languages
English (en)
Other versions
KR930016809A (ko
Inventor
토오루 사사끼
마코또 쯔무라
마사루 타카바타케
마사아끼 키타지마
Original Assignee
가나이 쓰도무
가부시키가이샤 히다치 세이사꾸쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가나이 쓰도무, 가부시키가이샤 히다치 세이사꾸쇼 filed Critical 가나이 쓰도무
Publication of KR930016809A publication Critical patent/KR930016809A/ko
Application granted granted Critical
Publication of KR100290238B1 publication Critical patent/KR100290238B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • Liquid Crystal (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

불투명부재로 각각 이루어진 배선전극(2)(4) 및 스위칭소자(8)를 포토마스크로서 이용해서 기판이면으로부터 포토레지스트(10)에 노광하여, 스위칭소자(8)의 페시베이션층(9)을 패터닝한다. 이 방법에 의해 포토마스크가 불필요하게 되고 또 패시베이션층(9)의 단차부분을 투명화소전극(7)의 바깥쪽에 형성할 수 있으므로, 대향기판의 블랙매트릭스를 확대하지 않고도 액정의 배향불량을 육안으로 확인할 수 없다. 또, 패시베이션층을 필요로 하지 않는 부분에서는 패시베이션층을 제거할 수 있으므로, 잔상을 감소하고 표시화질을 대폭 향상시킬 수 있다. 또, 본 발명에 의하면, 액티브어드레싱기판의 제조에 사용되는 포토마스크의 개수를 삭감하고 액정표시장치의 화질을 향상할 수 있다.

Description

액티브어드레싱기판의 제조방법 및 그 기판을 구비한 액정표시장치
제1도는 본 발명의 일예인 액티브어드레싱기판의 평면도.
제2도는 제1도의 선 II-II′의 종단면도.
제3도는 본 발명의 실시예 1의 기판의 제조공정을 설명하는 도면.
제4도는 본 발명의 실시예 1의 기판의 제조공정을 설명하는 도면.
제5도는 본 발명의 실시예 1의 기판의 제조공정을 설명하는 도면.
제6도는 제2도에 도시한 기판을 이용해서 구성한 액정표시장치의 단면도.
제7도는 본 발명의 실시예 2의 기판의 제조공정을 설명하는 도면.
제8도는 본 발명의 실시예 2의 기판의 제조공정을 설명하는 도면.
제9도는 본 발명의 실시예 2의 기판의 제조공정을 설명하는 도면.
제10도는 본 발명의 실시예 2의 기판의 제조공정을 설명하는 도면.
제11도는 본 발명의 실시예 3의 기판의 제조공정을 설명하는 도면.
제12도는 본 발명의 실시예 3의 기판의 제조공정을 설명하는 도면.
제13도는 본 발명의 실시예 3의 기판의 제조공정을 설명하는 도면.
제14도는 본 발명의 실시예 3의 기판의 제조공정을 설명하는 도면.
제15도는 본 발명의 실시예 4의 기판의 제조공정을 설명하는 도면.
제16도는 본 발명의 실시예 4의 기판의 제조공정을 설명하는 도면.
제17도는 본 발명의 실시예 4의 기판의 제조공정을 설명하는 도면.
제18도는 본 발명의 일예인 MIM의 액티브어드레싱기판의 종단면도.
제19도는 제18도에 도시한 기판을 이용해서 구성한 액정표시장치의 종단면도.
* 도면의 주요부분에 대한 부호의 설명
1, 21 : 투명기판 2 : 게이트배선전극
3 : 게이트절연체 4 : 드레인배선전극
5 : 채널층 6 : 소스전극
7, 25 : 투명화소전극 8 : 박막트랜지스터(TFT)
9, 27 : 패시베이션층 10, 28 : 포토레지스트
11 : 포토마스크 12 : 광
13, 31 : 액티브어드레싱기판 14, 32 : 대향기판
15, 33 : 공통전극 16a, 16b, 34a, 34b : 배향층
17, 25 : 액정층 18, 36 : 블랙매트릭스
19, 37 : 컬러필터 20, 38 : 컬러필터의 패시베이션층
22 : 배선전극 23 : 절연층
24 : 콘택트전극 26 : 박막다이오드(MIM)
33 : 투명전극
본 발명은 액티브어드레싱기판의 제조방법 및 그 액티브어드레싱기판을 이용한 액정표시장치에 관한 것이다.
종래의 액티브어드레싱기판을 이용한 액정표시장치는 일본국 특개평 2-171721호 공보에 개시되어 있으며, 다수의 (Indium Tin Oxide)막으로 이루어진 투명화소전극이 설치된 화소전극기판과 이 화소전극기판에 대향한, 공통전극이 설치된 대향기판 사이에 액정층이 배치된 구성으로 되어있다.
상기 종래기술에서는, 화소전극기판에 있어서, 투명기판상에 형성된 게이트배선전극, 드레인배선전극, 전체의 박막트랜지스터(TFT) 및 투명화소전극의 일부는, 예를 들면 외부단자와의 접속단자부분이 피복을 요하지 않는 부분을 제외하고 예를 들면 질화규소(SiN)로 이루어진 패시베이션(passivation)층으로 덮여있다. 상기 투명화소전극위에는, 그 전극의 주변부에만 상기 패시베이션층이 적층되어 상기 주변부를 덮고 있다. 또, 상기 패시베이션층의 전체 및 상기 패시베이션층이 적층되어 있지 않은 전체부분상에는 배향층이 적층되어 있으므로, 투명화소전극기판 전체는 상기 배향층으로 덮여있다.
상기 종래기술에 있어서, 이러한 기판을 구비한 화소전극기판은 다음 방법에 의해 제조된다. 게이트배선전극, 드레인배선전극, TFT 및 투명화소전극을 투명기판상에 형성한 후, 예를 들면 CVD법으로 질화규소층을 형성한다. 상기 질화규소층에 포토레지스트를 도포한 후, 그 위에 포토마스크를 놓고, 이 마스크를 통해 광을 노광한다. 그후, 에칭을 행하여 예를 들면 외부단자와의 접속단자부분 등의 질화규소층을 필요로 하지 않는 부분과 투명기판의 주변부이외의 부분에 적층된 질화규소층을 제거함으로써, 패시베이션층을 형성한다. 이어서, 상기 패시베이션층이 적층되어 있는 쪽의 전체표면상에 배향층을 형성한다.
종래의 방법에서는, 페터닝하는데 포토마스크를 이용하고 있기 때문에, 포토마스크정합시의 오차의 마진면에서 투명화소전극안쪽에도 패시베이션층이 잔류하도록 해야 하므로, 투명화소전극안쪽에 패시베이션층의 두께분만큼 단차부분이 형성된다. 이 단차부분은 다음과 같은 결점이 있다. 즉, 액정을 균일하게 배향시키기 위한 배향층의 러빙(rubbing) 처리가 상기 단차부분에 해당하는 부분에서 충분히 수행될 수 없는 점 혹은 상기 단차부분에 해당하는 부분근방에서는 액정분자의 프리틸트(pre-tilt)각이 소정치로 되지않는 점 등이 있으므로, 액정의 배향불량이 발생해서 표시화질을 현저히 열화시킨다고 하는 결점이 있다. 또 상기 액정의 배향불량을 육안으로 볼 수 없도록 하기 위해 대향기판에 형성하는 블랙매트릭스의 면적을 확대하면, 개구율이 저하하므로, 화면이 어둡게 되고, 또 백라이트의 휘도를 높이기 위하여 전력소비량이 증가한다고 하는 문제점이 있다.
또, 투명화소전극상의 패시베이션층을 제거하지 않는 경우에도, 외부회로와의 접속단자부상의 패시베이션층은 외부회로와의 전기적 접촉을 양호가게 하기 위하여 제거해야만 하므로, 마스크수나 공정수도 저감될 수 없다고 하는 문제가 있다. 이 경우에는, 액정층에 전압을 인가하는 투명화소전극상에 패시베이션층이 존재하므로, 액정표시장치를 동작시킬 때, 인가전압의 직류전압성분이 패시베이션층에 잔류하여, 예를 들면, 잔성이나 폴리커등의 표시품질을 열화시키는 현상이 발생한다.
따라서, 포신(Possin)등은, 노광시 포토마스크의 정합오차의 결점을 제거하기 위하여 기판배면으로부터 노광을 수행하여 저감된 공정수로 에칭에 의해 게이트전극상의 패시베이션층을 제거하는 기술을 제안하였다(미국 특허 제 5,010,027 호). 이 배면노광에 의하면, 포토마스크를 사용할 필요가 없으므로, 포토마스크의 정합에러의 문제점을 해결할 수 있으며, 즉 마진을 남길 필요가 없다. TFT에 있어서 게이트전극상의 마진으로서 패시베이션층을 남길 때는, 기생적인 용량이 존재하므로 TFT의 성능특성을 열화시킨다. 즉 포신 등은 TFT의 특성을 향상시키기 위하여 배면노광을 수행한 것으로 추측된다.
이에 대해서, 본 발명은 액정표시장치에 사용된 투명전극상의 절연층을 제거하는 것을 목적으로 한다. 즉, 절연층이 마진으로서 남아있으면, 전극에 대전을 유발시켜, 액정에 인가되는 전압에 변동되어 액정의 열화 및 표시패널상의 잔상등을 일으킨다. 본 발명에 있어서는, 투명전극상의 절연층을 정확히 제거하기 위하여, 하기에 설명된 배면노광을 수행하며, 이 배면노광에 의해 투명전극상에 마진을 남길 필요가 없으므로 표시부를 밝게 유지할 수 있다.
또, 본 발명은, 액티브어드레싱기판의 제조에 사용되는 포토마스크의 수를 감소하는 동시에 상기 종래기술에서 유발된 표시화질의 열화라고 하는 문제점을 해소하여, 고품질의 화상을 표시할 수 있는 액정표시장치 및 상기 액티브어드레싱기판의 제조방법을 제공하는 것을 그 목적으로 한다.
본 발명은, 투명기판상에 투명부재와 불투명부재를 배치하는 공정과, 이들 투명부재 및 불투명부재를 패시베이션층으로 피복하는 공정과, 상기 패시베이션층상에 포토레지스트를 형성하는 공정과, 상기 포토레지스트에 선택적으로 노광하는 공정과, 상기 포토레지스트의 노광된 부분을 현상제에 의해 제거하는 공정과, 상기 포토레지스트가 제거된 부분의 패시베이션층을 제거하는 공정과, 상기 포토레지스트의 노광되지 않았던 부분을 제거하는 공정과, 상기 노광되지 않았던 부분에 해당하는 부분에만 패시베이션층을 남기는 공정으로 이루어진 기판의 제조방법에 있어서, 상기 선택적노광은 상기 투명판측으로부터 상기 투명부재를 투과한 광으로 상기 포토레지스트에 노광하는 것임을 특징으로 하는 기판의 제조방법을 제공한다.
또, 본 발명은, 투명기판상에, 불투명부재로 이루어진 스위칭소자와, 이 스위칭 소자에 접속되는 투명부재로 이루어진 투명화소전극과, 불투명부재로 각각 이루어진 게이트배선전극 및 드레인배선전극을 매트릭스형상으로 배치하는 공정과, 상기 소자 및 상기 전극을 패시베이션층으로 피복하는 공정과, 상기 패시베이션층상에 포토레지스트를 형성하는 공정과, 상기 포토레지스트에 선택적으로 노광하는 공정과, 상기 포토레지스의 노광된 부분을 현상제로 제거하는 공정과, 상기 포토레지스트가 제거된 부분의 패시베이션층을 제거하는 공정과, 포토레지스트의 노광되지 않았던 부분을 제거하는 공정과, 상기 노광되지 않았던 부분에 해당하는 부분에만 패시베이션층을 남기는 공정으로 이루어진 액티브어드레싱기판의 제조방법에 있어서, 상기 선택적 노광은 상기 투명기판측으로부터 상기 투명부재를 투과한 광으로 상기 포토레지스트에 노광하는 것임을 특징으로 하는 액티브어드레싱기판의 제조방법을 제공한다.
또한, 본 발명은, 투명기판상에, 불투명부재로 이루어진 스위칭소자와, 한쪽이 상기 스위칭소자에 접속되는 배선전극과, 한쪽이 상기 배선전극에 상기 스위칭소자근방에서 적층구조에 의해 접속되는 다른 쪽이 외부회로에 접속되는 투명한 도전재료를 매트랙스 형상으로 배치하는 공정과, 상기 소자, 전극 및 도전재료를 패시베이션층으로 피복하는 공정과, 상기 패시베이션층상에 포토레지스트를 형성하는 공정과, 상기 포토레지스트에 상기 투명기판쪽으로부터의 광으로 노광하는 공정과, 상기 포토레지스트의 노광된 부분을 현상제에 의해 제거하는 공정과, 상기 포토레지스트가 제거된 부분의 패시베이션층을 제거하는 공정과, 상기 포토레지스트의 노광되지 않았던 부분을 제거하는 공정과, 상기 노광되지 않았던 부분에 해당하는 부분에만 패시베이션층을 남기는 공정으로 이루어진 액티브어드레싱기판의 제조방법을 제공한다.
또한, 본 발명은 상기 제조방법에 의해서 제조된 액티브어드레싱기판과, 상기 액티브어드레싱기판상에 소정 두께로 형성된 배향층과, 상기 액티브어드레싱기판상에 대해서 소정 간격으로 거의 평행하게 배치된 투명한 대향기판과, 상기 대향기판안쪽에서 투명화소전극 이외의 부재에 해당하는 부분에 형성된 블랙매트릭스와, 상기 대향기판안쪽에서 상기 투명화소전극에 해당하는 부분에 형성된 컬러필터와, 상기 블랙매트릭스 및 상기 컬러필터상에 형성된 패시베이션층과, 상기 패시베이션층상에 형성된 투명한 공통전극 및 배향층과, 상기 액티브어드레싱기판과 상기 대향기판사이의 공간에 충전된 액정으로 구성된 것을 특징으로 하는 액정표시장치를 제공한다.
상기 구성에 의하면, 포토마스크를 이용해서 기판상부면으로부터 포토레지스트에 노광하는 대신에, 불투명부재로 각각 이루어진 스위칭소자와 배선전극을 포토마스크로서 이용해서 기판이면으로부터 투명화소전극을 투과한 광으로 포토레지스트에 노광해서 포토레지스트를 패터닝하고, 패시베이션층을 에칭하면, 배선전극 및 스위칭소자상에만 패시베이션층이 남는 구조로 되어, 패시베이션층의 단차부분은 투명화소전극의 바깥쪽에 형성된다. 또, 배선전극의 투명한 접속단자부분에서는, 절연성의 패시베이션층이 제거되어 배선전극이 표면에 나타난다.
또, 배선전극의 접속 단자부분을 투명화소전극과 동일한 투명도전재료로 구성하고, 이 접속단자부분이외의 부분을 불투명한 배선전극재료로 구성해서 포토마스크로서 사용하여 이 포토레지스트에 기판이면으로부터 노광한다. 이와 같이 해서, 포토레지스트를 패터닝하는 포토마스크의 수를 삭감하거나, 포토마스크를 사용하지 않으므로, 본 발명에서는 포토마스크의 정합오차에 대한 마진의 관점에서 투명화소전극의 안쪽에까지 패시베이션층을 남길 필요가 없다. 이 마진에 의한 패시베이션층의 두께분에 해당하는 단차부가 형성되지 않으므로, 액정표시장치에 있어서는, 액정을 균일하게 배양시키기 위한 러빙처리가 단차부에 해당하는 부분에 대해서 충분하게 수행될 수 없는 점과, 액정분자의 프리틸트각이 소정치가 아닌 점에 기인하는 액정의 배향불량의 문제가 해소될 수 있어, 표시품질이 현저하게 향상된다.
본 발명의 액티브어드레싱기판은 불투명부재와 대략 동일한 패턴현상을 지닌 패시베이션층(예를 들면 절연층)을 구비하고 있다. 보다 상세하게는, 제1도에 있어서, 점선으로 도시한 불투명부재 예를 들면 드레인배선전극(4)의 경계면과 패시베이션층(9)의 경계면사이의 간격(d)(패시베이션층(9)이 불투명부재보다 넓은 영역을 커버함)은 1㎛ 이하이다. 이하, 이 간격(d)을 “중첩마진”이라 칭한다. 종래의 액티브어드레싱기판에 있어서는 포토마스크의 정합오차를 예상하여 마진을 남길 필요가 있었으므로, 중첩마진(d)의 값은 상기 값보다 1자리수 큰 3∼5㎛로 할 수 밖에 없었다. 상기 설명한 바와 같이, 본 발명의 방법에서 사용된 배면노광에 의해서는, 중첩마진이 매우 적은 기판을 제조할 수 있으므로, 액정표시장치의 표시부를 종래보다 밝게할 수 있다.
이하, 본 발명의 실시예를 첨부도면을 참조하면서 설명한다. 본 발명은 이들 실시예로 한정되는 것은 아니다.
[실시예 1]
제1도는 본 실시예의 액티브어드레싱기판의 평면도이다.
제2도는 제1도의 선 II-II′을 따라 자른 종단면도이다. 제2도에 있어서, (1)은 유리제의 절연투명기판, (2)는 Cr 이나 Al 등의 금속으로 이루어진 게이트배선전극, (3)은 금속산화물 또는 질화규소 등의 전기적 절연층으로 이루어진 게이트절연체, (4)는 Cr 이나 Al 등의 금속으로 이루어진 드레인 배선전극, (5)는 비결정질 실리콘이나 다결정실리콘 등의 반도체로 이루어진 채널층, (6)은 Cr 이나 Al 등의 금속으로 이루어진 소스전극, (7)은 ITO로 이루어진 도전성의 투명화소전극, (8)은 TFT, (9)는 금속산화물 또는 질화규소 등의 전기적 절연층으로 이루어진 TFT의 패시베이션층이다. 제2도에 도시한 바와 같이, 본 액티브어드레싱기판은, 각각 불투명한 재료로 이루어진 배선전극 및 채널층이외의 부분에서는 패시베이션층(9)이 제거되고, 투명화소전극(7)의 일부가 노출된 구조로 되어있다.
제2도에 도시한 바와 같은 구조의 기판을 제작하는 과정에 있어서 투명화소전극(7)상의 패시베이션층(9)의 일부를 제거하는 방법에 대해 제3도 내지 제5도를 참조하면서 이하 설명한다.
먼저, 배선전극(2), (4), TFT(8), 투명화소전극(7) 등을 형성한 투명기판(1)의 전체면에 CVD법이나 스퍼터링법에 의해 소정 두께로 패시베이션층(9)을 형성한 후, 포토레지스트(10)를 스핀코팅법이나 롤코팅법에 의해 패시베이션층(9)상에 형성한다.
제3도에 도시한 바와 같이, 투명기판(1)의 이면으로부터 광(12)을 조사한다. 이 광(12)은 불투명한 재료로 각각 이루어진 게이트배선전극(2), 드레인배선전극(4), 채널층(5) 및 소스전극(6)이 있는 부분에서는 투과하지 않으나, 그 이외의 부분에서는, 투명한 재료로 각각 이루어진 투명기판(1), 게이트절연체(3), 투명화소전극(7) 및 패시베이션층(9)을 투과해서, 포토레지스트(10a)에 도달한다. 이때, 노광시간의 증감이나 광(12)의 강도의 증감에 의해 포토레지스트(10a)의 두께방향으로 노광량의 분포를 부여할 수 있다. 이때문에, 포토레지스트의 노광된 부분(10a)과 노광되지 않앗던 부분(10b)간의 경계를 투명한 부분의 안쪽을 향해 경사지게 형성할 수 있다.
제4도에 도시한 바와 같이, 적당한 현상액을 이용해서 노광된 부분의 포토레지스트(10a)를 제거한다.
제4도 및 제5도에 도시한 바와 같이, 표면이 노출된 패시베이션층(9)의 부분 즉 패시베이션층(9a)을 건식에칭이나 습식에칭한다. 특히, 이방성에칭을 행하면, 포토레지스트(10b)의 쑥내민 돌출부에 대응하는 패시베이션층(9a)의 부분에 있어서 에칭속도가 외관상 감소하므로, 제4도 및 제5도에 도시한 바와 같이, 패시베이션층(9)의 가장자리면에 소정의 기울기(테이퍼)를 부여할 수 있어, 불투명한 재료로 각각 이루어진 드레인배선전극(4), 체널층(5) 및 소스전극(6)을 패시베이션층(9)으로 덮인 상태 그대로 유지할 수 있다. 또, 이 테이퍼는 액정분자의 배향을 향상시킬 수 있다. 또한, 패시베이션층(9)을 게이트절연체(3)와 다른 재질의 부재로 형성함으로써, 이미 에칭된 패시베이션층(9a)아래부분의 게이트절연체가 오버에칭되는 일은 없다. 최후로, 적당한 박리액을 이용해서 포토레지스트(10b)를 제거하여, 제2도에 도시한 구조의 기판을 얻는다. 또, 이 기판위에 폴리이미드계 수지로 이루어진 배향층을 적층해서 액정표시장치에 이용한다.
제6도는 제2도에 도시한 기판을 이용해서 구성한 액정표시장치의 단면도이다. 제6도에 있어서, (13)은 본 발명에 의한 TFT의 액티브어드레싱기판, (14)는 기판(13)에 대해서 약 5∼7㎛의 간격으로 평행하게 대향시킨 대향기판, (15)는 대향기판상에 형성된 ITO 이루어진 투명한 공통전극, (16a), (16b)는 폴리이미드계 수지로 이루어진 배향층, (17)은 액정층, (18)은 대략 흑색의 부재로 이루어진 블랙매트릭스, (19)는 컬러필터, (20a)는 컬러필터의 패시베이션층이다. 배향층(16a), (16b)은 각각, 액정이 균일하게 배향하도록 러빙처리되어 있다.
제6도에 도시한 구조의 액정표시장치에서는, 액정층(17)에 전압을 인가하는 투명화소전극(7)상의 단부에 패시베이션층(9)이 전혀 존재하지 않으므로, 액정표시장치의 동작시에 발생하는 액정층(17)에의 인가전압의 직류전압성분이 패시베이션층(9)에 잔류하지 않아, 잔상이나 폴리커 등의 표시품질을 열화시키는 현상이 억제된다.
제6도에 있어서, 패시베이션층(9)의 단차부분이 소정의 기울기를 지니므로, 배향층(16a)은 이 단차부분에 해당하는 부분에서도 충분히 러빙처리될 수 있어, 액정의 배향불량은 거의 발생하기 어렵다.
또, 패시베이션층(9)의 단차부분은 TFT의 소스전극(6)과 투명화소전극(7)간의 접속부이외에서는 투명화소전극 바깥쪽에 형성되어 있기 때문에, 이 단차부분에 대응하는 부분에서 액정의 배향불량이 발생하더라도, 대향기판(14)상에 형성되는 블랙매트릭스(18)의 면적을 확대시킴이 없이 배향불량을 육안으로 확대할 수 없으므로, 개구율의 저하를 억제할 수 있다.
또한, TFT(8)는 패시베이션층(9)으로 피복되어 노출되지 않으므로, TFT(8)의 특성변동이나 열화에 대한 신뢰성을 유지할 수 있다.
더욱이, 배면노광에 의해서 페터닝을 수행하므로, 포토마스크의 수를 1매 삭감할 수 있다.
[실시예 2]
제10도는 본 발명의 일례인 TFT의 액티브어드레싱기판의 드레인배선전극의 외부회로와의 접속단자부분의 종단면도이다. 제10도에 있어서, (1)은 유리제의 절연성투명기판, (3)은 금속산화물 또는 질화규소등의 전기적 절연층으로 이루어진 게이트절연체, (4a)는 Cr 이나 Al 등의 금속으로 이루어진 드레인배선전극, (7a)는 ITO로 이루어진 도전성의 투명전극, (9)는 금속산화물 또는 질화규소 등의 전기적 절연층으로 이루어진 패시베이션층이다. 드레인배선전극(4a)의 단부는 투명전극(7a)상에 이 전극의 일부를 덮도록 형성되어 있다. 또, 불투명한 재료로 이루어진 드레인배선전극(4a)이외외 부분에서는 패시베이션층(9)이 제거되어, 투명전극(7a)의 일부가 표면에 노출된 구조로 되어 있다.
제10도에 도시한 구조의 기판을 제작할 때, 투명전극(7a)상의 패시베이션층(9)의 일부를 제거하는 방법에 대해 제7도 내지 제10도를 참조하면서 이하 설명한다. 먼저, 투명전극(7a)및 드레인배선전극(4a)를 형성한 투명기판(1)의 전체면상에 CVD법이나 스퍼터링법에 의해 소정 두께로 패시베이션층(9)을 형성한 후, 포토레지스트(10)를 스핀코팅법이나 롤코팅법으로 패시베이션층(9)상에 형성한다.
제7도에 도시한 바와 같이, 투명기판(10)의 이면으로부터 광(12)을 조사한다. 이 광(12)은, 불투명한 재료로 이루어진 드레인배선전극(4a)이 있는 부분에서는 투과하지 않으나, 그 이외의 부분에서는, 투명한 재료로 각각 이루어진 투명기판(1), 게이트절연체(3), 투명전극(7a) 및 패시베이션층(9)을 투과해서 포토레지스트(10a)에 도달한다. 이때, 노광시간의 증감이나 광(12)의 강도의 증감에 의해 포토레지스트(10a)의 두께방향으로 노광량의 분포를 부여할 수 있다. 이때문에, 포토레지스트의 노광된 부분(10a)과 노광되지 않았던 부분(10b)간의 경계를 투명한 부분의 안쪽을 향해 경사지게 형성할 수 있다.
제8도에 도시한 바와 같이, 적당한 현상액을 이용해서 노광된 부분의 포토레지스트(10a)를 제거한다.
제9도에 도시한 바와 같이, 표면에 노출된 패시베이션층(9)의 부분 즉 패시베이션층(9b)을 건식에칭이나 습식에칭한다. 특히, 이방성에칭을 행하면, 포토레지스트(10b)의 쑥내민 돌출부에 대응하는 패시베이션층(9b)의 부분에 있어서 에칭속도가 외관상 감소하므로, 제9도에 도시한 바와 같이, 패시베이션층(9)의 가장자리면에 소정의 기울기를 부여할 수 있어, 불투명한 재료로 이루어진 드레인배선전극(4a)을 패시베이션층으로 덮인 상태를 그대로 유지할 수 있다. 또, 패시베이션층(9)을 게이트절연체(3)와 다른 재질의 부재로 구성함으로써, 이미 에칭된 패시베이션층(9b)아래부분의 게이트절연체가 오버에칭되는 일은 없다. 최후로, 적당한 박리액을 이용해서 포토레지스트(10b)를 제거하여, 제10도에 도시한 구조의 기판을 얻는다.
제10도에 도시한 기판에서는, 투명전극(7a)의 외부회로와의 접속단자부분이 패시베이션층(9)으로 덮여 있지 않기 때문에, 외부회로와의 전기적 접촉을 양호하게 행할 수 있어, 이 기판에 의하면 드레인배선전극(4a)을 투명전극(7a)을 개재해서 외부회로에 접속해서 액정표시장치를 구동하는 것이 가능하다.
또, 실시예 1의 기판을 제작할 때, 투명화소전극상의 패시베이션층을 제거함과 동시에 상기 공정을 수행할 수 있다.
또한, 액티브어드레싱기판의 표시부안쪽에서는 드레인 배선전극(4a)을 패시베이션층(9)으로 덮어 노출되지 않도록 구성함으로써, 드레인배선전극(4a)의 신뢰성을 유지할 수 있다.
더욱이, 배면노광을 이용해서 패터닝을 수행하므로, 포토마스크의 수를 1매 삭감할 수 있다.
[실시예 3]
제14도는 본 발명에 일례인 TFT의 액티브어드레싱기판의 게이트배선전극의 외부회로와의 접속단자부분의 종단면도이다. 제14도에 있어서, (1)은 유리제의 절연성 투명기판, (2a)는 Cr 이나 Al 등의 금속으로 이루어진 게이트배선전극, (3)은 금속산화물이나 질화규소 등의 전기적 절연층으로 이루어진 게이트절연체, (7b)는 ITO로 이루어진 도전상의 투명전극, (9)는 금속산화물이나 질화규소 등의 전기적 절연층으로 이루어진 패시베이션층이다. 또, 불투명한 재료로 이루어진 배선전극이외의 부분에서는 패시베이션층(9)이 제거되어, 투명전극(7b)의 일부가 표면에 노출된 구조로 되어있다.
제14도에 도시한 구조의 기판을 제작할 때, 투명전극(7b)상의 패시베이션층의 일부를 제거하는 방법에 대해 제11도 내지 제14도를 참조하면서 이하 설명한다. 먼저, 게이트배선전극(2a), 게이트절연체(3) 및 투명전극(7b)을 형성한 투명기판(1)의 전체면상에 CVD법이나 스퍼터링법에 의해 소정두께로 패시베이션층(9)을 형성한 후, 포토레지스트(10)를 스핀코팅방법이나 롤코팅법으로 패시베이션층(9)상에 형성한다.
제11도에 도시한 바와 같이, 투명기판(1)의 이면으로부터 광(12)을 조사한다. 이 광(12)은, 불투명한 재료로 이루어진 게이트배선전극(2a)이 있는 부분에서는 투과하지 않으나, 그 이외의 부분에서는, 투명한 재료로 각각 이루어진 투명기판(1), 투명전극(7b) 및 패시베이션층(9)을 투과해서, 포토레지스트(10a)에 도달한다. 이때, 노광시간의 증감이나 광(13)의 강도의 증감에 의해 포토레지스트(10a)의 두께방향으로 노광량의 분포를 부여할 수 있다. 이 때문에, 포토레지스트의 노광된 부분(10a)과 노광되지 않았던 부분(10b)간의 경계를 투명한 부분의 안쪽을 향해 경사지게 형성할 수 있다.
제12도에 도시한 바와 같이, 적당한 현상액을 이용해서 노광된 부분의 포토레지스트(10a)를 제거한다.
제13도에 도시한 바와 같이, 표면에 노출된 패시베이션층(9)의 부분 즉 패시베이션층(9b)을 건식에칭이나 습식에칭한다. 특히, 이방성에칭을 행하면, 포토레지스트(10b)의 쑥내민 돌출부에 대응하는 패시베이션층(9b)의 부분에 있어서 에칭속도가 외관상 감소하므로, 제13도에 도시한 바와 같이, 패시베이션층(9)의 가장자리면에 소정의 기울기를 부여할 수 있어, 불투명한 재료로 이루어진 게이트베선전극(2a)을 패시베이션층으로 덮인 상태를 그대로 유지할 수 있다. 패시베이션층(9)을 게이트절연체(3)와 다른 재질의 부재로 구성함으로써, 이미 에칭된 패시베이션층(9b)아래부분의 게이트절연체가 오버에칭되는 일은 없다. 최후로, 적당한 박리액을 이용해서 포토레지스트(10b)를 제거하여, 제14도에 도시한 구조의 기판을 얻는다.
제14도에 도시한 기판에서는, 투명전극(7b)의 외부회로와의 접속단자부분이 패시베이션층(9)으로 덮여 있지 않기 때문에, 외부회로와의 전기적 접촉을 양호하게 행할 수 있어, 이 기판에 의하면 게이트배선전극(2a)을 투명전극(7b)을 개재해서 외부회로에 접속해서 액정표시장치를 구동하는 것이 가능하다.
또, 실시예 1의 기판을 제작할 때, 투명화소전극상의 패시베이션층을 제거함과 동시에 상기 공정을 수행할 수 있다.
또한, 액티브어드레싱기판의 표시부안쪽에서는 게이트배선전극(2a)을 패시베이션층(9) 및 게이트절연체(3)로 덮어 노출되지 않도록 구성함으로써, 게이트배선전극(2a)의 신뢰성을 유지할 수 있다.
더욱이, 배면노광을 이용해서 패터닝을 수행하므로, 포토마스크의 수를 1매 삭감할 수 있다.
[실시예 4]
제18도는 본 발명의 일례인 MIM의 액티브어드레싱기판의 단면도이다. 제18도에 있어서, (21)은 유리제의 절연성투명기판, (22)는 Cr 이나 Al 등의 금속으로 이루어진 배선전극, (23)은 금속산화물 또는 질화규소 등의 전기절연층으로 이루어진 절연층, (24)는 Cr 이나 Al 등의 금속으로 이루어진 콘택트전극, (25)는 ITO로 이루어진 도전성의 투명화소전극, (26)은 박막다이오드(MIM), (27)은 금속산화물이나 질화규소 등으로 이루이진 MIM의 패시베이션층이다. 불투명한 재료로 각각 이루어진 배선전극 및 콘택트전극 이외의 부분에서는 패시베이션층(27)이 제거되어, 투명전극(25)의 일부가 표면에 노출된 구조로 되어있다.
제18도에 도시한 구조의 기판을 제작할 때, 투명화소전극(25)상의 패시베이션층(27)의 일부를 제거하는 방법에 대해 제15도 내지 제18도를 참조하면서 이하 설명한다. 먼저, 배선전극(22), MIM(26), 투명화소전극(25) 등을 형성한 투명기판(21)의 전체면에 CVD법이나 스퍼터링법에 의해 소정의 두께로 패시베이션층(27)을 형성한 후, 포토레지스트(28)를 스핀코팅법이나 롤코팅법으로 패시베이션층(27)상에 형성한다.
제15도에 도시한 바와 같이, 투명기판(21)의 이면으로부터 광(12)을 조사한다. 이 광(12)은 불투명한 재료로 각각 이루어진 배선전극(22) 및 콘택트전극(24)이 있는 부분에서는 투과하지 않으나, 그 이외의 부분에서는, 투명한 재료로 각각 이루어진 투명기판(21), 절연층(23), 투명화소전극(25) 및 패시베이션층(27)을 투과해서, 포토레지스트(28a)에 도달한다. 이때, 노광시간의 증감이나 광(12)의 강도의 증감에 의해 포토레지스트(28a)의 두께방향으로 노광량의 분포를 부여할 수 있다. 이 때문에, 포토레지스트의 노광된 부분(28a)과 노광되지 않았던 부분(28b)간의 경계를 투명한 부분의 안쪽을 향해 경사지게 형성할 수 있다.
제16도에 도시한 바와 같이, 적당한 현상액을 이용해서 노광된 부분의 포토레지스트(28a)를 제거한다.
제17도에 도시한 바와 같이, 표면에 노출된 패시베이션층(27)의 부분 즉 패시베이션층(27a)을 건식에칭이나 습식에칭한다. 특히, 이방성에칭을 행하면, 포토레지스트(28b)의 쑥내민 돌출부에 대응하는 패시베이션층(27a)의 부분에 있어서 에칭속도가 외관상 감소하므로, 제17도에 도시한 바와 같이, 패시베이션층(27)의 가장자리면에 소정의 기울기를 부여할 수 있어, 불투명한 재료로 각각 이루어진 배선전극(22) 및 콘택트전극(24)을 패시베이션층(27)으로 덮인 상태를 그대로 유지할 수 있다. 또한, 패시베이션층(27)을 절연층(23)과 다른 재질의 부재로 형성함으로써, 이미 에칭된 패시베이션층(27a)아래부분의 절연층이 오버에칭되는 일은 없다. 최후로, 적당한 박리액을 이용해서 포토레지스트(28b)를 제거하여, 제18도에 도시한 구조와 기판을 얻는다. 또, 기판위에 폴리이미드계수지로 이루어진 배향층을 적층해서 액정표시장치에 이용한다.
제19도는 제18도에 도시한 기판을 이용해서 구성한 액정표시장치의 단면도이다. 제19도에 있어서, (31)은 본 발명에 의한 MIM의 액티브어드레싱기판, (32)는 기판(31)에 대해서 약 5∼7㎛의 간격으로 평행하게 대향시킨 대향기판, (33)은 대향기판상에 스트라이프형상으로 형성된 ITO로 이루어진 투명한 공통전극, (34a), (34b)는 폴리이미드계 수지로 이루어진 배향층, (35)는 액정층, (36)은 대략 흑색의 부재로 이루어진 블랙매트릭스, (37)는 컬러필터이다. 배향층(34a), (34b)은 각각, 액정이 균일하게 배향하도록 러빙처리되어 있다.
제19도에 도시한 구조의 액정표시장치에서는, 액정층(35)에 전압을 인가하는 투명화소전극(25)상에 패시베이션층(27)이 전혀 존재하지 않으므로, 액정표시장치의 동작시에 발생하는 액정층에의 인가전압의 직류전압성분이 패시베이션층(27)에 잔류하지 않아, 잔상이나 플리커 등의 표시품질을 열화시키는 현상이 억제된다.
제19도에 있어서, 페시베이션층(27)의 단차부분이 소정의 기울기를 지니므로, 배향층(34a)은 이 단차부분에 해당하는 부분에서도 충분히 러빙처리될 수 있어, 액정의 배향불량은 거의 발생하기 어렵다. 또한, 패시베이션층(27)의 단차부분은 투명화소전극(25) 바깥쪽에 형성되어 있기 때문에, 이 단차부분에 대응하는 부분에서 액정의 배량불량이 발생하더라도, 대향기판(32)상에 형성되는 블랙매트릭스(36)의 폭을 확대시킴이 없이 배향불량을 육안으로 확인할 수 없으므로, 개구율의 저하를 억제할 수 있다.
또, 제18도에 도시한 기판의 배선전극(22)의 외부회로와의 접속단자부분은, 실시예 3에서 설명된 구조를 이용함으로써, 투명화소전극상의 패시베이션층(27)을 제거하는 공정으로 동시에 형성할 수 있다.
또한, MIM(26)은 패시베이션층(27)으로 덮여 노출되어 있지 않기 때문에, 예를 들면 MIM(26)의 특성의 변동이나 열화에 대한 신뢰성을 유지할 수 있다.
더욱이, 배면노광을 이용해서 패터닝을 수행하므로, 포토마스크의 수를 1매 삭감할 수 있다.
이상 설명한 바와 같이, 본 실시예에 의한 제조방법을 이용하면, 배면노광을 이용해서 패터닝을 수행하기 때문에 포토마스크의 수를 1매 삭감할 수 있다.
또, 본 발명에 의한 액티브어드레싱기판을 이용해서 액정표시장치를 구성한 경우, 액정층에 전압을 인가하는 투명화소전극상에는 스위칭소자의 패시베이션층이 존재하지 않기 때문에, 액정표시장치는 동작시킨때에 발생하는 액정층에의 인가전압의 직류전압성분이 패시베이션층에 잔류하지 않아, 잔상이나 플리커 등의 표시품질을 열화시키는 현상이 억제된다.
또, 패시베이션층의 단차부분에 소정의 기울기를 부여함으로써, 액티브어드레싱기판의 배향막은 단차부분에 해당하는 부분에서도 충분히 러빙처리되므로, 액정의 배향불량이 발생하기 어렵게 된다. 또한, 패시베이션층의 단차부분은 투명화소전극 바깥쪽에 형성되어 있기 때문에, 단차부분에 해당하는 부분에서 액정의 배향불량이 발생하더라도, 대향기판에 형성되는 블랙매트릭스의 폭을 확대시킴이 없이 배향불량을 육안으로 확인할 수 없으므로, 개구율의 저하를 억제할 수 있다.
더욱이, 배선전극의 외부단자와의 접속단자부분은 투명화소전극상의 패시베이션층을 제거하는 공정으로 동시에 형성할 수 있다.
이상의 효과에 의해서, 액정표시장치을 표시품질의 대폭 향상시킬 수 있다.
본 발명에 의하면, 패시베이션층을 필요로 하는 불투명한 부재상에만 다음의 방법으로 패시베이션층을 형성할 수 있다. 즉, 포토마스크를 이용해서 기판상부면으로부터 포토레지스트에 노광하는 대신에, 기판이면으로부터 투명부재를 투과시킨 광에 의해 투명부재상의 포토레지스트에 노광하여 포토레지스트를 패터닝한 후, 포토레지스트가 제거된 부분의 패시베이션층을 에칭하여, 투명부재상의 패시베이션층을 제거한다. 이와 같이 해서, 포토레지스트를 패터닝하는 포토마스크를 생략하고, 즉 패터닝에 포토마스크를 사용하지 않으므로, 포토마스크의 정합오차에 대한 마진을 투명부재안쪽에 남길 필요가 없다. 또, 패시베이션층의 단차부분은 투명부재의 바깥쪽 형성되므로, 이 단차부분에 의한 액정표시장치의 화질열화가 방지되어, 표시품질이 현저히 향상된다.

Claims (27)

  1. 투명기판 상에 불투명부재와 투명부재를 배치하는 공정과, 이들 불투명부재 및 투명부재를 패시베이션층으로 피복하는 공정과, 상기 패시베이션층 상에 포토레지스트를 형성하는 공정과, 상기 포토레지스트에 선택적으로 노광하는 공정과, 상기 포토레지스트의 노광된 부분을 현상제에 의해 제거하는 공정과, 상기 포토레지스트가 제거된 부분의 패시베이션층을 제거하는 공정과, 상기 포토레지스트의 노광되지 않았던 부분을 제거하는 공정과, 상기 패시베이션층의 가장자리면을 경사지게 해서 상기 노광되지 않았던 부분에 해당하는 부분에만 패시베이션층을 남기는 공정으로 이루어진 기판의 제조방법에 있어서, 상기 선택적 노광은 상기 투명기판측으로부터 상기 투명부재를 투과한 광으로 상기 포토레지스트에 노광하는 것임을 특징으로 하는 기판의 제조방법.
  2. 투명기판 상에, 불투명부재로 이루어진 스위칭소자와, 이 스위칭소자에 접속되는 투명부재로 이루어진 투명화소전극과, 불투명부재로 각각 이루어진 게이트배선전극 및 드레인배선전극을 매트릭스형상으로 배치하는 공정과, 상기 소자 및 상기 전극을 패시베이션층으로 피복하는 공정과, 상기 패시베이션층 상에 포토레지스트를 형성하는 공정과, 상기 포토레지스트에 선택적으로 노광하는 공정과, 상기 포토레지스트의 노광된 부분을 현상제로 제거하는 공정과, 상기 포토레지스트가 제거된 부분의 패시베이션층을 제거하는 공정과, 포토레지스트의 노광되지 않았던 부분을 제거하는 공정과, 상기 패시베이션층의 가장자리면을 경사지게 해서 상기 노광되지 않았던 부분에 해당하는 부분에만 패시베이션층을 남기는 공정으로 이루어진 액티브어드레싱기판의 제조방법에 있어서, 상기 선택적 노광은 상기 투명기판측으로부터 상기 투명부재를 투과한 광으로 상기 포토레지스트에 노광하는 것임을 특징으로 하는 액티브어드레싱기판의 제조방법.
  3. 제2항에 있어서, 상기 배선전극 및 스위칭소자를 노출시키지 않도록 소정의 영역에서 상기 배선전극 및 스위칭소자 상에만 패시베이션층을 남기고, 기판 상의 다른 부분에서는 패시베이션층을 완전히 제거하는 것을 특징으로 하는 액티브어드레싱기판의 제조방법.
  4. 제2항 또는 제3항에 있어서, 상기 스위칭소자가 박막트랜지스터인 것을 특징으로 하는 액티브어드레싱기판의 제조방법.
  5. 제2항 또는 제3항에 있어서, 상기 스위칭소자가 박막다이오드인 것을 특징으로 하는 액티브어드레싱기판의 제조방법.
  6. 제4항에 기재된 액티브어드레싱기판의 제조방법에 의해 제조된 액티브어드레싱기판.
  7. 제5항에 기재된 액티브어드레싱기판의 제조방법에 의해 제조된 액티브어드레싱기판.
  8. 제6항에 있어서, 상기 박막트랜지스터의 패시베이션층이 게이트절연체와 다른 재질로 이루어진 것을 특징으로 하는 액티브어드레싱기판.
  9. 제7항에 있어서, 상기 박막다이오드의 패시베이션층이 다이오드절연체와 다른 재질로 이루어진 것을 특징으로 하는 액티브어드레싱기판.
  10. 투명기판 상에, 불투명부재로 이루어진 스위칭소자와, 한쪽이 상기 스위칭소자에 접속되는 배선전극과, 한쪽이 상기 배선전극에 상기 스위칭소자근방에서 적층구조에 의해 접속되고 다른 쪽이 외부회로에 접속되는 투명한 도전재료를 매트릭스형상으로 배치하는 공정과, 상기 소자, 전극 및 도전재료를 패시베이션층으로 피복하는 공정과, 상기 패시베이션층 상에 포토레지스트를 형성하는 공정과, 상기 포토레지스트에 상기 투명기판쪽으로부터의 광으로 노광하는 공정과, 상기 포토레지스트의 노광된 부분을 현상제에 의해 제거하는 공정과, 상기 포토레지스트가 제거된 부분의 패시베이션층을 제거하는 공정과, 상기 포토레지스트의 노광되지 않았던 부분을 제거하는 공정과, 상기 패시베이션층의 가장자리면을 경사지게 해서 상기 노광되지 않았던 부분에 해당하는 부분에만 패시베이션층을 남기는 공정으로 이루어진 액티브어드레싱기판의 제조방법.
  11. 제2항 또는 제3항에 기재된 방법으로 제조된 액티브어드레싱기판과, 상기 액티브어드레싱기판 상에 소정 두께로 형성된 배향층과, 상기 액티브어드레싱기판에 대해서 소정 간격으로 거의 평행하게 배치된 투명한 대향기판과, 상기 대향기판 안쪽에서 투명화소전극 이외의 부재에 해당하는 부분에 형성된 블랙매트릭스와, 상기 대향기판 안쪽에서 상기 투명화소전극에 해당하는 부분에 형성된 컬러필터와, 상기 블랙매트릭스 및 상기 컬러필터 상에 형성된 패시베이션층과, 상기 패시베이션층 상에 형성된 투명한 공통전극 및 배향층과, 상기 액티브어드레싱기판과 상기 대향기판 사이의 공간에 충전된 액정으로 구성된 것을 특징으로 하는 액정표시장치.
  12. (A) 다음의 각 공정으로 구성되는 제조방법에 의해 제조되는 액티브어드레싱기판과; (a) 투명기판 상에, 불투명부재로 이루어진 스위칭소자와, 이 스위칭소자에 접속되는 투명부재로 이루어진 투명화소전극과, 불투명부재로 각각 이루어진 게이트배선전극 및 드레인배선전극을 매트릭스형상으로 배치하는 공정; (b) 상기 소자 및 상기 전극을 패시베이션층으로 피복하는 공정; (c) 상기 패시베이션층 상에 포토레지스트를 형성하는 공정; (d) 상기 포토레지스트에 선택적으로 노광하는 공정으로서, 이 선택적인 노광은 상기 매트릭스의 투명기판측으로부터 상기 투명부재를 투과한 광으로 상기 포토레지스트에 노광하는 것인 공정; (e) 상기 포토레지스트의 노광된 부분을 현상제로 제거하는 공정; (f) 상기 포토레지스트가 제거된 부분의 패시베이션층을 제거하는 공정으로서, 상기 패시베이션층은 상기 배선전극 및 스위칭소자를 노출시키지 않도록 소정영역에서 상기 배선전극 및 스위칭소자 상에만 남겨지며, 상기 패시베이션층은 기판상의 다른 부분에서 완전히 제거되는 공정; (g) 상기 포토레지스트의 노광되지 않았던 부분을 제거하고, 상기 패시베이션층의 가장자리면을 경사지게 해서 상기 노광되지 않았던 부분에 해당하는 부분에만 잔류 패시베이션층을 남기는 공정으로서, 상기 잔류 패시베이션층은, 상기 화소전극을 이 화소전극에 해당하는 상기 스위칭소자에 접속하는 상기 화소전극의 접속부를 제외하고 상기 화소전극과 중첩하지 않는 공정; (B) 상기 액티브어드레싱기판 상에 소정두께로 형성된 배향층과; (C) 상기 액티브어드레싱기판에 대해서 소정간격으로 거의 평행하게 배치된 투명한 대향기판과; (D) 상기 대향기판 안쪽에서 상기 투명화소전극 이외의 부재에 해당하는 부분에 형성된 블랙매트릭스와; (E) 상기 대향기판 안쪽에서 상기 투명화소전극에 해당하는 부분에 형성된 컬러필터와; (F) 상기 블랙매트릭스 및 상기 컬러필터 상에 형성된 패시베이션층과; (G) 상기 패시베이션층 상에 형성된 투명한 공통전극 및 배향층과; (H) 상기 액티브어드레싱기판과 상기 대향기판 사이의 공간에 충전된 액정;으로 구성된 것을 특징으로 하는 액정표시장치.
  13. 제12항에 있어서, 상기 액티브어드레싱기판의 패시베이션층은 절연층인 것을 특징으로 하는 액정 표시 장치.
  14. 제2항에 있어서, 불투명부재인 소스전극, 게이트배선전극, 드레인배선전극 및 채널층을 모두 형성한 후 상기 선택적 노광을 수행하는 것을 특징으로 하는 액티브어드레싱기판의 제조방법.
  15. 화소전극, 불투명부재 및 패시베이션층으로 이루어진 액티브어드레싱기판에 있어서, 상기 불투명부재의 경계면과 상기 패시베이션층의 경계면 간의 간격(d)이 1㎛ 이하아고, 상기 패시베이션층은 경사진 가장자리면을 가지며, 또한 상기 패시베이션층은 상기 화소전극을 이 화소전극에 해당하는 스위칭소자에 접속하는 상기 화소전극의 접속부를 제외하고 상기 화소전극과 중첩하지 않는 것을 특징으로 하는 액티브어드레싱기판.
  16. 제15항에 있어서, 상기 불투명부재가 소스전극, 게이트배선전극 및 드레인배선전극을 포함하는 것을 특징으로 하는 액티브어드레싱기판.
  17. 제15항 또는 제16항에 기재된 액티브어드레싱기판과, 상기 액티브어드레싱기판 상에 소정 두께로 형성된 배향층과, 상기 액티브어드레싱기판에 대해서 소정 간격으로 거의 평행하게 배치된 투명한 대향기판과, 상기 대향기판 안쪽에서 투명화소전극 이외의 부재에 해당하는 부분에 형성된 블랙매트릭스와, 상기 대향기판 안쪽에서 상기 투명화소전극에 해당하는 부분에 형성된 컬러필터와, 상기 블랙매트릭스 및 상기 컬러필터 상에 형성된 패시베이션층과, 상기 패시베이션층 상에 형성된 투명한 공통전극 및 배향층과, 상기 액티브어드레싱기판과 상기 대향기판 사이의 공간에 충전된 액정으로 구성된 것을 특징으로 하는 액정표시장치.
  18. 제10항에 기재된 방법으로 제조된 액티브어드레싱기판과, 상기 액티브어드레싱기판 상에 소정 두께로 형성된 배향층과, 상기 액티브어드레싱기판에 대해서 소정 간격으로 거의 평행하게 배치된 투명한 대향기판과, 상기 대향기판 안쪽에서 투명화소전극 이외의 부재에 해당하는 부분에 형성된 블랙매트릭스와, 상기 대향기판 안쪽에서 상기 투명화소전극에 해당하는 부분에 형성된 컬러필터와, 상기 블랙매트릭스 및 상기 컬러필터 상에 형성된 패시베이션층과, 상기 패시베이션층 상에 형성된 투명한 공통전극 및 배향층과, 상기 액티브어드레싱기판과 상기 대향기판 사이의 공간에 충전된 액정으로 구성된 것을 특징으로 하는 액정표시장치.
  19. 제13항에 있어서, 상기 액티브어드레싱기판의 패시베이션층은 투명한 것을 특징으로 하는 액정 표시 장치.
  20. (A) 다음의 각 공정으로 구성되는 제조방법에 의해 제조되는 액티브어드레싱기판과, (a) 투명기판상에, 불투명부재로 이루어진 스위칭소자와, 한 쪽이 상기 스위칭소자에 접속되는 배선전극과, 한쪽이 상기 배선전극에 상기 스위칭소자근방에서 적층구조에 의해 접속되고 다른 쪽이 외부회로에 접속되는 투명한 도전재료를 매트릭스형상으로 배치하는 공정; (b) 상기 소자, 전극 및 도전재료를 패시베이션층으로 피복하는 공정; (c) 상기 패시베이션층 상에 포토레지스트를 형성하는 공정; (d) 상기 포토레지스트에 상기 투명기판쪽으로부터의 광으로 노광하는 공정; (e) 상기 포토레지스트의 노광된 부분을 현상제에 의해 제거하는 공정; (f) 상기 포토레지스트가 제거된 부분의 패시베이션층을 제거하는 공정; (g) 상기 포토레지스트의 노광되지 않았던 부분을 제거하고, 상기 패시베이션층의 가장자리면을 경사지게 해서 상기 노광되지 않았던 부분에 해당하는 부분에만 잔류 패시베이션층을 남기는 공정으로서, 상기 잔류 패시베이션층은, 상기 도전재료를 이 도전재료에 해당하는 상기 배선전극에 접속하는 상기 투명한 도전재료의 접속부를 제외하고 상기 화소도전재료와 중첩하지 않는 공정; (B) 상기 액티브어드레싱기판 상에 소정두께로 형성된 배향층과; (C) 상기 액티브어드레싱기판에 대해서 소정간격으로 거의 평행하게 배치된 투명한 대향기판과; (D) 상기 대향기판 안쪽에서 상기 투명한 도전재료 이외의 부재에 해당하는 부분에 형성된 블랙매트릭스와; (E) 상기 대향기판 안쪽에서 상기 투명한 도전재료에 해당하는 부분에 형성된 컬러필터와; (F) 상기 블랙매트릭스 및 상기 컬러필터 상에 형성된 패시베이션층과; (G) 상기 패시베이션층 상에 형성된 투명한 공통전극 및 배향층과; (H) 상기 액티브어드레싱기판과 상기 대향기판 사이의 공간에 충전된 액정;으로 구성된 것을 특징으로 하는 액정표시장치.
  21. 제20항에 있어서, 상기 액티브어드레싱기판의 패시베이션층은 절연층인 것을 특징으로 하는 액정표시장치.
  22. 제21항에 있어서, 상기 액티브어드레싱기판의 패시베이션층은 투명한 것을 특징으로 하는 액정표시장치.
  23. 제1항에 있어서, 상기 포토레지스트에 선택적으로 노광하는 공정에서는, 이 포토레지스트의 두께방향으로 노광량의 분포를 부여하는 것을 특징으로 하는 액티브어드레싱기판의 제조방법.
  24. 제2항에 있어서, 상기 포토레지스트에 선택적으로 노광하는 공정에서는, 이 포토레지스트의 두께방향으로 노광량의 분포를 부여하는 것을 특징으로 하는 액티브어드레싱기판의 제조방법.
  25. 제10항에 있어서, 상기 포토레지스트에 선택적으로 노광하는 공정에서는, 이 포토레지스트의 두께방향으로 노광량의 분포를 부여하는 것을 특징으로 하는 액티브어드레싱기판의 제조방법.
  26. 제12항에 있어서, 상기 포토레지스트에 선택적으로 노광하는 공정에서는, 이 포토레지스트의 두께방향으로 노광량의 분포를 부여하는 것을 특징으로 하는 액정표시장치.
  27. 제20항에 있어서, 상기 포토레지스트에 선택적으로 노광하는 공정에서는, 이 포토레지스트의 두께방향으로 노광량의 분포를 부여하는 것을 특징으로 하는 액정표시장치.
KR1019930000784A 1992-01-28 1993-01-21 액티브어드레싱기판의 제조방법 및 그 기판을 구비한 액정표시장치 KR100290238B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP1336492A JP3172840B2 (ja) 1992-01-28 1992-01-28 アクティブマトリクス基板の製造方法および液晶表示装置
JP92-13364 1992-01-28

Publications (2)

Publication Number Publication Date
KR930016809A KR930016809A (ko) 1993-08-30
KR100290238B1 true KR100290238B1 (ko) 2001-05-15

Family

ID=11831046

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930000784A KR100290238B1 (ko) 1992-01-28 1993-01-21 액티브어드레싱기판의 제조방법 및 그 기판을 구비한 액정표시장치

Country Status (3)

Country Link
US (2) US5477355A (ko)
JP (1) JP3172840B2 (ko)
KR (1) KR100290238B1 (ko)

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6556257B2 (en) * 1991-09-05 2003-04-29 Sony Corporation Liquid crystal display device
JP3232866B2 (ja) * 1994-04-06 2001-11-26 株式会社日立製作所 カラー液晶表示装置の製造方法
KR0171102B1 (ko) * 1995-08-29 1999-03-20 구자홍 액정표시장치 구조 및 제조방법
US5831283A (en) * 1995-11-30 1998-11-03 International Business Machines Corporation Passivation of copper with ammonia-free silicon nitride and application to TFT/LCD
US6682961B1 (en) 1995-12-29 2004-01-27 Samsung Electronics Co., Ltd. Thin film transistor array panel used for a liquid crystal display and a manufacturing method thereof
JP3663741B2 (ja) * 1996-05-22 2005-06-22 セイコーエプソン株式会社 アクティブマトリックス型液晶表示装置及びその製造方法
KR970075985A (ko) * 1996-05-22 1997-12-10 김주용 액정 표시 소자의 하부 기판 제조방법
JP2988399B2 (ja) * 1996-11-28 1999-12-13 日本電気株式会社 アクティブマトリクス基板
JP3119228B2 (ja) 1998-01-20 2000-12-18 日本電気株式会社 液晶表示パネル及びその製造方法
TW464915B (en) * 1999-07-19 2001-11-21 United Microelectronics Corp Structure of multilayer thin-film coating passivation layer and the manufacturing method thereof
KR100583979B1 (ko) * 2000-02-11 2006-05-26 엘지.필립스 엘시디 주식회사 액정 표시장치 제조방법 및 그 제조방법에 따른액정표시장치
KR100686228B1 (ko) * 2000-03-13 2007-02-22 삼성전자주식회사 사진 식각용 장치 및 방법, 그리고 이를 이용한 액정 표시장치용 박막 트랜지스터 기판의 제조 방법
KR100582598B1 (ko) * 2000-10-25 2006-05-23 엘지.필립스 엘시디 주식회사 빛샘 현상을 방지하는 액정표시장치
KR100721304B1 (ko) * 2000-12-29 2007-05-25 엘지.필립스 엘시디 주식회사 액정표시장치용 액정패널 및 그의 제조방법
TW495986B (en) * 2001-05-11 2002-07-21 Au Optronics Corp Method of manufacturing thin film transistor flat panel display
KR100744955B1 (ko) * 2001-05-21 2007-08-02 엘지.필립스 엘시디 주식회사 횡전계방식 액정표시장치용 어레이기판과 그 제조방법
KR100415611B1 (ko) * 2001-05-24 2004-01-24 엘지.필립스 엘시디 주식회사 액정표시소자 및 그 제조방법과 이를 이용한 배향막재생방법
KR100795344B1 (ko) * 2001-05-29 2008-01-17 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이 기판 및 그의 제조방법
JP3736513B2 (ja) * 2001-10-04 2006-01-18 セイコーエプソン株式会社 電気光学装置及びその製造方法並びに電子機器
JP2003202593A (ja) * 2002-01-04 2003-07-18 Fujitsu Display Technologies Corp 液晶表示装置用基板及びそれを備えた液晶表示装置及びその製造方法
KR100905017B1 (ko) * 2002-12-27 2009-06-30 엘지디스플레이 주식회사 액정표시소자 및 그 제조방법
JP2004212933A (ja) * 2002-12-31 2004-07-29 Lg Phillips Lcd Co Ltd 液晶表示装置及びアレイ基板の製造方法
US6989299B2 (en) * 2003-02-25 2006-01-24 Forhouse Corporation Method of fabricating on-chip spacers for a TFT panel
US7038746B2 (en) * 2003-03-31 2006-05-02 Sumitomo Chemical Company, Limited Laminated polarizing film
TW200531284A (en) * 2003-07-29 2005-09-16 Samsung Electronics Co Ltd Thin film array panel and manufacturing method thereof
KR100679100B1 (ko) * 2004-10-29 2007-02-06 엘지.필립스 엘시디 주식회사 수평 전계 인가형 액정 표시 패널 및 그 제조방법
KR101201304B1 (ko) * 2005-05-06 2012-11-14 엘지디스플레이 주식회사 액정표시장치 및 그의 제조방법
TW200827783A (en) * 2006-12-25 2008-07-01 Au Optronics Corp Method for fabricating color filter layer
US8592817B2 (en) * 2009-04-21 2013-11-26 Cbrite Inc. Self-aligned metal oxide TFT with reduced number of masks
JP5806043B2 (ja) 2010-08-27 2015-11-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8603841B2 (en) 2010-08-27 2013-12-10 Semiconductor Energy Laboratory Co., Ltd. Manufacturing methods of semiconductor device and light-emitting display device
US8797487B2 (en) 2010-09-10 2014-08-05 Semiconductor Energy Laboratory Co., Ltd. Transistor, liquid crystal display device, and manufacturing method thereof
US8546161B2 (en) 2010-09-13 2013-10-01 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of thin film transistor and liquid crystal display device
US8558960B2 (en) 2010-09-13 2013-10-15 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for manufacturing the same
US8647919B2 (en) 2010-09-13 2014-02-11 Semiconductor Energy Laboratory Co., Ltd. Light-emitting display device and method for manufacturing the same
TWI534905B (zh) 2010-12-10 2016-05-21 半導體能源研究所股份有限公司 顯示裝置及顯示裝置之製造方法
TWI544525B (zh) 2011-01-21 2016-08-01 半導體能源研究所股份有限公司 半導體裝置及其製造方法
US9318614B2 (en) * 2012-08-02 2016-04-19 Cbrite Inc. Self-aligned metal oxide TFT with reduced number of masks and with reduced power consumption
JP6076038B2 (ja) 2011-11-11 2017-02-08 株式会社半導体エネルギー研究所 表示装置の作製方法
JP6122275B2 (ja) 2011-11-11 2017-04-26 株式会社半導体エネルギー研究所 表示装置
JP6033071B2 (ja) 2011-12-23 2016-11-30 株式会社半導体エネルギー研究所 半導体装置
US9530808B2 (en) * 2013-09-12 2016-12-27 Boe Technology Group Co., Ltd. TFT array substrate, manufacturing method thereof, and display device
CN104280958B (zh) * 2014-09-26 2017-03-08 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
CN109616416A (zh) * 2018-12-17 2019-04-12 惠科股份有限公司 主动开关及其制作方法、显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02171721A (ja) * 1988-12-26 1990-07-03 Sharp Corp 液晶表示装置
US5010027A (en) * 1990-03-21 1991-04-23 General Electric Company Method for fabricating a self-aligned thin-film transistor utilizing planarization and back-side photoresist exposure

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4704002A (en) * 1982-06-15 1987-11-03 Matsushita Electric Industrial Co., Ltd. Dot matrix display panel with a thin film transistor and method of manufacturing same
JPS60149025A (ja) * 1984-01-13 1985-08-06 Seiko Epson Corp 液晶表示装置
US4678542A (en) * 1986-07-25 1987-07-07 Energy Conversion Devices, Inc. Self-alignment process for thin film diode array fabrication
US5327001A (en) * 1987-09-09 1994-07-05 Casio Computer Co., Ltd. Thin film transistor array having single light shield layer over transistors and gate and drain lines
JPH0634401B2 (ja) * 1987-12-29 1994-05-02 株式会社精工舎 遮光性薄膜のエッチング方法
JPH0242761A (ja) * 1988-04-20 1990-02-13 Matsushita Electric Ind Co Ltd アクティブマトリクス基板の製造方法
US4945067A (en) * 1988-09-16 1990-07-31 Xerox Corporation Intra-gate offset high voltage thin film transistor with misalignment immunity and method of its fabrication
JPH02102572A (ja) * 1988-10-12 1990-04-16 Matsushita Electric Ind Co Ltd アクエィブマトリクス基板の製造方法
US4952026A (en) * 1988-10-14 1990-08-28 Corning Incorporated Integral optical element and method
JPH0782171B2 (ja) * 1989-02-20 1995-09-06 シャープ株式会社 液晶表示装置
JPH0787242B2 (ja) * 1988-12-29 1995-09-20 シャープ株式会社 アクティブマトリクス基板の製造方法
US5187604A (en) * 1989-01-18 1993-02-16 Hitachi, Ltd. Multi-layer external terminals of liquid crystal displays with thin-film transistors
JP2600929B2 (ja) * 1989-01-27 1997-04-16 松下電器産業株式会社 液晶画像表示装置およびその製造方法
DE69020603T2 (de) * 1989-03-15 1995-12-07 Toshiba Kawasaki Kk Verfahren zur Herstellung einer Flüssigkristall-Anzeigevorrichtung.
US5196721A (en) * 1989-10-03 1993-03-23 Fuji Xerox Co., Ltd. Image reading device
JPH03157624A (ja) * 1989-11-15 1991-07-05 Sanyo Electric Co Ltd 薄膜トランジスタの製造方法
JPH03271720A (ja) * 1990-03-22 1991-12-03 Sanyo Electric Co Ltd アクティブマトリクス型表示装置の薄膜トランジスタアレイの製造方法
JP2976483B2 (ja) * 1990-04-24 1999-11-10 日本電気株式会社 液晶表示素子用薄膜トランジスタの製造方法
GB2244860A (en) * 1990-06-04 1991-12-11 Philips Electronic Associated Fabricating mim type device array and display devices incorporating such arrays
JP2938521B2 (ja) * 1990-07-10 1999-08-23 株式会社日立製作所 液晶表示装置
KR960014823B1 (ko) * 1991-03-15 1996-10-21 가부시기가이샤 히다찌세이사구쇼 액정표시장치
KR940007451B1 (ko) * 1991-09-06 1994-08-18 주식회사 금성사 박막트랜지스터 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02171721A (ja) * 1988-12-26 1990-07-03 Sharp Corp 液晶表示装置
US5010027A (en) * 1990-03-21 1991-04-23 General Electric Company Method for fabricating a self-aligned thin-film transistor utilizing planarization and back-side photoresist exposure

Also Published As

Publication number Publication date
US5886761A (en) 1999-03-23
JPH05203987A (ja) 1993-08-13
US5477355A (en) 1995-12-19
JP3172840B2 (ja) 2001-06-04
KR930016809A (ko) 1993-08-30

Similar Documents

Publication Publication Date Title
KR100290238B1 (ko) 액티브어드레싱기판의 제조방법 및 그 기판을 구비한 액정표시장치
US10747071B2 (en) Liquid crystal display device having rectangular-shaped pixel electrodes overlapping with comb-shaped counter electrodes in plan view
US7021983B2 (en) Circuit array substrate for display device and method of manufacturing the same
US6204081B1 (en) Method for manufacturing a substrate of a liquid crystal display device
US6627470B2 (en) Array substrate for use in LCD device and method of fabricating same
US5760861A (en) Liquid crystal display device and a method for fabricating black matrix thereto
KR100454186B1 (ko) 자기 정렬형 투명 화소 전극을 갖는 박막 트랜지스터 및그 제조 방법
US8350975B2 (en) Array substrate and method for manufacturing the same
JP3097841B2 (ja) フォトマスク及びアクティブ素子アレイ基板の製造方法
KR101342500B1 (ko) 박막트랜지스터 기판, 그 제조 방법 및 이를 갖는 표시패널
US7608541B2 (en) Method of forming fine pattern, liquid crystal display device having a fine pattern and fabricating method thereof
US20010024247A1 (en) Active matrix substrate and manufacturing method thereof
US7312840B1 (en) Active matrix liquid crystal display with 5MM contact hole in color filter and manufacturing method thereof
JP2001100247A (ja) アクティブマトリクス型液晶表示装置及びその製造方法
JPH0961811A (ja) 液晶パネル
KR100232178B1 (ko) 액정표시장치의 제조방법
KR101222537B1 (ko) 액정표시패널 및 그 제조방법
JPH0682824A (ja) 液晶パネル
JP3892106B2 (ja) 液晶表示装置の製造方法
KR100471393B1 (ko) 액정표시장치의제조방법
KR20070072204A (ko) 액정표시소자 및 제조방법
US6844901B2 (en) Liquid crystal display device and method of manufacturing the same
KR100977981B1 (ko) 액정 표시 장치용 어레이 기판 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120130

Year of fee payment: 12

EXPY Expiration of term