JP3172840B2 - アクティブマトリクス基板の製造方法および液晶表示装置 - Google Patents

アクティブマトリクス基板の製造方法および液晶表示装置

Info

Publication number
JP3172840B2
JP3172840B2 JP1336492A JP1336492A JP3172840B2 JP 3172840 B2 JP3172840 B2 JP 3172840B2 JP 1336492 A JP1336492 A JP 1336492A JP 1336492 A JP1336492 A JP 1336492A JP 3172840 B2 JP3172840 B2 JP 3172840B2
Authority
JP
Japan
Prior art keywords
protective film
photoresist
transparent
electrode
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1336492A
Other languages
English (en)
Other versions
JPH05203987A (ja
Inventor
亨 佐々木
津村　　誠
勝 高畠
雅明 北島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP1336492A priority Critical patent/JP3172840B2/ja
Priority to KR1019930000784A priority patent/KR100290238B1/ko
Priority to US08/009,004 priority patent/US5477355A/en
Publication of JPH05203987A publication Critical patent/JPH05203987A/ja
Priority to US08/539,691 priority patent/US5886761A/en
Application granted granted Critical
Publication of JP3172840B2 publication Critical patent/JP3172840B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Nonlinear Science (AREA)
  • Liquid Crystal (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、アクティブマトリクス
基板の製造方法及びそのアクティブマトリクス基板を用
いた液晶表示装置に関する。
【０００２】
【従来の技術】現在、ラップトップ型やノートブック型
のパーソナルコンピュータやワードプロセッサなどに代
表されるような小型の情報機器の表示装置として、例え
ば液晶やエレクトロクロミック材料などの電気光学効果
を利用した平面型の表示装置が普及しつつある。これら
の表示装置に利用する電気光学媒体は、互いに対向し合
う面に画素に対応する電極を設けた一対の透明基板の間
隙に充填されており、電極間に電圧を印加することによ
って電気光学媒体の光学的特性を変調して表示を行って
いる。また、少なくとも一方の基板上の個々の電極に薄
膜トランジスタ(TFT)や薄膜ダイオード(MIM)等のスイッ
チング素子を設けることによって電極間に印加する電圧
を制御して、高画質表示を行うことができる。
【０００３】図２０は従来の表示装置のスイッチング素
子としてTFTを設けた基板の電極とTFT部分の平面図であ
る。
【０００４】図２１は図２０のＢ−Ｂ’における断面図
である。本図において、１はガラス製の絶縁性透明基
板、２はＣｒやＡｌなどの金属からなるゲート配線電
極、３は金属酸化物や窒化シリコンなどの電気的絶縁膜
からなるゲート絶縁膜、４はＣｒやＡｌなどの金属から
なるドレイン配線電極、５は非晶質シリコンや多結晶シ
リコン等の半導体からなるチャネル層、６はＣｒやＡｌ
などの金属からなるソース電極、７はITO(Indium Tin O
xide)からなる導電性の透明画素電極、８はTFT、９は金
属酸化物や窒化シリコンなどの電気的絶縁膜からなるTF
Tの保護膜である。本図に示すように、透明画素電極７
上の保護膜９は透明画素電極７の周辺部以外の一部が除
去されており、透明画素電極７の一部が表面に現われた
構造になっている。このような構造の基板は、例えば、
特開平2-171721号公報に記載のように、さらにその上に
ポリイミド系樹脂からなる配向膜を積層して液晶表示パ
ネルに用いられる。
【０００５】図２２は従来のTFTアクティブマトリクス
基板を用いた液晶表示パネルの縦断面図である。本図に
おいて、１３ａは従来のTFTアクティブマトリクス基
板、１４は基板１３ａに対して約５〜７μｍの間隔で平
行に対向させた対向基板、１５は対向基板上に形成され
たITOからなる透明な共通電極、１６ａ，１６ｂはポリ
イミド系樹脂からなる配向膜、１７は液晶層、１８はほ
ぼ黒色の部材からなるブラックマトリクス、１９はカラ
ーフィルタ、２０はカラーフィルタの保護膜である。配
向膜１６ａ，１６ｂは液晶が均一に配向するようにそれ
ぞれラビング処理を施されている。
【０００６】図２１に示すような構造の基板を製造する
過程において、従来透明画素電極７上の保護膜９の一部
を除去するために用いていた方法を、図２３〜図２５を
参照しながら説明する。まず、配線電極２，４、TFT８
及び透明画素電極７などを形成した透明基板１の全面に
ＣＶＤ法やスパッタリング法により所定の厚さで保護膜
９を形成した後、ポジ型のホトレジスト１０をスピンコ
ート法やロールコート法によって保護膜９上に形成す
る。
【０００７】図２３に示すように透明基板１の上面から
ホトマスク１１を通して光１２を照射することによって
パターンを露光する。
【０００８】図２４に示すように適当な現像液を用いて
露光された部分のホトレジスト１０ａを除去する。
【０００９】図２５に示すように表面に現われた部分の
保護膜９ａをドライエッチあるいはウェットエッチによ
って除去する。最後に、適当な剥離液を用いてホトレジ
スト１０ｂを除去し、図２１に示すような基板を得る。
【００１０】また、液晶表示装置の基板の配線電極の外
部駆動回路との接続端子部分では、外部回路と配線電極
との電気的接触を良好にするために、基板全面に形成さ
れた保護膜９の一部が除去された構造になっている必要
がある。
【００１１】図２９は従来の配線電極の外部駆動回路と
の接続端子部分の縦断面図である。本図において、１は
ガラス製の絶縁性透明基板、３は金属酸化物や窒化シリ
コンなどの電気的絶縁膜からなるゲート絶縁膜、４ａは
ＣｒやＡｌなどの金属からなるドレイン配線電極、４ｂ
は配線電極の外部回路との接続端子部分、９は金属酸化
物や窒化シリコンなどの電気的絶縁膜からなるTFTの保
護膜である。
【００１２】このような構造の基板を製造するとき、外
部回路との接続端子部分４ｂ上の保護膜９を除去するた
めに従来用いていた方法を図２６〜図２９を参照しなが
ら説明する。まず、配線電極２，４、TFT８及び透明画
素電極７などを形成した透明基板１の全面にＣＶＤ法や
スパッタリング法により所定の厚さで保護膜９を形成し
た後、ポジ型のホトレジスト１０をスピンコート法やロ
ールコート法によって保護膜９上に形成する。
【００１３】図２６に示すように透明基板１の上面から
ホトマスク１１を通して光１２を照射することによって
パターンを露光する。
【００１４】図２７に示すように適当な現像液を用いて
露光された部分のホトレジスト１０ａを除去する。
【００１５】図２８に示すように表面に現われた部分の
保護膜９ｂをドライエッチあるいはウェットエッチによ
って除去する。最後に、適当な剥離液を用いてホトレジ
スト１０ｂを除去し、図２９に示すような基板を得る。
【００１６】
【発明が解決しようとする課題】従来の方法では、パタ
ーニングするためにホトマスクを用いているため、ホト
マスクの合わせずれに対するマージンを見込んで透明画
素電極７の内側にまで保護膜９を残すようなパターンの
ホトマスクを必要とする。このため、図２１に示すよう
に、透明画素電極７の内側に保護膜９の厚さの分だけ段
差が形成される。特に、図２２に示すような液晶表示パ
ネルにおいては、液晶を均一に配向させるためのラビン
グ処理が段差の部分について充分に行うことができない
こと、あるいは、段差部分付近で液晶分子のプレチルト
角が所定の値にならないこと等のため、液晶の配向不良
が発生してし表示画質を著しく劣化させるという問題が
ある。 また、液晶の配向不良を視認できなくするよう
に、対向基板１４に形成するブラックマトリクス１８の
面積を拡大すると、開口率の低下につながるため、画面
が暗くなる、バックライトの輝度を高くするために消費
電力が増えるといった問題がある。
【００１７】また、たとえ透明画素電極７上の保護膜９
ａを除去しない場合でも、外部回路との接続端子部分４
ｂ上の保護膜９ｂは外部回路との電気的接触を良好にす
るために除去する必要があり、マスク数、工程数とも減
らすことができないという問題がある。この場合には、
液晶層１７に電圧を印加する透明画素電極７上に保護膜
９が存在しているため、液晶表示パネルを動作させたと
きに発生する液晶層１７への印加電圧の直流電圧成分が
保護膜９に残留し、残像やフリッカ（ちらつき）などの
表示画質を劣化させる現象が発生する。
【００１８】本発明は、表示画質を向上させることがで
きるアクティブマトリックス基板、その製造方法及びそ
の基板を用いた液晶表示装置を提供することを課題とす
る。
【００１９】
【課題を解決するための手段】上記課題を解決するた
め、本発明のアクティブマトリクス基板の製造方法は、
透明基板に不透明部材を有するスイッチング素子及び該
スイッチング素子に接続された不透明部材を有する配線
電極を形成する工程と、前記透明基板の前記スイッチン
グ素子及び前記配線電極が形成された側に絶縁性の保護
膜を形成する工程と、前記保護膜上にホトレジストを形
成する工程と、該ホトレジストが形成された前記透明基
板面の反対側の面側から、該ホトレジストを露光する工
程と、前記ホトレジストの露光された部分を除去する工
程と、前記ホトレジストが除去された部分の前記保護膜
をエッチングにより除去する工程とを有することを特徴
とする。
【００２０】この場合において、保護膜をエッチングに
より除去する工程において、ホトレジストの外縁に接す
る部分の保護膜のエッチング速度を見かけ上小さくする
ことにより、除去されないで残る部分の保護膜の端面に
傾きを持たせることができる。特に、異方性エッチング
により、ホトレジストの外縁に接する部分の前記保護膜
のエッチング速度を見かけ上小さくして、残される部分
の保護膜の端面に傾きを持たせることができる。あるい
は、ホトレジストを露光する工程を、ホトレジストの厚
さ方向に感光量の分布を持たせることにより、ホトレジ
ストに張り出し部分を形成し、これにより保護膜のエッ
チングによる除去時に保護膜の端面に傾きを持たせるこ
とができる。
【００２１】また、上記課題を解決するため、本発明の
アクティブマトリックス基板は、透明基板と、該透明基
板に形成された不透明部材の電極を有するスイッチング
素子と、該スイッチング素子に接続された不透明部材の
配線電極と、前記スイッチング素子に接続された透明部
材の画素電極と、前記スイッチング素子と外部回路と接
続する透明部材の接続配線電極とを有してなり、前記ス
イッチング素子と前記配線電極とが形成された領域の上
層に絶縁性の保護膜が形成されてなることを特徴とす
る。この場合において、透明部材の電極と不透明部材の
電極は、積層構造により接続されてなるものとすること
ができる。特に、保護膜は、端面に傾きをもって形成さ
れ、スイッチング素子と配線電極の側面を覆ってなるこ
とが好ましい。
【００２２】また、上記課題を解決するため、本発明の
液晶表示装置は、アクティブマトリクス基板と、該アク
ティブマトリクス基板の画素電極が形成された面に対向
配置された透明な対向基板と、該対向基板の内側にブラ
ックマトリクスとカラーフィルタを介して形成された透
明共通電極と、該透明共通電極と前記アクティブマトリ
ックス基板との間に配向膜を介して充填された液晶とを
有する液晶表示装置において、前記アクティブマトリッ
クス基板が、透明電極と、該透明基板に形成された不透
明部材の電極を有するスイッチング素子と、該スイッチ
ング素子に接続された不透明部材の配線電極と、前記ス
イッチング素子に接続された透明部材の画素電極と、前
記スイッチング素子と外部回路と接続する透明部材の接
続配線電極とを有してなり、前記スイッチング素子と前
記配線電極とが形成された領域の上層に絶縁性の保護膜
が形成され、該保護膜は端面に傾きをもって形成され、
前記スイッチング素子と前記配線電極の側面を覆ってな
ることを特徴とする。
【００２３】
【作用】上記構成によれば、ホトマスクを用いて基板上
面からホトレジストに露光する代りに、基板裏面から不
透明部材からなるスイッチング素子と配線電極をホトマ
スクとし透明画素電極を透過させてホトレジストに露光
してホトレジストをパターニングし、保護膜をエッチン
グすると、配線電極及びスイッチング素子上にのみ保護
膜が残る構造になり、保護膜の段差は透明画素電極の外
側に形成される。また、配線電極の透明な接続端子部分
では絶縁性の保護膜が除去され、配線電極が表面に現わ
れる。
【００２４】また、配線電極の接続端子部分を透明画素
電極と同一の透明導電材料で構成し、それ以外の部分を
不透明な配線電極で構成してマスクし、基板裏面から露
光する。 このようにして、ホトレジストをパターニン
グするホトマスクを削減し、ホトマスクを用いないか
ら、ホトマスクの合わせずれに対するマージンを見込ん
で透明画素電極の内側にまで保護膜を残すような必要も
無く、このマージンによる保護膜の厚さの分だけ段差が
形成されず、液晶表示装置においては、液晶を均一に配
向させるためのラビング処理が段差の部分について充分
に行うことができないこと、段差部分付近で液晶分子の
プレチルト角が所定の値にならないことによる液晶の配
向不良の問題が防止され表示画質が著しく向上する。
【００２５】
【実施例】以下、本発明の実施例を図により説明する。
【００２６】実施例１ 図１は本実施例のアクティブマトリクス基板の平面図で
ある。
【００２７】図２は図１のＡ−Ａ’断面を示す縦断面図
である。本図において、１はガラス製の絶縁性透明基
板、２はＣｒやＡｌなどの金属からなるゲート配線電
極、３は金属酸化物や窒化シリコンなどの電気的絶縁膜
からなるゲート絶縁膜、４はＣｒやＡｌなどの金属から
なるドレイン配線電極、５は非晶質シリコンや多結晶シ
リコン等の半導体からなるチャネル層、６はＣｒやＡｌ
などの金属からなるソース電極、７はITOからなる導電
性の透明画素電極、８はTFT、９は金属酸化物や窒化シ
リコンなどの電気的絶縁膜からなるTFTの保護膜であ
る。図２に示すように、不透明な材料から成る配線電極
やチャネル層以外の部分では保護膜９が除去され、透明
画素電極７の一部が露出した構造になっている。
【００２８】図２に示すような構造の基板を製作する過
程において、透明画素電極７上の保護膜９の一部を除去
する方法を図３〜図５を参照しながら説明する。
【００２９】まず、配線電極２，４、TFT８及び透明画
素電極７などを形成した透明基板１の全面にＣＶＤ法や
スパッタリング法により所定の厚さで保護膜９を形成し
た後、ホトレジスト１０をスピンコート法やロールコー
ト法によって保護膜９上に形成する。
【００３０】図３に示すように透明基板１の裏面から光
１２を照射する。光１２は不透明な材料から成るゲート
配線電極２やドレイン配線電極４、チャネル層５、ソー
ス電極６のある部分では透過しないが、それ以外の部分
では、光１２は透明な材料からなる透明基板１やゲート
絶縁膜３、透明画素電極７、保護膜９を透過してホトレ
ジスト１０ａに到達する。この時、露光時間を短くある
いは長く設定することにより、また、光１２の強度を強
くあるいは弱く設定することにより、ホトレジスト１０
ａの厚さ方向に感光した量の分布をもたせることができ
る。このため、ホトレジストの露光された部分１０ａと
露光されなかった部分１０ｂの境界を透明な部分の内側
に向けて張り出した形に作ることができる。
【００３１】図４に示すように適当な現像液を用いて露
光された部分のホトレジスト１０ａを除去する。
【００３２】図５に示すように表面に現われた部分の保
護膜９ａをドライエッチあるいはウェットエッチする。
特に、異方性エッチングを行うと、ホトレジスト１０ｂ
の張り出した部分においてエッチング速度が見かけ上小
さくなるため、本図に示すように保護膜９の端面にある
傾きを持たせることができ、不透明な材料からなるドレ
イン配線電極４やチャネル層５、ソース電極６を保護膜
９で覆ったままにできる。また、保護膜９をゲート絶縁
膜３と異なる材質の部材で形成することにより、エッチ
ングされた保護膜９ａの下の部分のゲート絶縁膜がオー
バーエッチされることがなくなる。最後に、適当な剥離
液を用いてホトレジスト１０ｂを除去し、図２に示すよ
うな構造の基板を得る。さらにその上にポリイミド系樹
脂からなる配向膜を積層して液晶表示パネルに用いる。
【００３３】図６は図２に示すような基板を用いて構成
した液晶表示パネルの断面図を示す。本図において、１
３は本発明によるTFTのアクティブマトリクス基板、１
４は基板１３に対して約５〜７μｍの間隔で平行に対向
させた対向基板、１５は対向基板上に形成されたITOか
らなる透明な共通電極、１６ａ，１６ｂはポリイミド系
樹脂からなる配向膜、１７は液晶層、１８はほぼ黒色の
部材からなるブラックマトリクス、１９はカラーフィル
タ、２０はカラーフィルタの保護膜である。配向膜１６
ａ，１６ｂは液晶が均一に配向するようにそれぞれラビ
ング処理を施されている。
【００３４】図６のような構造の液晶表示パネルでは、
液晶層１７に電圧を印加する透明画素電極７上の端部に
保護膜９が全く存在していないため、液晶表示パネルを
動作させたときに発生する液晶層１７への印加電圧の直
流電圧成分が保護膜９に残留することなく、残像やフリ
ッカなどの表示画質を劣化させる現象の発生が抑制され
る。
【００３５】図６において、保護膜９の段差部分がある
傾きを持っていることにより、配向膜１６ａは段差部分
でも充分にラビング処理されるため、液晶の配向不良が
発生しにくくなる。
【００３６】また、保護膜９の段差部分はTFTのソース
電極６と透明画素電極７との接続部以外では透明画素電
極７の外側に形成されているため、たとえ段差部分で液
晶の配向不良が発生しても、対向基板１４に形成するブ
ラックマトリクス１８の面積を拡大しなくても視認でき
ずにすみ、開口率の低下を抑えることができる。
【００３７】また、TFT８は保護膜９に覆われて露出し
ていないため、TFT８の特性のバラツキや特性の劣化に
対する信頼性を維持することができる。
【００３８】また、裏面露光によってパターニングする
ため、ホトマスク数を１枚削減することができる。
【００３９】実施例２ 図１０は本発明の一実施例であるTFTのアクティブマト
リクス基板のドレイン配線電極の外部回路との接続端子
部分の縦断面図である。本図において、１はガラス製の
絶縁性透明基板、３は金属酸化物や窒化シリコンなどの
電気的絶縁膜からなるゲート絶縁膜、４ａはＣｒやＡｌ
などの金属からなるドレイン配線電極、７ａはITOから
なる導電性の透明電極、９は金属酸化物や窒化シリコン
などの電気的絶縁膜からなる保護膜である。ドレイン配
線電極４ａの端部は透明電極７ａの上に一部を被覆する
ように形成されている。また、不透明な材料から成るド
レイン配線電極４ａ以外の部分では保護膜９が除去さ
れ、透明電極７ａの一部が表面に露出した構造になって
いる。
【００４０】図１０に示すような構造の基板を製作する
とき、透明電極７ａ上の保護膜９の一部を除去する方法
を図７〜図１０を参照しながら説明する。まず、透明電
極７ａ、ドレイン配線電極４ａを形成した透明基板１の
全面にＣＶＤ法やスパッタリング法により所定の厚さで
保護膜９を形成した後、ホトレジスト１０をスピンコー
ト法やロールコート法によって保護膜９上に形成する。
【００４１】図７に示すように透明基板１の裏面から光
１２を照射する。光１２は不透明な材料から成るドレイ
ン配線電極４ａのある部分では透過しないが、それ以外
の部分では、光１２は透明な材料からなる透明基板１や
ゲート絶縁膜３、透明電極７ａ、保護膜９を透過してホ
トレジスト１０ａに到達する。この時、露光時間を短く
あるいは長く設定することにより、また、光１２の強度
を強くあるいは弱く設定することにより、ホトレジスト
１０ａの厚さ方向に感光した量の分布をもたせることが
できる。このため、ホトレジストの露光された部分１０
ａと露光されなかった部分１０ｂの境界を透明な部分の
内側に向けて張り出した形に作ることができる。
【００４２】図８に示すように適当な現像液を用いて露
光された部分のホトレジスト１０ａを除去する。
【００４３】図９に示すように表面に現われた部分の保
護膜９ｂをドライエッチあるいはウェットエッチする。
特に、異方性エッチングを行うと、ホトレジスト１０ｂ
の張り出した部分においてエッチング速度が見かけ上小
さくなるため、本図に示すように保護膜９の端面にある
傾きを持たせることができ、不透明な材料からなるドレ
イン配線電極４ａを保護膜９で覆ったままにできる。ま
た、保護膜９をゲート絶縁膜３と異なる材質の部材で形
成することにより、エッチングされた保護膜９ｂの下の
部分のゲート絶縁膜がオーバーエッチされることがなく
なる。最後に、適当な剥離液を用いてホトレジスト１０
ｂを除去し、図１０に示すような構造の基板を得る。
【００４４】図１０のような基板では、透明電極７ａの
外部回路との接続端子部分が保護膜９で覆われていない
ため、外部回路との電気的接触を良好に行うことがで
き、ドレイン配線電極４ａを透明電極７ａを介して外部
回路に接続して表示パネルを動作させることを可能にす
る。
【００４５】また、実施例１の基板を製作するとき、透
明画素電極上の保護膜を除去するのと同時に本工程を行
うことができる。
【００４６】また、アクティブマトリクス基板の表示部
内ではドレイン配線電極４ａを保護膜９で覆って露出さ
せないような構成にすることによって、ドレイン配線電
極４ａの信頼性を維持することができる。
【００４７】また、裏面露光を用いてパターニングする
ため、ホトマスク数を１枚削減することができる。
【００４８】実施例３ 図１４は本発明の一実施例であるTFTのアクティブマト
リクス基板の外部回路とのゲート配線電極の接続端子部
分の縦断面図である。本図において、１はガラス製の絶
縁性透明基板、２ａはＣｒやＡｌなどの金属からなるゲ
ート配線電極、３は金属酸化物や窒化シリコンなどの電
気的絶縁膜からなるゲート絶縁膜、７ｂはITOからなる
導電性の透明電極、９は金属酸化物や窒化シリコンなど
の電気的絶縁膜からなる保護膜である。不透明な材料か
ら成る配線電極以外の部分では保護膜９が除去され、透
明電極７ｂの一部が表面に現われた構造になっている。
【００４９】図１４に示すような構造の基板を製作する
とき、透明電極７ｂ上の保護膜９の一部を除去する方法
を図１１〜図１４を参照しながら説明する。まず、ゲー
ト配線電極２ａ、ゲート絶縁膜３、透明電極７ｂを形成
した透明基板１の全面にＣＶＤ法やスパッタリング法に
より所定の厚さで保護膜９を形成した後、ホトレジスト
１０をスピンコート法やロールコート法によって保護膜
９上に形成する。
【００５０】図１１に示すように透明基板１の裏面から
光１２を照射する。光１２は不透明な材料から成るゲー
ト配線電極２ａのある部分では透過しないが、それ以外
の部分では、光１２は透明な材料からなる透明基板１や
透明電極７ｂ、保護膜９を透過してホトレジスト１０ａ
に到達する。この時、露光時間を短くあるいは長く設定
することにより、また、光１２の強度を強くあるいは弱
く設定することにより、ホトレジスト１０ａの厚さ方向
に感光した量の分布をもたせることができる。このた
め、ホトレジストの露光された部分１０ａと露光されな
かった部分１０ｂの境界を透明な部分の内側に向けて張
り出した形に作ることができる。
【００５１】図１２に示すように適当な現像液を用いて
露光された部分のホトレジスト１０ａを除去する。
【００５２】図１３に示すように表面に現われた部分の
保護膜９ｂをドライエッチあるいはウェットエッチす
る。特に、異方性エッチングを行うと、ホトレジスト１
０ｂの張り出した部分においてエッチング速度が見かけ
上小さくなるため、本図に示すように保護膜９の端面に
ある傾きを持たせることができ、不透明な材料からなる
ゲート配線電極２ａを保護膜９で覆ったままにできる。
また、保護膜９をゲート絶縁膜３と異なる材質の部材で
形成することにより、エッチングされた保護膜９ｂの下
の部分のゲート絶縁膜がオーバーエッチされることがな
くなる。最後に、適当な剥離液を用いてホトレジスト１
０ｂを除去し、図１４に示すような構造の基板を得る。
【００５３】図１４のような基板では、透明電極７ｂの
外部回路との接続端子部分が保護膜９で覆われていない
ため、外部回路との電気的接触を良好に行うことがで
き、ゲート配線電極２ａを透明電極７ｂを介して外部回
路に接続して表示パネルを動作させることを可能にす
る。
【００５４】また、実施例１の基板を製作するとき、透
明画素電極上の保護膜を除去するのと同時に本工程を行
うことができる。
【００５５】また、アクティブマトリクス基板の表示部
内ではゲート配線電極２ａを保護膜９およびゲ−ト絶縁
膜３で覆って露出させないような構成にすることによっ
て、ゲート配線電極２ａの信頼性を維持することができ
る。
【００５６】また、裏面露光を用いてパターニングする
ため、ホトマスク数を１枚削減することができる。
【００５７】実施例４ 図１８は本発明の一実施例であるMIMのアクティブマト
リクス基板の断面図である。本図において、２１はガラ
ス製の絶縁性透明基板、２２はＣｒやＡｌなどの金属か
らなる配線電極、２３は金属酸化物や窒化シリコンなど
の電気的絶縁膜からなる絶縁膜、２４はＣｒやＡｌなど
の金属からなるコンタクト電極、２５はITOからなる導
電性の透明画素電極、２６は薄膜ダイオード(MIM)、２
７は金属酸化物や窒化シリコンなどの電気的絶縁膜から
なるMIMの保護膜である。不透明な材料から成る配線電
極およびコンタクト電極以外の部分では保護膜２７が除
去され、透明画素電極２５の一部が表面に現われた構造
になっている。
【００５８】図１８に示すような構造の基板を製作する
とき、透明画素電極２５上の保護膜２７の一部を除去す
る方法を図１５〜図１８を参照しながら説明する。ま
ず、配線電極２２、MIM２６及び透明画素電極２５など
を形成した透明基板２１の全面にＣＶＤ法やスパッタリ
ング法により所定の厚さで保護膜２７を形成した後、ホ
トレジスト２８をスピンコート法やロールコート法によ
って保護膜２７上に形成する。
【００５９】図１５に示すように透明基板２１の裏面か
ら光１２を照射する。光１２は不透明な材料から成る配
線電極２２やコンタクト電極２４のある部分では透過し
ないが、それ以外の部分では、光１２は透明な材料から
なる透明基板２１や絶縁膜２３、透明画素電極２５、保
護膜２７を透過してホトレジスト２８ａに到達する。こ
の時、露光時間を短くあるいは長く設定することによ
り、また、光１２の強度を強くあるいは弱く設定するこ
とにより、ホトレジスト２８ａの厚さ方向に感光した量
の分布をもたせることができる。このため、ホトレジス
トの露光された部分２８ａと露光されなかった部分２８
ｂの境界を透明な部分の内側に向けて張り出した形に作
ることができる。
【００６０】図１６に示すように適当な現像液を用いて
露光された部分のホトレジスト２８ａを除去する。
【００６１】図１７に示すように表面に現われた部分の
保護膜２７ａをドライエッチあるいはウェットエッチす
る。特に、異方性エッチングを行うと、ホトレジスト２
８ｂの張り出した部分においてエッチング速度が見かけ
上小さくなるため、本図に示すように保護膜２７の端面
にある傾きを持たせることができ、不透明な材料からな
る配線電極２２やコンタクト電極２４を保護膜２７で被
覆したままにできる。また、保護膜２７を絶縁膜２３と
異なる材質の部材で形成することによって、エッチング
された保護膜２７ａの下の部分の絶縁膜がオーバーエッ
チされることがなくなる。最後に、適当な剥離液を用い
てホトレジスト２８ｂを除去し、図１８に示すような構
造の基板を得る。さらにその上にポリイミド系樹脂から
なる配向膜を積層して液晶表示パネルに用いる。
【００６２】図１９は図１８に示すような基板を用いて
構成した液晶表示パネルの縦断面図である。本図におい
て、３１は本発明によるMIMのアクティブマトリクス基
板、３２は基板３１に対して約５〜７μｍの間隔で平行
に対向させた対向基板、３３は対向基板上にストライプ
状に形成されたITOからなる透明な共通電極、３４ａ，
３４ｂはポリイミド系樹脂からなる配向膜、３５は液晶
層、３６はほぼ黒色の部材からなるブラックマトリク
ス、３７はカラーフィルタ、３８はカラーフィルタの保
護膜である。配向膜３４ａ，３４ｂは液晶が均一に配向
するようにそれぞれラビング処理を施されている。
【００６３】図１９のような構造の液晶表示パネルで
は、液晶層３５に電圧を印加する透明画素電極２５上に
保護膜２７が存在していないため、液晶表示パネルを動
作させたときに発生する液晶層３５への印加電圧の直流
電圧成分が保護膜２７に残留することなく、残像やフリ
ッカなどの表示画質を劣化させる現象の発生が抑制され
る。
【００６４】図１９において、保護膜２７の段差部分が
ある傾きを持っていることにより、配向膜３４ａは段差
部分でも充分にラビング処理されるため、液晶の配向不
良が発生しにくくなる。また、保護膜２７の段差部分は
透明画素電極２５の外側に形成されているため、たとえ
段差部分で液晶の配向不良が発生しても、対向基板３２
に形成するブラックマトリクス３６の幅を拡大しなくて
も視認できずにすみ、開口率の低下を抑えることができ
る。
【００６５】また、図１８に示す基板の配線電極２２の
外部回路との接続端子部分は、実施例３のような構造に
することにより、透明画素電極上の保護膜２７を除去す
る工程で同時に形成することができる。
【００６６】また、MIM２６は保護膜２７に覆われて露
出していないため、MIM２６の特性のバラツキや特性の
劣化などに対する信頼性を維持することができる。
【００６７】また、裏面露光を用いてパターニングする
ため、ホトマスク数を１枚削減することができる。
【００６８】以上説明したように、本実施例による製造
方法を用いれば、裏面露光を用いてパターニングするた
め、ホトマスク数を１枚削減することができる。
【００６９】また、本実施例によるアクティブマトリク
ス基板を用いて液晶表示パネルを構成した場合、液晶層
に電圧を印加する透明画素電極上にはスイッチング素子
の保護膜が存在しないため、液晶表示パネルを動作させ
たときに発生する液晶層への印加電圧の直流電圧成分が
保護膜に残留することなく、残像やフリッカなどの表示
画質を劣化させる現象の発生が抑制される。
【００７０】そして、保護膜の段差部分にある傾きを持
たせることにより、アクティブマトリクス基板上の配向
膜は段差部分でも充分にラビング処理されるため、液晶
の配向不良が発生しにくくなる。また、保護膜の段差部
分は透明画素電極の外側に形成されているため、たとえ
段差部分で液晶の配向不良が発生しても、対向基板に形
成するブラックマトリクスの幅を拡大しなくても視認で
きずにすみ、開口率の低下を抑えることができる。
【００７１】更に、配線電極の外部回路との接続端子部
分は、透明画素電極上の保護膜を除去する工程で同時に
形成することができる。
【００７２】以上の効果によって、液晶表示パネルの表
示画質を大幅に向上させることができる。
【００７３】
【発明の効果】本発明によれば、ホトマスクを用いて基
板上面からホトレジストに露光する代りに、基板裏面か
ら透明部材を透過させて透明部材上のホトレジストに露
光してホトレジストをパターニングし、ホトレジストが
除去された部分の保護膜をエッチングすると、透明部材
上の保護膜が除去され必要な不透明部材上にのみ保護膜
を形成することが出来る。このようにしてホトレジスト
をパターニングするホトマスクを削減し、ホトマスクを
用いないから、ホトマスクの合わせずれに対するマージ
ンを透明部材の内側にとる必要が無くかつ保護膜の段差
は透明部材の外側に形成されるから、この段差がもたら
す液晶表示装置の画質不良が防止され表示画質が著しく
向上する。
【図面の簡単な説明】
【図１】本発明の実施例のアクティブマトリクス基板の
平面図である。
【図２】図１のＡ−Ａ’断面を示す縦断面図である。
【図３】本発明の実施例１の基板の製造工程を説明する
説明図である。
【図４】本発明の実施例１の基板の製造工程を説明する
説明図である。
【図５】本発明の実施例１の基板の製造工程を説明する
説明図である。
【図６】図２に示すような基板を用いて構成した液晶表
示パネルの断面図である。
【図７】本発明の実施例２の基板の製造工程を説明する
説明図である。
【図８】本発明の実施例２の基板の製造工程を説明する
説明図である。
【図９】本発明の実施例２の基板の製造工程を説明する
説明図である。
【図１０】本発明の実施例２の基板の製造工程を説明す
る説明図である。
【図１１】本発明の実施例３の基板の製造工程を説明す
る説明図である。
【図１２】本発明の実施例３の基板の製造工程を説明す
る説明図である。
【図１３】本発明の実施例３の基板の製造工程を説明す
る説明図である。
【図１４】本発明の実施例３の基板の製造工程を説明す
る説明図である。
【図１５】本発明の実施例４の基板の製造工程を説明す
る説明図である。
【図１６】本発明の実施例４の基板の製造工程を説明す
る説明図である。
【図１７】本発明の実施例４の基板の製造工程を説明す
る説明図である。
【図１８】本発明の一実施例であるMIMのアクティブマ
トリクス基板の縦断面図である。
【図１９】図１８に示すような基板を用いて構成した液
晶表示パネルの縦断面図である。
【図２０】従来のアクティブマトリクス基板の平面図で
ある。
【図２１】図２１のＢ−Ｂ’断面を示す縦断面図であ
る。
【図２２】従来の基板を用いて構成した液晶表示パネル
の断面図である。
【図２３】従来の基板の製造工程を説明する説明図であ
る。
【図２４】従来の基板の製造工程を説明する説明図であ
る。
【図２５】従来の基板の製造工程を説明する説明図であ
る。
【図２６】従来の基板の製造工程を説明する説明図であ
る。
【図２７】従来の基板の製造工程を説明する説明図であ
る。
【図２８】従来の基板の製造工程を説明する説明図であ
る。
【図２９】従来の液晶表示パネルの接続端子部分の断面
図である。
【符号の説明】
１ 透明基板 ２ ゲート配線電極 ３ ゲート絶縁膜 ４ ドレイン配線電極 ５ チャネル層 ６ ソース電極 ７ 透明画素電極 ８ 薄膜トランジスタ ９ 保護膜 １０ ホトレジスト １１ ホトマスク １２ 光 １３ 実施例１のアクティブマトリクス基板 １４ 対向基板 １５ 共通電極 １６ａ 配向膜 １６ｂ 配向膜 １７ 液晶層 １８ ブラックマトリクス １９ カラーフィルタ ２０ カラーフィルタ保護膜 ２１ 透明電極 ２２ 配線電極 ２３ 絶縁膜 ２４ コンタクト電極 ２５ 透明電極 ２６ 薄膜ダイオード ２７ 保護膜 ２８ ホトレジスト ３１ 実施例４のアクティブマトリクス基板 ３２ 対向基板 ３３ 透明電極 ３４ａ 配向膜 ３４ｂ 配向膜 ３５ 液晶層 ３６ ブラックマトリクス ３７ カラーフィルタ ３８ カラーフィルタ保護膜
フロントページの続き (72)発明者 北島 雅明 茨城県日立市久慈町4026番地 株式会社 日立製作所 日立研究所内 (56)参考文献 特開 昭61−182266（ＪＰ，Ａ) 特開 平３−94232（ＪＰ，Ａ) 特開 平３−192730（ＪＰ，Ａ) 特開 平２−125626（ＪＰ，Ａ) 特開 平２−171721（ＪＰ，Ａ) 特開 平１−248136（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G02F 1/1362 G02F 1/1343 H01L 29/78

Claims (7)

    (57)【特許請求の範囲】
  1. 【請求項１】 透明基板に不透明部材を有するスイッチ
    ング素子及び該スイッチング素子に接続された不透明部
    材を有する配線電極を形成する工程と、 前記透明基板の前記スイッチング素子及び前記配線電極
    が形成された側に絶縁性の保護膜を形成する工程と、 前記保護膜上にホトレジストを形成する工程と、 該ホトレジストが形成された前記透明基板面の反対側の
    面側から、該ホトレジストを露光する工程と、 前記ホトレジストの露光された部分を除去する工程と、 前記ホトレジストが除去された部分の前記保護膜をエッ
    チングにより除去する工程とを有し、 前記保護膜をエッチングにより除去する工程において、
    前記ホトレジストの外縁に接する部分の前記保護膜のエ
    ッチング速度を見かけ上小さくすることにより、除去さ
    れないで残る部分の前記保護膜の端面に傾きを持たせる
    アクティブマトリクス基板の製造方法。
  2. 【請求項２】 透明基板に不透明部材を有するスイッチ
    ング素子及び該スイッチング素子に接続された不透明部
    材を有する配線電極を形成する工程と、 前記透明基板の前記スイッチング素子及び前記配線電極
    が形成された側に絶縁性の保護膜を形成する工程と、 前記保護膜上にホトレジストを形成する工程と、 該ホトレジストが形成された前記透明基板面の反対側の
    面側から、該ホトレジストを露光する工程と、 前記ホトレジストの露光された部分を除去する工程と、 前記ホトレジストが除去された部分の前記保護膜をエッ
    チングにより除去する工程とを有し、 前記保護膜をエッチングにより除去する工程において、
    異方性エッチングにより、前記ホトレジストの外縁に接
    する部分の前記保護膜のエッチング速度を見かけ上小さ
    くすることにより、残される部分の前記保護膜の端面に
    傾きを持たせる アクティブマトリクス基板の製造方法。
  3. 【請求項３】 透明基板に不透明部材を有するスイッチ
    ング素子及び該スイッチング素子に接続された不透明部
    材を有する配線電極を形成する工程と、 前記透明基板の前記スイッチング素子及び前記配線電極
    が形成された側に絶縁性の保護膜を形成する工程と、 前記保護膜上にホトレジストを形成する工程と、 該ホトレジストが形成された前記透明基板面の反対側の
    面側から、該ホトレジストを露光する工程と、 前記ホトレジストの露光された部分を除去する工程と、 前記ホトレジストが除去された部分の前記保護膜をエッ
    チングにより除去する工程とを有し、 前記ホトレジストを露光する工程において、前記ホトレ
    ジストの厚さ方向に感光量の分布を持たせる アクティブ
    マトリクス基板の製造方法。
  4. 【請求項４】 前記透明基板に前記スイッチング素子及
    び前記配線電極を形成する工程は、 透明部材で形成される画素電極又は透明部材で形成され
    る外部回路との接続配線電極を形成する工程を含むこと
    を特徴とする請求項１乃至3のいずれかに記載のアクテ
    ィブマトリクス基板の製造方法。
  5. 【請求項５】 透明基板と、該透明基板に形成された不
    透明部材の電極を有するスイッチング素子と、該スイッ
    チング素子に接続された不透明部材の配線電極と、前記
    スイッチング素子に接続された透明部材の画素電極と、
    前記スイッチング素子と外部回路と接続する透明部材の
    接続配線電極とを有してなり、前記スイッチング素子と
    前記配線電極とが形成された領域の上層に絶縁性の保護
    膜が形成され、該保護膜は端面に傾きをもって形成さ
    れ、前記スイッチング素子と前記配線電極の側面を覆っ
    てなるアクティブマトリックス基板。
  6. 【請求項６】 前記透明部材の電極と前記不透明部材の
    電極は、積層構造により接続されてなることを特徴とす
    る請求項５に記載のアクティブマトリックス基板。
  7. 【請求項７】 アクティブマトリクス基板と、該アクテ
    ィブマトリクス基板の画素電極が形成された面に対向配
    置された透明な対向基板と、該対向基板の内側にブラッ
    クマトリクスとカラーフィルタを介して形成された透明
    共通電極と、該透明共通電極と前記アクティブマトリッ
    クス基板との間に配向膜を介して充填された液晶とを有
    する液晶表示装置において、 前記アクティブマトリックス基板が、透明電極と、該透
    明基板に形成された不透明部材の電極を有するスイッチ
    ング素子と、該スイッチング素子に接続された不透明部
    材の配線電極と、前記スイッチング素子に接続された透
    明部材の画素電極と、前記スイッチング素子と外部回路
    と接続する透明部材の接続配線電極とを有してなり、前
    記スイッチング素子と前記配線電極とが形成された領域
    の上層に絶縁性の保護膜が形成され、該保護膜は端面に
    傾きをもって形成され、前記スイッチング素子と前記配
    線電極の側面を覆ってなることを特徴とする液晶表示装
    置。
JP1336492A 1992-01-28 1992-01-28 アクティブマトリクス基板の製造方法および液晶表示装置 Expired - Lifetime JP3172840B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP1336492A JP3172840B2 (ja) 1992-01-28 1992-01-28 アクティブマトリクス基板の製造方法および液晶表示装置
KR1019930000784A KR100290238B1 (ko) 1992-01-28 1993-01-21 액티브어드레싱기판의 제조방법 및 그 기판을 구비한 액정표시장치
US08/009,004 US5477355A (en) 1992-01-28 1993-01-26 Process for producing the passivation layer of an active matrix substrate by back exposure
US08/539,691 US5886761A (en) 1992-01-28 1995-10-05 Process for producing actively addressing substrate, and liquid crystal display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1336492A JP3172840B2 (ja) 1992-01-28 1992-01-28 アクティブマトリクス基板の製造方法および液晶表示装置

Publications (2)

Publication Number Publication Date
JPH05203987A JPH05203987A (ja) 1993-08-13
JP3172840B2 true JP3172840B2 (ja) 2001-06-04

Family

ID=11831046

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1336492A Expired - Lifetime JP3172840B2 (ja) 1992-01-28 1992-01-28 アクティブマトリクス基板の製造方法および液晶表示装置

Country Status (3)

Country Link
US (2) US5477355A (ja)
JP (1) JP3172840B2 (ja)
KR (1) KR100290238B1 (ja)

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6556257B2 (en) * 1991-09-05 2003-04-29 Sony Corporation Liquid crystal display device
JP3232866B2 (ja) * 1994-04-06 2001-11-26 株式会社日立製作所 カラー液晶表示装置の製造方法
KR0171102B1 (ko) * 1995-08-29 1999-03-20 구자홍 액정표시장치 구조 및 제조방법
US5831283A (en) * 1995-11-30 1998-11-03 International Business Machines Corporation Passivation of copper with ammonia-free silicon nitride and application to TFT/LCD
US6682961B1 (en) * 1995-12-29 2004-01-27 Samsung Electronics Co., Ltd. Thin film transistor array panel used for a liquid crystal display and a manufacturing method thereof
KR970075985A (ko) * 1996-05-22 1997-12-10 김주용 액정 표시 소자의 하부 기판 제조방법
JP3663741B2 (ja) * 1996-05-22 2005-06-22 セイコーエプソン株式会社 アクティブマトリックス型液晶表示装置及びその製造方法
JP2988399B2 (ja) * 1996-11-28 1999-12-13 日本電気株式会社 アクティブマトリクス基板
JP3119228B2 (ja) 1998-01-20 2000-12-18 日本電気株式会社 液晶表示パネル及びその製造方法
TW464915B (en) * 1999-07-19 2001-11-21 United Microelectronics Corp Structure of multilayer thin-film coating passivation layer and the manufacturing method thereof
KR100583979B1 (ko) 2000-02-11 2006-05-26 엘지.필립스 엘시디 주식회사 액정 표시장치 제조방법 및 그 제조방법에 따른액정표시장치
KR100686228B1 (ko) * 2000-03-13 2007-02-22 삼성전자주식회사 사진 식각용 장치 및 방법, 그리고 이를 이용한 액정 표시장치용 박막 트랜지스터 기판의 제조 방법
KR100582598B1 (ko) * 2000-10-25 2006-05-23 엘지.필립스 엘시디 주식회사 빛샘 현상을 방지하는 액정표시장치
KR100721304B1 (ko) * 2000-12-29 2007-05-25 엘지.필립스 엘시디 주식회사 액정표시장치용 액정패널 및 그의 제조방법
TW495986B (en) * 2001-05-11 2002-07-21 Au Optronics Corp Method of manufacturing thin film transistor flat panel display
KR100744955B1 (ko) * 2001-05-21 2007-08-02 엘지.필립스 엘시디 주식회사 횡전계방식 액정표시장치용 어레이기판과 그 제조방법
KR100415611B1 (ko) * 2001-05-24 2004-01-24 엘지.필립스 엘시디 주식회사 액정표시소자 및 그 제조방법과 이를 이용한 배향막재생방법
KR100795344B1 (ko) * 2001-05-29 2008-01-17 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이 기판 및 그의 제조방법
JP3736513B2 (ja) * 2001-10-04 2006-01-18 セイコーエプソン株式会社 電気光学装置及びその製造方法並びに電子機器
JP2003202593A (ja) * 2002-01-04 2003-07-18 Fujitsu Display Technologies Corp 液晶表示装置用基板及びそれを備えた液晶表示装置及びその製造方法
KR100905017B1 (ko) * 2002-12-27 2009-06-30 엘지디스플레이 주식회사 액정표시소자 및 그 제조방법
JP2004212933A (ja) * 2002-12-31 2004-07-29 Lg Phillips Lcd Co Ltd 液晶表示装置及びアレイ基板の製造方法
US6989299B2 (en) * 2003-02-25 2006-01-24 Forhouse Corporation Method of fabricating on-chip spacers for a TFT panel
US7038746B2 (en) * 2003-03-31 2006-05-02 Sumitomo Chemical Company, Limited Laminated polarizing film
TW200531284A (en) * 2003-07-29 2005-09-16 Samsung Electronics Co Ltd Thin film array panel and manufacturing method thereof
KR100679100B1 (ko) * 2004-10-29 2007-02-06 엘지.필립스 엘시디 주식회사 수평 전계 인가형 액정 표시 패널 및 그 제조방법
KR101201304B1 (ko) * 2005-05-06 2012-11-14 엘지디스플레이 주식회사 액정표시장치 및 그의 제조방법
TW200827783A (en) * 2006-12-25 2008-07-01 Au Optronics Corp Method for fabricating color filter layer
US8592817B2 (en) * 2009-04-21 2013-11-26 Cbrite Inc. Self-aligned metal oxide TFT with reduced number of masks
JP5806043B2 (ja) 2010-08-27 2015-11-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8603841B2 (en) 2010-08-27 2013-12-10 Semiconductor Energy Laboratory Co., Ltd. Manufacturing methods of semiconductor device and light-emitting display device
US8797487B2 (en) 2010-09-10 2014-08-05 Semiconductor Energy Laboratory Co., Ltd. Transistor, liquid crystal display device, and manufacturing method thereof
US8647919B2 (en) * 2010-09-13 2014-02-11 Semiconductor Energy Laboratory Co., Ltd. Light-emitting display device and method for manufacturing the same
US8546161B2 (en) 2010-09-13 2013-10-01 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of thin film transistor and liquid crystal display device
US8558960B2 (en) 2010-09-13 2013-10-15 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for manufacturing the same
TWI534905B (zh) 2010-12-10 2016-05-21 半導體能源研究所股份有限公司 顯示裝置及顯示裝置之製造方法
TWI544525B (zh) 2011-01-21 2016-08-01 半導體能源研究所股份有限公司 半導體裝置及其製造方法
US9318614B2 (en) * 2012-08-02 2016-04-19 Cbrite Inc. Self-aligned metal oxide TFT with reduced number of masks and with reduced power consumption
JP6076038B2 (ja) 2011-11-11 2017-02-08 株式会社半導体エネルギー研究所 表示装置の作製方法
JP6122275B2 (ja) 2011-11-11 2017-04-26 株式会社半導体エネルギー研究所 表示装置
JP6033071B2 (ja) 2011-12-23 2016-11-30 株式会社半導体エネルギー研究所 半導体装置
US9530808B2 (en) * 2013-09-12 2016-12-27 Boe Technology Group Co., Ltd. TFT array substrate, manufacturing method thereof, and display device
CN104280958B (zh) * 2014-09-26 2017-03-08 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
CN109616416A (zh) * 2018-12-17 2019-04-12 惠科股份有限公司 主动开关及其制作方法、显示装置
CN114566508A (zh) * 2022-02-28 2022-05-31 武汉华星光电技术有限公司 一种阵列基板及其制备方法、显示面板

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4704002A (en) * 1982-06-15 1987-11-03 Matsushita Electric Industrial Co., Ltd. Dot matrix display panel with a thin film transistor and method of manufacturing same
JPS60149025A (ja) * 1984-01-13 1985-08-06 Seiko Epson Corp 液晶表示装置
US4678542A (en) * 1986-07-25 1987-07-07 Energy Conversion Devices, Inc. Self-alignment process for thin film diode array fabrication
US5327001A (en) * 1987-09-09 1994-07-05 Casio Computer Co., Ltd. Thin film transistor array having single light shield layer over transistors and gate and drain lines
JPH0634401B2 (ja) * 1987-12-29 1994-05-02 株式会社精工舎 遮光性薄膜のエッチング方法
JPH0242761A (ja) * 1988-04-20 1990-02-13 Matsushita Electric Ind Co Ltd アクティブマトリクス基板の製造方法
US4945067A (en) * 1988-09-16 1990-07-31 Xerox Corporation Intra-gate offset high voltage thin film transistor with misalignment immunity and method of its fabrication
JPH02102572A (ja) * 1988-10-12 1990-04-16 Matsushita Electric Ind Co Ltd アクエィブマトリクス基板の製造方法
US4952026A (en) * 1988-10-14 1990-08-28 Corning Incorporated Integral optical element and method
JPH0782171B2 (ja) * 1989-02-20 1995-09-06 シャープ株式会社 液晶表示装置
JP2721214B2 (ja) * 1988-12-26 1998-03-04 シャープ株式会社 液晶表示装置
JPH0787242B2 (ja) * 1988-12-29 1995-09-20 シャープ株式会社 アクティブマトリクス基板の製造方法
US5187604A (en) * 1989-01-18 1993-02-16 Hitachi, Ltd. Multi-layer external terminals of liquid crystal displays with thin-film transistors
JP2600929B2 (ja) * 1989-01-27 1997-04-16 松下電器産業株式会社 液晶画像表示装置およびその製造方法
EP0387805B1 (en) * 1989-03-15 1995-07-05 Kabushiki Kaisha Toshiba Method of manufacturing liquid crystal display device
US5196721A (en) * 1989-10-03 1993-03-23 Fuji Xerox Co., Ltd. Image reading device
JPH03157624A (ja) * 1989-11-15 1991-07-05 Sanyo Electric Co Ltd 薄膜トランジスタの製造方法
US5010027A (en) * 1990-03-21 1991-04-23 General Electric Company Method for fabricating a self-aligned thin-film transistor utilizing planarization and back-side photoresist exposure
JPH03271720A (ja) * 1990-03-22 1991-12-03 Sanyo Electric Co Ltd アクティブマトリクス型表示装置の薄膜トランジスタアレイの製造方法
JP2976483B2 (ja) * 1990-04-24 1999-11-10 日本電気株式会社 液晶表示素子用薄膜トランジスタの製造方法
GB2244860A (en) * 1990-06-04 1991-12-11 Philips Electronic Associated Fabricating mim type device array and display devices incorporating such arrays
JP2938521B2 (ja) * 1990-07-10 1999-08-23 株式会社日立製作所 液晶表示装置
KR960014823B1 (ko) * 1991-03-15 1996-10-21 가부시기가이샤 히다찌세이사구쇼 액정표시장치
KR940007451B1 (ko) * 1991-09-06 1994-08-18 주식회사 금성사 박막트랜지스터 제조방법

Also Published As

Publication number Publication date
KR930016809A (ko) 1993-08-30
KR100290238B1 (ko) 2001-05-15
US5477355A (en) 1995-12-19
US5886761A (en) 1999-03-23
JPH05203987A (ja) 1993-08-13

Similar Documents

Publication Publication Date Title
JP3172840B2 (ja) アクティブマトリクス基板の製造方法および液晶表示装置
JP4720970B2 (ja) 液晶表示装置
US7550183B2 (en) Method for manufacturing conductive element substrate, conductive element substrate, method for manufacturing liquid crystal display, liquid crystal display and electronic information equipment
US7527989B2 (en) Method for fabricating liquid crystal display panel
JP3297372B2 (ja) 反射型液晶表示装置の製造方法
US5760861A (en) Liquid crystal display device and a method for fabricating black matrix thereto
KR20050070344A (ko) 액정표시장치 및 그 제조방법
JPH0990397A (ja) アクティブマトリクス基板およびそれを用いた表示装置
KR101186019B1 (ko) 박막트랜지스터 기판 및 그 제조 방법
JPH09105952A (ja) アクティブマトリクス型液晶表示装置
JP2004318073A (ja) 反射透過型液晶表示装置、及びその製造方法
JPH1010582A (ja) 液晶ディスプレイ装置及びその製造方法
JP3097841B2 (ja) フォトマスク及びアクティブ素子アレイ基板の製造方法
US7880700B2 (en) Liquid crystal display panel of horizontal electronic field applying type and fabricating method thereof
JP4374084B2 (ja) 液晶表示装置及びその製造方法
US7599026B2 (en) Liquid crystal display substrate, method of manufacturing the same, and liquid crystal display device having the same
KR101350609B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
US20010024247A1 (en) Active matrix substrate and manufacturing method thereof
US7312840B1 (en) Active matrix liquid crystal display with 5MM contact hole in color filter and manufacturing method thereof
US7027114B2 (en) Array substrate for liquid crystal display device and method of manufacturing the same
JP2000258784A (ja) 液晶表示素子
JPH0961811A (ja) 液晶パネル
JP5350073B2 (ja) 液晶表示装置及びその製造方法
JPH0784277A (ja) 液晶表示パネル基板
KR100862075B1 (ko) 액정 표시 장치

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090330

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090330

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100330

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110330

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110330

Year of fee payment: 10

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313121

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110330

Year of fee payment: 10

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110330

Year of fee payment: 10

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110330

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120330

Year of fee payment: 11

EXPY Cancellation because of completion of term