KR100744955B1 - 횡전계방식 액정표시장치용 어레이기판과 그 제조방법 - Google Patents

횡전계방식 액정표시장치용 어레이기판과 그 제조방법 Download PDF

Info

Publication number
KR100744955B1
KR100744955B1 KR1020010027612A KR20010027612A KR100744955B1 KR 100744955 B1 KR100744955 B1 KR 100744955B1 KR 1020010027612 A KR1020010027612 A KR 1020010027612A KR 20010027612 A KR20010027612 A KR 20010027612A KR 100744955 B1 KR100744955 B1 KR 100744955B1
Authority
KR
South Korea
Prior art keywords
storage
electrode
wiring
gate
pixel
Prior art date
Application number
KR1020010027612A
Other languages
English (en)
Other versions
KR20020088271A (ko
Inventor
김기홍
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020010027612A priority Critical patent/KR100744955B1/ko
Priority to US10/151,314 priority patent/US7180563B2/en
Publication of KR20020088271A publication Critical patent/KR20020088271A/ko
Application granted granted Critical
Publication of KR100744955B1 publication Critical patent/KR100744955B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 횡전계방식(IPS)액정표시장치용 어레이기판에 관한 것이다.
횡전계방식 액정표시장치용 어레이기판에는 일 방향으로 평행하게 구성된 스토리지 배선과 게이트배선과, 상기 두 배선과 교차하여 화소를 정의하는 데이터배선이 구성되고 상기 게이트배선과의 교차지점에는 박막트랜지스터가 구성된다.
상기 화소에는 화소전극과 공통전극이 구성되며, 상기 게이트배선과 스토리지 배선의 상부에는 이들을 제 1 스토리지 전극으로 한 보조용량부가 구성된다.
종래에는, 상기 게이트배선과 스토리지배선을 흐르는 신호가 상기 화소전극에 영향을 주지 않는 동시에 큰 축적용량을 가지는 보조 용량부를 구성하기 위해, 상기 박막트랜지스터를 보호하기 위한 보호막 상부에 제 2 스토리지 전극의 기능을 하도록 상기 화소전극과 연결된 투명전극 패턴을 별도로 구성하였다.
이와는 달리, 본 발명은 종래의 보조 용량부의 축적용량을 그대로 유지하면서, 박막트랜지스터를 형성하는 공정 중에 보조 용량부를 구성하는 어레이기판 제작방법을 제안한다.
이와 같이 하면, 종래와 비교하여 마스크 공정을 단순화할 수 있기 때문에 생산수율과 재료비의 절감효과를 얻을 수 있다.

Description

횡전계방식 액정표시장치용 어레이기판과 그 제조방법{An array substrate for IPS LCD and method for fabricating thereof}
도 1은 종래에 따른 IPS모드 액정표시장치용 어레이기판의 일부를 개략적으로 도시한 평면도이고,
도 2a 내지 도 2d는 도 1의 Ⅱ-Ⅱ`,Ⅲ-Ⅲ`를 따라 절단하여 공정순서에 따라 도시한 공정 단면도이고,
도 3은 본 발명에 따른 IPS모드 액정표시장치용 어레이기판의 일부를 개략적으로 도시한 평면도이고,
도 4a 내지 도 4c는 Ⅳ-Ⅳ`,Ⅴ-Ⅴ`를 따라 절단하여 공정순서에 따라 도시한 공정 단면도이다.
<도면의 주요 부분에 대한 부호의 설명>
100 : 기판 112 : 게이트배선
114 : 게이트전극 116 : 스토리지배선
117 : 공통전극 120 : 액티브층
126 : 소스전극 128 : 드레인전극
130 : 화소전극
본 발명은 화상 표시장치에 관한 것으로, 더욱 상세하게는 박막 트랜지스터(Thin Film Transistor : TFT)를 포함하는 액정표시장치(Liquid Crystal Display : LCD)에 관한 것이다.
특히, 본 발명은 액정표시장치의 액정을 구동하는 제 1 및 제 2 전극이 동일한 기판에 형성된 횡전계 방식(In-Plane Switching : 이하 IPS 모드라 칭함)의 액정표시장치에 관한 것이다.
일반적으로 액정표시장치의 구동원리는 액정의 광학적 이방성과 분극성질을 이용한다. 상기 액정은 구조가 가늘고 길기 때문에 분자의 배열에 방향성을 가지고 있으며, 인위적으로 액정에 전기장을 인가하여 분자배열의 방향을 제어할 수 있다.
따라서, 상기 액정의 분자배열 방향을 임의로 조절하면, 액정의 분자배열이 변하게 되고, 광학적 이방성에 의하여 편광된 빛이 임의로 변조되어 화상정보를 표현할 수 있다.
현재에는 박막 트랜지스터와 상기 박막 트랜지스터에 연결된 화소전극이 행렬 방식으로 배열된 능동행렬 액정표시장치(Active Matrix LCD : AM-LCD)가 해상도 및 동영상 구현능력이 우수하여 가장 주목받고 있다.
이하, 도면을 참조하여 종래의 IPS모드 액정표시장치용 어레이기판과 그 제조방법에 대해 설명한다.
도 1은 종래의 IPS모드 액정표시장치용 어레이기판의 일부를 개략적으로 도시한 평면도이다.
도시한 바와 같이, 종래의 IPS모드 액정표시장치용 어레이기판(10)은 소정간격 이격되어 평행하게 일 방향으로 구성된 다수의 게이트배선(12)과 스토리지 배선(16)과, 상기 두 배선과 교차하여 화소(P)를 정의하는 데이터배선(24)이 구성된다.
상기 게이트배선(12)과 데이터배선(24)의 교차지점에는 게이트전극(14)과 액티브층(20)과 소스전극(26)및 드레인전극(28)을 포함하는 박막트랜지스터(T)가 구성되며, 상기 소스전극(26)은 상기 데이터배선(24)과 연결되고, 상기 게이트전극(14)은 상기 게이트배선(12)과 연결된다.
상기 화소영역(P)의 상부에는 상기 드레인전극(28)과 연결되는 화소전극(30)과, 상기 화소전극(30)과 평행하게 구성되고 상기 스토리지 배선(16)과 연결되는 공통전극(17)이 구성된다.
상기 화소전극(30)은 상기 드레인전극(28)에서 연장된 연장부(30a)와 상기 연장부(30a)에서 수직하게 연장되고 서로 소정간격 이격된 다수의 수직부(30b)와, 상기 수직부(30b)의 상부에서 상기 수직부(30b)를 하나로 연결하는 수평부(30c)로 구성된다.
상기 공통전극(17)은 상기 스토리지배선(16)에서 아래로 수직하게 연장되고, 상기 화소전극의 수직부(30b)와 엇갈려 구성되는 다수의 수직부(17b)와, 상기 각 수직부(17b)를 하나로 연결하는 수평부(17a)로 구성된다.
상기 화소영역(P)에 구성되는 공통전극(17)의 수직부(17b)는 상기 데이터배선(24)과 소정간격 이격되도록 구성되었다.
또한, 상기 화소영역(P)과 회로적으로 병렬로 연결된 보조 용량부(C)가 구성되며, 상기 보조 용량부는 상기 화소영역(P)을 정의하는 스토리지배선(16)과 게이트배선(12)을 제 1 스토리지 전극으로 하고, 상기 제 1 스토리지 전극의 상부에 유전율이 낮은 보호막(미도시)을 사이에 두고 위치한 투명전극(36)을 제 2 스토리지 전극으로 한다.
전술한 바와 같은 구성을 가지는 종래의 IPS용 어레이기판의 제조공정을 이하 공정 순서도를 참조하여 설명한다.
이하, 도 2a 내지 도 2d는 도 1의 Ⅱ-Ⅱ`와 Ⅲ-Ⅲ`를 따라 절단하여 공정순서에 따라 도시한 공정 단면도이다.
도 2a는 게이트배선 등을 패턴하는 제 1 마스크 공정과, 액티브층과 오믹콘택층을 패턴하는 제 2 마스크 공정을 통해 제작된 구성을 도시한 것으로, 기판(10) 상에 알루미늄(Al), 알루미늄 네오디뮴(AlNd)과 같은 알루미늄 합금, 크롬(Cr), 몰리브덴(Mo), 텅스텐(W)을 포함하는 도전성 금속그룹 중 선택된 하나를 증착한다.
상기 증착된 금속을 제 1 마스크 공정을 통해 패턴하여 게이트전극(14)을 포함하는 게이트배선(12)과, 상기 게이트배선(12)과 이격되어 일 방향으로 평행하게 구성된 스토리지배선(16)과, 상기 스토리지배선(16)에서 수직으로 돌출된 다수의 수직부(17b)와 상기 다수의 수직부(17b)를 하나로 연결하는 수평부(도 1의 17a)로 구성된 스토리지 전극(17)을 형성한다.
다음으로, 상기 게이트배선(12)과 스토리지배선(16) 등이 포함된 기판(10)의 전면에 질화실리콘(SiNx)과 산화실리콘(SiO2)으로 구성된 무기절연물질 그룹 중 선택된 하나를 증착하여 게이트 절연막(18)을 형성한다.
다음으로, 상기 게이트 절연막(18) 상부에 비정질 실리콘(a-Si:H)과 불순물이 포함된 비정질 실리콘(n+a-Si:H)을 증착하고 제 2 마스크 공정으로 패턴하여, 섬 형상의 액티브층(20)과 오믹콘택층(22)을 형성한다.
도 2b는 제 3 마스크 공정을 도시한 도면으로, 상기 액티브층(20)과 오믹콘택층(22)이 형성된 기판(10)의 전면에 전술한 바와 같은 도전성 금속그룹 중 선택된 하나를 증착하고 제 3 마스크 공정으로 패턴하여, 상기 게이트배선(12)과 스토리지배선(16)과 교차하여 화소영역(P)을 정의하는 데이터배선(도 1의 24)과, 상기 데이터배선(24)에서 돌출 형성되고 상기 액티브층(20)의 일측 상부에 겹쳐 구성되는 소스전극(26)과 이와는 소정간격 이격된 드레인전극(28)과, 상기 드레인전극(28)에서 화소영역(P) 상으로 일 방향으로 연장된 연장부(30a)와 상기 연장부(30a)에서 수직하게 연장된 다수의 수직부(30b)와 상기 다수의 수직부(30b)를 하나로 연결하는 수평부(30c)로 구성된 화소전극(30)을 형성한다.
이때, 상기 수평부(30c)의 일부는 상기 스토리지배선(16)의 일부와 평면적으로 겹치는 구성이 되도록 형성한다.
전술한 공정에서, 상기 소스전극(26)과 드레인전극(28)을 마스크로 하여 상기 두 전극 사이에 노출된 오믹콘택층(22)을 식각하여 액티브층(20)을 노출한다.
도 2c는 제 4 마스크 공정으로, 상기 데이터배선(24)등이 형성된 기판(10)의 전면에 벤조사이클로부텐(benzocyclobutene)과 아크릴(Acryl)계 수지(resin)등이 포함된 유기절연물질 그룹 중 선택된 하나를 증착하여 보호막(32)을 형성한다.
연속하여 상기 보호막(32)을 제 4 마스크 공정으로 패턴하여, 상기 화소전극(30)의 수평부(30c)의 일부가 노출되도록 콘택홀(34)을 형성한다.
도 2d는 제 5 마스크 공정을 도시한 도면으로, 상기 패턴된 보호막 상부에 인듐-틴-옥사이드(Indium-tin-oxide)와 인듐-징크-옥사이드(indium-zinc-oxide)를 포함하는 투명 도전성 금속그룹 중 선택된 하나를 증착하고 제 5 마스크로 패턴하여, 상기 콘택홀(34)을 통해 노출된 화소전극의 수평부(30c)와 접촉하는 투명전극(36)을 형성한다. 상기 투명전극(36)은 상기 게이트배선(12)과 스토리지배선(16)의 상부에 구성된다.
전술한 바와 같은 방법으로 패턴된 각 구성 중, 상기 게이트배선(12)과 스토리지배선(16)이 제 1 스토리지 전극의 기능을 하게 되고, 상기 투명전극(36)이 제 2 스토리지 전극의 기능을 하는 보조 용량부(C)가 구성된다.
전술한 바와 같은 방법으로 종래의 IPS모드 액정표시장치용 어레이기판을 제작할 수 있다.
전술한 구성에서, 상기 데이터배선(24)과 이에 근접한 공통전극의 수직부(17b)가 소정간격 이격되어 구성되므로 이곳에 위치한 액정분자는 상기 공통 전극(17)과 상기 데이터배선(24)간의 신호 간섭에 의해 이상 배향을 하게 되고 이로 인해 빛샘현상이 발생하여 액정패널의 화질을 저하하는 문제가 있다.
또한, 종래의 보조 용량부(C)의 구성은 상기 화소전극의 수평부(30c)를 상기 게이트배선(12)과 스토리지배선(16)의 상부로 더욱 연장하여 구성할 수도 있으나, 이러한 구성으로 하지 않고, 상기 수평부(30c)는 상기 스토리지배선과 일부만 겹치는 구조로 하고, 상기 보호막(32)상부에 구성된 별도의 투명전극 패턴(36)을 상기 게이트배선(12)과 데이터배선(24)상부에 구성하여 보조용량부(C)를 구성하였다.
전술한 바와 같이 구성한 이유는, 화소전극 수평부(30c)의 하부에 위치하고 질화실리콘(SiNx) 또는 산화실리콘(SiO2)으로 구성된 상기 게이트 절연막이 상기 배선과 화소전극 사이의 신호간섭을 막는데 큰 효과가 없기 때문이다.
상세히 설명하면, 상기 스토리지배선(16)과 게이트배선(12)의 상부에 상기 화소전극의 수평부가 연장형성 되었다면, 상기 두 배선에 흐르는 신호가 상기 화소전극(30)에 영향을 미치기 때문이다.
따라서, 상기 화소전극의 수평부(30c)와 상기 스토리지배선(16)의 겹치는 부분은 작아야 한다.
이러한 구성은 상기 보조 용량부(C)의 축적용량이 작아지게 되기 때문에 이를 해결하기 위해, 상기 화소전극(도 1의 30)의 수평부(30c)와 접촉하는 상기 투명전극(36)을 상기 스토리지 배선(16)과 게이트배선(12)의 상부에 구성하여, 각 전극의 겹침 면적을 크게 하여 충분한 보조용량을 얻을 수 있도록 하였다.
또한, 상기 투명전극이 상기 보호막으로 덮여 있는 화소전극과 간접적으로 전기적 접촉이 가능하므로, 트랜지스터의 전류특성을 검사할 때 상기 투명전극을 이용할 수 있다.
그러나, 종래에 따른 IPS모드 액정표시장치용 어레이기판의 제조방법은 상기 화소전극의 하부에 구성된 절연물질을 유전율이 낮은 절연물질로 바꾸어 줄 수만 있다면, 상기 화소전극과 상기 신호배선(스토리지배선과 게이트배선)으로 보조용량을 구성하여도 상기 각 배선에 흐르는 신호에 의해 화소전극이 받는 영향을 최소로 줄일 수 있게 된다.
따라서, 종래의 구성에서 상기 투명전극을 구성할 필요가 없다.
이와 같은 관점에서, 본 발명은 상기 화소전극의 하부에 유전율이 낮은 절연물질을 구성하고, 이에 따라 변화된 기판의 구성과 제조방법을 제안하여, 공정 단순화와 더불어 제조비용을 낮추어 제품의 생산수율을 개선하는 것을 목적으로 한다.
전술한 바와 같은 목적을 달성하기 위한 본 발명에 따른 IPS모드 액정표시장치용 어레이기판은 투명한 절연기판과; 상기 기판 상에 유전율이 낮은 유기절연막을 사이에 두고 서로 수직하게 교차하여 화소영역을 정의하는 게이트배선과 데이터 배선과; 상기 게이트배선과 소정간격 이격되어 평행하게 일 방향으로 구성된 스토리지배선과; 상기 교차지점에 위치하고, 게이트전극과 액티브층과 소스전극 및 드레인전극을 포함하는 박막트랜지스터와; 상기 드레인전극에서 상기 화소로 연장된 연장부와 상기 연장부에서 수직하게 연장된 수직부와 상기 수직부를 하나로 연결하고, 상기 게이트배선 상부와 스토리지 배선 상부로 연장 형성된 수평부로 구성된 화소전극과; 상기 스토리지배선에서 수직하게 연장되고 상기 화소전극의 수직부와 엇갈려 평행하게 구성된 다수의 수직부와, 상기 수직부를 하나로 연결하는 수평부로 구성된 공통전극을 포함한다.
상기 유기절연막은 유전율이 3 이하인 벤조사이클로부텐(BCB)과 아크릴(acryl)계 수지(resin)와 포토수지를 포함한 유기절연물질 그룹 중 선택된 하나로 형성하는 것을 특징으로 한다.
상기 화소영역에 구성된 다수의 수직부 중 일번째와 끝번째 수직부는 각 데이터배선과 소정면적 겹쳐 형성된다.
상기 스토리지배선과 게이트배선은 동일층 동일물질로 구성하는 것을 특징으로 한다.
상기 스토리지배선과 게이트배선은 알루미늄(Al), 알루미늄합금, 텅스텐(W), 몰리브덴(Mo), 크롬(Cr)으로 구성된 도전성 금속그룹 중 선택된 하나로 구성하는 것을 특징으로 한다.
상기 화소전극의 확장된 수평부와, 그 하부의 게이트배선과 스토리지배선은 유기절연막을 사이에 두고 형성되어 보조용량부를 형성하는 것을 특징으로 한다.
투명한 절연기판을 준비하는 단계와; 유전율이 낮은 유기절연막을 사이에 두고 서로 수직하게 교차하여 화소영역을 정의하는 게이트배선과 데이터배선을 형성하는 단계와; 상기 게이트배선과 소정간격 이격되어 일 방향으로 구성된 스토리지배선을 형성하는 단계와; 상기 교차지점에 게이트전극과 액티브층과 소스전극 및 드레인전극을 포함하는 박막트랜지스터를 형성하는 단계와; 상기 드레인전극에서 상기 화소로 연장된 연장부와, 상기 연장부에서 수직하게 연장된 수직부와, 상기 수직부를 하나로 연결하고 상기 게이트배선 상부와 스토리지 배선 상부로 연장 형성된 수평부로 구성된 화소전극을 형성하는 단계와; 상기 스토리지배선에서 수직하게 연장되고 상기 화소전극의 수직부와 엇갈려 평행하게 구성된 다수의 수직부와, 상기 수직부를 하나로 연결하는 수평부로 구성된 공통전극을 형성하는 단계를 포함한다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예를 설명한다.
-- 실시예 --
본 발명의 특징은 스토리지배선과 게이트배선의 일부 상부에 보조용량부가 구성되는 구조에서, 화소영역에 구성되는 화소전극을 상기 스토리지배선 상부에 연장 형성하여 보조 용량부의 스토리지 전극으로 사용하는 것이다.
도 3은 본 발명에 따른 IPS모드 액정표시장치용 어레이기판의 일부를 개략적으로 도시한 평면도이다.
도시한 바와 같이, 본 발명에 따른 IPS모드 액정표시장치용 어레이기판(100)은 소정간격 이격되어 평행하게 일 방향으로 구성된 다수의 게이트배선(112)과 스토리지 배선(116)과, 상기 두 배선과 교차하d여 화소(P)를 정의하는 데이터배선(124)을 구성한다.
상기 게이트배선(112)과 데이터배선(124)의 교차지점에는 게이트전극(114)과 액티브층(120)과 소스전극(126)및 드레인전극(128)을 포함하는 박막트랜지스터(T)를 구성하며, 상기 소스전극(126)은 상기 데이터배선(124)과 연결하고, 상기 게이트전극(114)은 상기 게이트배선(112)과 연결한다.
상기 화소영역(P)의 상부에는 상기 드레인전극(128)과 연결되는 화소전극(130)과, 상기 화소전극(130)과 평행하게 구성되고 상기 스토리지 배선(116)과 연결되는 공통전극(117)을 구성한다.
상기 화소전극(130)은 상기 드레인전극(128)에서 연장된 연장부(130a)와 상기 연장부(130a)에서 수직하게 연장되고 서로 소정간격 이격된 다수의 수직부(130b)와, 상기 수직부(130b)의 상부에서 상기 수직부(130b)를 하나로 연결하는 수평부(130c)로 구성한다.
이때, 상기 수평부(130c)는 상기 게이트배선(112)과 스토리지배선(116)의 상부로 확장하여 형성한다.
상기 공통전극(117)은 상기 스토리지 배선(116)에서 수직방향으로 연장되고 상기 화소전극의 수직부(130b)와 엇갈려 구성되는 다수의 수직부(117b)와, 상기 각 수직부(117b)를 하나로 연결하는 수평부(117a)로 구성한다.
상기 단일한 화소영역(P)에 구성된 공통전극(117)의 다수의 수직부(117b) 중 상기 데이터배선(124)과 근접하여 구성된 수직부는 상기 데이터배선(124)과 일부면 적이 겹쳐지도록 구성한다.
이와 같이 하면, 종래와는 달리 상기 데이터배선과 공통전극 사이에 빛샘현상이 발생하지 않아 액정패널의 화질을 개선할 수 있다.
전술한 구성에서, 상기 스토리지배선(116)과 상기 게이트배선(112)이 제 1 스토리지 전극의 기능을 하고, 상기 확장된 화소전극의 수평부(130c)는 제 2 스토리지 전극의 기능을 하는 보조용량(C)이 구성된다.
이하, 도 4a 내지 도 4c를 참조하여 본 발명에 따른 IPS모드 액정표시장치용 어레이기판의 제조방법을 설명한다.
도 4a 내지 도 4c는 도 3의 Ⅳ-Ⅳ`,Ⅴ-Ⅴ`를 따라 절단하여 공정순서에 따라 도시한 공정 단면도이다.
도 4a는 게이트배선 등을 패턴하는 제 1 마스크 공정과, 액티브층과 오믹콘택층을 패턴하는 제 2 마스크 공정을 통해 제작된 구성을 도시한 것으로, 기판(100)상에 알루미늄(Al), 알루미늄 네오디뮴(AlNd)과 같은 알루미늄 합금, 크롬(Cr), 몰리브덴(Mo), 텅스텐(W)을 포함하는 도전성 금속그룹 중 선택된 하나를 증착하여, 제 1 마스크 공정을 통해 게이트전극(114)을 포함하는 게이트배선(112)과, 상기 게이트배선(112)과 소정간격 평행하게 이격된 스토리지배선(116)과, 상기 스토리지배선(116)에서 수직으로 돌출된 다수의 수직부(117b)와, 상기 다수의 수직부(117b)를 하나로 연결하는 수평부(도 3의 117a)로 구성된 스토리지 전극(117)을 형성한다.
다음으로, 상기 게이트배선(112)과 스토리지배선(116) 등이 포함된 기판(100)의 전면에 벤조사이클로부텐(BCB)과 아크릴(acryl)계 수지(resin)등으로 구성된 유기절연물질 그룹 중 선택된 하나를 증착하여 게이트 절연막(118)을 형성한다.
다음으로, 상기 게이트 절연막(118) 상부에 비정질 실리콘(a-Si:H)과 불순물이 포함된 비정질 실리콘(n+a-Si:H)을 증착하고 제 2 마스크 공정으로 패턴하여, 섬 형상의 액티브층(120)과 오믹콘택층(122)을 형성한다.
도 4b는 제 3 마스크 공정을 도시한 도면으로, 상기 액티브층(120)과 오믹콘택층(122)이 형성된 기판(100)의 전면에 전술한 바와 같은 도전성 금속그룹 중 선택된 하나를 증착하고 제 3 마스크 공정으로 패턴하여, 상기 게이트배선(112)과 스토리지배선(116)과 교차하여 화소영역(P)을 정의하는 데이터배선(124)과, 상기 데이터배선(124)에서 돌출 형성되고 상기 액티브층(120)의 일측 상부에 겹쳐 구성되는 소스전극(126)과 이와는 소정간격 이격된 드레인전극(128)과, 상기 드레인전극(128)에서 화소영역(P)으로 일 방향으로 연장된 연장부(130a)와 상기 연장부(130)에서 수직하게 연장된 다수의 수직부(130b)와 상기 다수의 수직부(130b)를 하나로 연결하는 수평부(130c)로 구성되는 화소전극(130)을 형성한다.
이때, 상기 수평부(130c)는 상기 게이트배선(112)과 상기 스토리지배선(116)의 상부로 확장하여 형성한다.
전술한 공정에서, 상기 소스전극(126)과 드레인전극(128)을 마스크로 하여 상기 두 전극 사이에 노출된 오믹콘택층(122)을 식각하여 액티브층(120)을 노출한 다.
도 4c는 제 4 마스크 공정으로, 상기 데이터배선(124)등이 형성된 기판(100)의 전면에 벤조사이클로부텐(benzocyclobutene)과 아크릴(Acryl)계 수지(resin)등이 포함된 유기절연물질 그룹 중 선택된 하나를 증착하여 보호막(132)을 형성한다.
또는, 산화실리콘(SiOx), 질화실리콘(SiNx)등의 무기절연물질을 형성하여도 된다.
연속하여, 제 4 마스크 공정으로 패턴하여, 상기 보호막이 박막트랜지스터만을 덮는 구조로 형성한다. 따라서, 화소영역(P)에 구성된 화소전극이 노출된다.
본 발명에서는 상기 노출된 화소전극을 통해 직접 전류를 측정하여 박막트랜지스터의 특성을 알아볼 수 있다.
상기 구성에서, 본 발명에 따른 IPS모드 액정표시장치용 어레이기판에 구성되는 보조 용량부는 상기 화소영역을 지나는 게이트배선과 데이터배선인 제 1 스토리지전극과, 상기 제 1 스토리지 전극의 상부에 구성된 화소전극의 수평부인 제 2 스토리지 전극으로 구성된다.
따라서, 본 발명에 따라 어레이기판을 구성할 경우, 종래와 비교하여 상기 투명전극을 패턴하는 공정이 생략되므로 1개의 마스크 공정을 줄일 수 있다.
전술한 바와 같은 본 발명에 따른 IPS모드 액정표시장치용 어레이기판을 제 작하게 되면, 전술한 바와 같이 마스크 공정을 줄일 수 있으므로 생산수율을 개선할 수 있는 효과가 있다.

Claims (14)

  1. 투명한 절연기판과;
    상기 기판 상에 유전율이 낮은 유기절연막을 사이에 두고 서로 수직하게 교차하여 화소영역을 정의하는 게이트배선과 데이터배선과;
    상기 게이트배선과 소정간격 이격되어 평행하게 일 방향으로 구성된 스토리지배선과;
    상기 교차지점에 위치하고, 게이트전극과 액티브층과 소스전극 및 드레인전극을 포함하는 박막트랜지스터와;
    상기 드레인전극에서 상기 화소로 연장된 연장부와 상기 연장부에서 수직하게 연장된 수직부와 상기 수직부를 하나로 연결하고, 상기 게이트배선 상부와 스토리지 배선 상부로 연장 형성된 수평부로 구성된 화소전극과;
    상기 스토리지배선에서 수직하게 연장되고 상기 화소전극의 수직부와 엇갈려 평행하게 구성된 다수의 수직부와, 상기 수직부를 하나로 연결하는 수평부로 구성된 공통전극
    을 포함하는 IPS모드 액정표시장치용 어레이기판.
  2. 제 1 항에 있어서,
    상기 유기절연막의 유전율은 3 이하인 IPS모드 액정표시장치용 어레이기판.
  3. 제 2 항에 있어서,
    상기 유기절연막은 벤조사이클로부텐(BCB)과 아크릴(acryl)계 수지(resin)와 포토수지를 포함한 유기절연물질 그룹 중 선택된 하나로 형성한 IPS모드 액정표시장치용 어레이기판.
  4. 제 1 항에 있어서,
    상기 화소영역에 구성된 다수의 수직부 중 일번째와 끝번째 수직부는 각 데이터배선과 소정면적 겹쳐 형성된 IPS모드 액정표시장치용 어레이기판.
  5. 제 1 항에 있어서,
    상기 스토리지배선과 게이트배선은 동일층 동일물질로 구성된 IPS모드 액정표시장치용 어레이기판.
  6. 제 5 항에 있어서,
    상기 스토리지배선과 게이트배선은 알루미늄(Al), 알루미늄합금, 텅스텐(W), 몰리브덴(Mo), 크롬(Cr)으로 구성된 도전성 금속그룹 중 선택된 하나로 구성한 IPS 모드 액정표시장치용 어레이기판.
  7. 제 1 항에 있어서,
    상기 화소전극의 확장된 수평부와, 그 하부의 게이트배선과 스토리지배선은 유기절연막을 사이에 두고 형성되어 보조용량부를 형성하는 IPS모드 액정표시장치용 어레이기판.
  8. 제 1 항에 있어서,
    상기 박막트랜지스터만을 덮는 보호막이 더욱 구성된 IPS모드 액정표시장치용 어레이기판.
  9. 투명한 절연기판을 준비하는 단계와;
    유전율이 낮은 유기절연막을 사이에 두고 서로 수직하게 교차하여 화소영역을 정의하는 게이트배선과 데이터배선을 형성하는 단계와;
    상기 게이트배선과 소정간격 이격되어 일 방향으로 구성된 스토리지배선을 형성하는 단계와;
    상기 교차지점에 게이트전극과 액티브층과 소스전극 및 드레인전극을 포함하 는 박막트랜지스터를 형성하는 단계와;
    상기 드레인전극에서 상기 화소로 연장된 연장부와, 상기 연장부에서 수직하게 연장된 수직부와, 상기 수직부를 하나로 연결하고 상기 게이트배선 상부와 스토리지 배선 상부로 연장 형성된 수평부로 구성된 화소전극을 형성하는 단계와;
    상기 스토리지배선에서 수직하게 연장되고 상기 화소전극의 수직부와 엇갈려 평행하게 구성된 다수의 수직부와, 상기 수직부를 하나로 연결하는 수평부로 구성된 공통전극을 형성하는 단계와;
    상기 박막트랜지스터와 상기 화소전극의 상부에 절연막을 증착하고 패턴하여, 상기 화소전극은 노출하고 박막트랜지스터만을 덮는 보호막을 형성하는 단계
    를 포함하는 IPS모드 액정표시장치용 어레이기판 제조방법.
  10. 제 9 항에 있어서,
    상기 유기절연막의 유전율은 3 이하인 IPS모드 액정표시장치용 어레이기판 제조방법.
  11. 제 10 항에 있어서,
    상기 유기 절연막은 벤조사이클로부텐(BCB)과 아크릴(acryl)계 수지(resin)와 포토수지를 포함한 유기절연물질 그룹 중 선택된 하나로 형성한 IPS모드 액정표 시장치용 어레이기판 제조방법.
  12. 제 9 항에 있어서,
    상기 화소영역에 구성된 다수의 수직부 중 일번째와 끝번째 수직부는 데이터배선과 소정면적 겹쳐 형성된 IPS모드 액정표시장치용 어레이기판 제조방법.
  13. 제 9 항에 있어서,
    상기 스토리지배선과 게이트배선은 동일층 동일물질로 형성된 IPS모드 액정표시장치용 어레이기판 제조방법.
  14. 제 9 항에 있어서,
    상기 스토리지배선과 게이트배선은 알루미늄(Al), 알루미늄합금, 텅스텐(W), 몰리브덴(Mo), 크롬(Cr)으로 구성된 도전성 금속그룹 중 선택된 하나로 형성한 IPS모드 액정표시장치용 어레이기판 제조방법.
KR1020010027612A 2001-05-21 2001-05-21 횡전계방식 액정표시장치용 어레이기판과 그 제조방법 KR100744955B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020010027612A KR100744955B1 (ko) 2001-05-21 2001-05-21 횡전계방식 액정표시장치용 어레이기판과 그 제조방법
US10/151,314 US7180563B2 (en) 2001-05-21 2002-05-21 Array substrate and fabrication method for in-plane switching mode liquid crystal display device having pixel electrode overlapping common line and adjacent gate line

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010027612A KR100744955B1 (ko) 2001-05-21 2001-05-21 횡전계방식 액정표시장치용 어레이기판과 그 제조방법

Publications (2)

Publication Number Publication Date
KR20020088271A KR20020088271A (ko) 2002-11-27
KR100744955B1 true KR100744955B1 (ko) 2007-08-02

Family

ID=19709697

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010027612A KR100744955B1 (ko) 2001-05-21 2001-05-21 횡전계방식 액정표시장치용 어레이기판과 그 제조방법

Country Status (2)

Country Link
US (1) US7180563B2 (ko)
KR (1) KR100744955B1 (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100835971B1 (ko) * 2001-12-24 2008-06-09 엘지디스플레이 주식회사 횡전계방식 액정표시장치용 어레이기판과 그 제조방법
KR100773876B1 (ko) * 2001-12-28 2007-11-06 엘지.필립스 엘시디 주식회사 횡전계방식 액정표시장치용 어레이기판과 그 제조방법
JP3957277B2 (ja) * 2002-04-15 2007-08-15 株式会社アドバンスト・ディスプレイ 液晶表示装置及びその製造方法
KR100741890B1 (ko) * 2003-06-26 2007-07-23 엘지.필립스 엘시디 주식회사 횡전계 방식의 액정표시장치 및 그의 제조방법
US8901268B2 (en) * 2004-08-03 2014-12-02 Ahila Krishnamoorthy Compositions, layers and films for optoelectronic devices, methods of production and uses thereof
KR100614323B1 (ko) * 2004-12-30 2006-08-21 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법
KR101146470B1 (ko) * 2005-05-27 2012-05-21 엘지디스플레이 주식회사 액정표시장치용 어레이기판 및 그의 제조방법
KR20070031620A (ko) * 2005-09-15 2007-03-20 삼성전자주식회사 액정 표시 장치
KR101279271B1 (ko) * 2006-06-26 2013-06-26 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
US8557877B2 (en) 2009-06-10 2013-10-15 Honeywell International Inc. Anti-reflective coatings for optically transparent substrates
KR101298613B1 (ko) 2010-12-27 2013-08-26 엘지디스플레이 주식회사 횡전계 방식 액정표시장치용 어레이기판 및 그 제조방법
KR101830274B1 (ko) 2011-01-28 2018-02-21 삼성디스플레이 주식회사 액정 표시 장치
US8864898B2 (en) 2011-05-31 2014-10-21 Honeywell International Inc. Coating formulations for optical elements
JP6803842B2 (ja) 2015-04-13 2020-12-23 ハネウェル・インターナショナル・インコーポレーテッドＨｏｎｅｙｗｅｌｌ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｉｎｃ． オプトエレクトロニクス用途のためのポリシロキサン製剤及びコーティング

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09211495A (ja) * 1996-01-31 1997-08-15 Semiconductor Energy Lab Co Ltd アクティブマトリクス型液晶表示装置
KR20000007760A (ko) * 1998-07-07 2000-02-07 구본준, 론 위라하디락사 복합전계방식 액정표시소자 및 그 제조방법
KR20000031956A (ko) * 1998-11-11 2000-06-05 구본준 횡전계방식 액정표시장치 및 그 제조방법

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3172840B2 (ja) * 1992-01-28 2001-06-04 株式会社日立製作所 アクティブマトリクス基板の製造方法および液晶表示装置
EP1061404A1 (en) 1992-09-18 2000-12-20 Hitachi, Ltd. A liquid crystal display device
JPH095764A (ja) 1995-06-20 1997-01-10 Hitachi Ltd 液晶表示基板
KR100359794B1 (ko) * 1995-07-11 2003-01-24 엘지.필립스 엘시디 주식회사 액정표시소자의리페어구조및이의형성방법
JP3474975B2 (ja) 1995-09-06 2003-12-08 株式会社 日立ディスプレイズ 液晶表示装置およびその製造方法
JP3632934B2 (ja) 1995-10-04 2005-03-30 株式会社 日立ディスプレイズ アクティブマトリクス型液晶表示装置
JPH09105908A (ja) 1995-10-09 1997-04-22 Hitachi Ltd アクティブマトリクス型液晶表示装置
JP3396130B2 (ja) 1996-06-03 2003-04-14 シャープ株式会社 液晶表示装置
JP2776376B2 (ja) 1996-06-21 1998-07-16 日本電気株式会社 アクティブマトリクス液晶表示パネル
US6005648A (en) 1996-06-25 1999-12-21 Semiconductor Energy Laboratory Co., Ltd. Display device
US6188452B1 (en) * 1996-07-09 2001-02-13 Lg Electronics, Inc Active matrix liquid crystal display and method of manufacturing same
JPH10142633A (ja) 1996-11-15 1998-05-29 Mitsubishi Electric Corp 薄膜トランジスタ集積装置およびその製造方法並びに液晶表示装置
CN1148600C (zh) * 1996-11-26 2004-05-05 三星电子株式会社 薄膜晶体管基片及其制造方法
WO1998047044A1 (fr) * 1997-04-11 1998-10-22 Hitachi, Ltd. Dispositif d'affichage a cristaux liquides
US6133977A (en) * 1997-10-21 2000-10-17 Samsung Electronics Co., Ltd. Liquid crystal displays having common electrode overlap with one or more data lines
JP3050191B2 (ja) * 1997-11-12 2000-06-12 日本電気株式会社 液晶表示装置
JP3228202B2 (ja) 1997-11-18 2001-11-12 日本電気株式会社 横方向電界方式アクティブマトリクス型液晶表示装置およびその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09211495A (ja) * 1996-01-31 1997-08-15 Semiconductor Energy Lab Co Ltd アクティブマトリクス型液晶表示装置
KR20000007760A (ko) * 1998-07-07 2000-02-07 구본준, 론 위라하디락사 복합전계방식 액정표시소자 및 그 제조방법
KR20000031956A (ko) * 1998-11-11 2000-06-05 구본준 횡전계방식 액정표시장치 및 그 제조방법

Also Published As

Publication number Publication date
KR20020088271A (ko) 2002-11-27
US7180563B2 (en) 2007-02-20
US20020171796A1 (en) 2002-11-21

Similar Documents

Publication Publication Date Title
US7764349B2 (en) Array substrate for in-plane switching mode liquid crystal display device and method of fabricating the same
US8379177B2 (en) Array substrate for fringe field switching mode liquid crystal display device and method of fabricating the same
KR101269002B1 (ko) 횡전계 방식 액정표시장치용 어레이기판과 그 제조방법
KR100497569B1 (ko) 횡전계방식 액정표시장치용 어레이기판
US8803147B2 (en) Array substrate for fringe field switching mode liquid crystal display device and method of manufacturing the same
KR100620322B1 (ko) 횡전계 방식의 액정 표시장치 및 그 제조방법
KR100801153B1 (ko) 횡전계방식 액정표시장치용 어레이기판과 그 제조방법
US20060132693A1 (en) Method for fabricating an array substrate for IPS mode liquid crystal display device
KR100744955B1 (ko) 횡전계방식 액정표시장치용 어레이기판과 그 제조방법
KR100920923B1 (ko) 횡전계방식 액정표시장치용 어레이기판과 그 제조방법
KR100829786B1 (ko) 횡전계 방식 액정표시장치용 어레이기판과 그 제조방법
KR100835971B1 (ko) 횡전계방식 액정표시장치용 어레이기판과 그 제조방법
KR100835975B1 (ko) 횡전계방식 액정표시장치용 어레이기판과 그 제조방법
KR20060105222A (ko) 에프에프에스 방식 액정표시장치용 어레이 기판과 그제조방법
US7522244B2 (en) Array substrate for in-plane switching mode liquid crystal display device and method of fabricating the same
KR100844003B1 (ko) 횡전계방식 액정표시장치용 어레이기판과 그 제조방법
KR20030016017A (ko) 액정표시장치용 어레이기판 제조방법
KR100835973B1 (ko) 횡전계 방식 액정표시장치용 어레이기판과 그 제조방법
KR100816365B1 (ko) 횡전계방식 액정표시장치용 어레이기판과 그 제조방법
KR100921451B1 (ko) 횡전계방식 액정표시장치용 어레이기판과 그 제조방법
KR101102425B1 (ko) 에프에프에스 방식 액정표시장치용 어레이 기판과 그제조방법
KR20060132164A (ko) 횡전계 방식 액정표시장치용 어레이 기판과 그 제조방법
KR20020037554A (ko) 횡전계 방식의 액정표시장치 및 그 제조방법
KR20080061826A (ko) 액정표시장치용 어레이 기판과 그 제조방법
KR20060129625A (ko) 횡전계 방식 액정표시장치용 어레이 기판

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130619

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140630

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150629

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160630

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20190617

Year of fee payment: 13