JP3892106B2 - 液晶表示装置の製造方法 - Google Patents
液晶表示装置の製造方法 Download PDFInfo
- Publication number
- JP3892106B2 JP3892106B2 JP12209597A JP12209597A JP3892106B2 JP 3892106 B2 JP3892106 B2 JP 3892106B2 JP 12209597 A JP12209597 A JP 12209597A JP 12209597 A JP12209597 A JP 12209597A JP 3892106 B2 JP3892106 B2 JP 3892106B2
- Authority
- JP
- Japan
- Prior art keywords
- transparent
- electrode
- liquid crystal
- contact hole
- crystal display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は液晶表示装置の製造方法に関するものであり、特に、アクティブマトリクス型液晶表示装置に用いる薄膜トランジスタに対するコンタクトホールを精度良く形成するための製造方法に関するものである。
【０００２】
【従来の技術】
従来、液晶表示装置はＡＶ機器や、パーソナルコンピュータ等の表示装置として用いられており、より高画質のものが求められているが、この液晶表示装置は大きく分けて、アクティブマトリクス型液晶表示装置と単純マトリクス型液晶表示装置とがあり、この内、前者のアクティブマトリクス型液晶表示装置が高画質用として用いられている。
【０００３】
このアクティブマトリクス型液晶表示装置は、個々の画素に対応してアクティブマトリクス基板上にマトリクス状に配置された多数のゲートバスラインとドレインバスラインに駆動電圧を印加し、ゲートバスラインとドレインバスラインとの交差部に配置された薄膜トランジスタ（ＴＦＴ）を選択駆動することにより、対応する所望の画素をドット表示するように構成されている。
【０００４】
また、この様なアクティブマトリクス型液晶表示装置においては、画素電極とゲートバスライン及びドレインバスラインとの間に電気的接続性を待たせないために１００ｎｍ（１０００Å）程度の間隙を設けており、この間隙を遮光するためのブラックマトリクス及び共通電極を備えた対向基板をスペーサを介してアクティブマトリクス基板と対向させ、その間の空間に液晶を注入することによって液晶パネルを完成させている。
【０００５】
これらの画素電極とゲートバスライン及びドレインバスラインとの間の間隙、及び、貼り合わせ時のブラックマトリクスとの位置合わせのためのマージンを必要とし、この位置合わせマージンにより開口率が５７％程度に低下し、表示輝度の低下の原因となっている。
【０００６】
この様な開口率の低下の問題を解決するために、画素電極の端とゲートバスライン及びドレインバスラインとが絶縁膜を介して重なるようにして、開口部をゲートバスライン、ドレインバスライン、ＴＦＴ素子によって規定することが提案されており（必要ならば、特開昭６３−２７９２２８号公報参照）、この様に画素電極を設けることによって開口率が約８０％になり、従来に比べて飛躍的に開口率を上昇させることができると共に、ブラックマトリクスもＴＦＴ素子部のみを覆うように設ければ良くなる。
【０００７】
ここで、従来の改良型のアクティブマトリクス型液晶表示装置を、図５及び図６を参照して説明する。
なお、図５はアクティブマトリクス型液晶表示装置の概略的構成の説明図であり、図５（ａ）は要部平面図、図５（ｂ）は図５（ａ）のＡ−Ａ′を結ぶ一点鎖線に沿った要部断面図であり、また、図６はソース電極に対するコンタクトホールの形成工程の説明図である。
【０００８】
図５（ａ）及び（ｂ）参照
従来のアクティブマトリクス型液晶表示装置は、石英製ガラス基板３１上に例えば厚さ１５０ｎｍのＣｒ膜を堆積させてパターニングすることによってゲートバスライン３２及びゲート電極３３を形成したのち、その上に例えば厚さ４００ｎｍのＳｉＮ膜を堆積させてゲート絶縁膜３４とする。
【０００９】
次いで、厚さ１５ｎｍのα−Ｓｉ膜３５、及び、厚さ１２０ｎｍのＳｉＮ膜を堆積させたのち、ゲート電極３３をマスクとしたセルフアライン露光を利用してＳｉＮ膜をパターニングすることによってチャネル保護膜３６を形成する。
【００１０】
次いで、オーミックコンタクト層となる厚さ３０ｎｍのｎ+ 型α−Ｓｉ膜３７、及び、ドレインバスライン３８、ドレイン電極３９、ソース電極４０、及び、補助容量電極４１となるＴｉ／Ａｌ／Ｔｉ構造の導電膜を堆積させたのち、ＲＩＥ（反応性イオンエッチング）によってＴｉ／Ａｌ／Ｔｉ構造の導電膜及びｎ+ 型α−Ｓｉ膜３７を一括してパターニングすることによって、ｎ+ 型α−Ｓｉ膜３７、ドレインバスライン３８、ドレイン電極３９、ソース電極４０、及び、補助容量電極４１からなるＴＦＴ素子部を形成する。
【００１１】
次いで、画素電極とゲートバスライン３２及びドレインバスライン３８との間の寄生容量を低減するために、全面に例えば厚さ２μｍの非感光性透明レジストからなる厚い透明平坦化層４２を塗布したのち、透明平坦化層４２のソース電極４０及び補助容量電極４１に対する部分にコンタクトホール４３，４４を形成し、次いで、全面にＩＴＯ膜を堆積してパターニングすることによって画素電極４５を形成していた。
【００１２】
図６（ａ）参照
ここで、この場合のコンタクトホールの形成工程を説明すると、まず、ソース電極４０を設けた石英製ガラス基板３１上に、厚さ２μｍの非感光性透明レジストからなる厚い透明平坦化層４２を塗布したのち、ポジ型レジスト層４６を塗布し、コンタクトホールに対応する開口部を有する遮光膜パターンを設けたフォトマスク４７を用いて紫外線４８による露光を行う。
なお、図においては、説明を簡単にするためにソース電極４０の直下の層構造を省略しており、また、フォトマスク４７についても遮光膜パターンのみを示している。
【００１３】
図６（ｂ）及び（ｃ）参照
次いで、ポジ型レジスト層４６を現像してコンタクトホールに対応する開口部５０を有するレジストパターン４９を形成した後、プラズマアッシャー装置を用いてアッシング（灰化処理）することによって、レジストパターン４９及び透明平坦化層４２を同時にエッチングしてコンタクトホール４４を形成する。
【００１４】
図６（ｄ）参照
次いで、アセトンで処理することにより残存するレジストパターン４９を除去して、コンタクトホール４４の形成工程が終了する。
【００１５】
【発明が解決しようとする課題】
しかし、上述のように透明平坦化層４２として、非感光性透明レジストを用いた場合には、パターン形成のために別個のレジスト層を必要とし、また、コンタクトホール形成のためのエッチング工程が必要となり、製造工程が多くなるという問題がある。
【００１６】
この様な製造工程を簡素化するためには、透明平坦化層４２としてそれ自体が感光性を有する感光性透明レジストを用いれば良く、特に、ポジ型レジストを用いた場合には、除去したい部分にのみ光を照射すれば良いので微細なパターンを形成するのに有利であるが、ポジ型レジストは光の透過率、特に、短波長領域における透過率が低く、高い表示輝度が得られなくなるという問題がある。
【００１７】
そこで、透明平坦化層４２として光の透過率の高いネガ型の感光性透明レジストを用いた場合には、高い表示輝度が得られるものの、今度は、一辺の長さが５〜１０μｍの細かなコンタクトホールを形成することが困難になるという問題があるので、この問題点を図７を参照して説明する。
【００１８】
図７（ａ）乃至（ｃ）参照
まず、ソース電極４０を設けた石英製ガラス基板３１上に、厚さ２μｍのネガ型感光性透明平坦化層５１を塗布したのち、コンタクトホールに対応する遮光膜パターンを設けたフォトマスク５２を用いて紫外線５３による露光を行い、現像することによってコンタクトホール４４を形成する。
なお、この場合も、説明を簡単にするためにソース電極４０の直下の層構造を省略しており、また、フォトマスク５２についても遮光膜パターンのみを示している。
【００１９】
図７（ｂ）及び（ｃ）参照
しかし、コンタクトホール４４は光反射率の高いソース電極４０に対して設けるものであるので、仮に露光装置の光照射の平行度が±１°以下と高くても、ソース電極４０からの反射光５４によって、フォトマスク５２の遮光膜パターンの直下のネガ型感光性透明平坦化層５１も間接露光されることになり、現像してもソース電極４０に達した貫通したコンタクトホール４４を形成できないという問題が発生する。
【００２０】
この場合、コンタクトホール４４の大きさをソース電極４０の大きさより大きくすれば、コンタクトホール４４をソース電極４０に達するように形成することができるが、そうするとコンタクトホール４４の端部が画素の開口部にはみ出すことになり、その上に設けた画素電極４５に形成される段差部の影響がブラックマトリクスで覆われていない開口部に及び、段差に起因するディスクリネーションラインが発生し、コントラストが低下するという問題がある。
【００２１】
したがって、本発明は、アクティブマトリクス基板を構成する透明基板上に設けた透明絶縁膜にコンタクトホールを再現性良く形成することを目的とする。
【００２２】
【課題を解決するための手段】
図１は本発明の原理的構成の説明図であり、この図１を参照して本発明における課題を解決するための手段を説明する。
図１（ａ）乃至（ｃ）参照
（１）また、本発明は、液晶表示装置の製造方法において、アクティブマトリクス基板１を構成する透明基板２上に設けたソース電極及び補助容量電極を含む電極３をネガ型感光性透明レジストからなる透明平坦化層５で覆い、透明平坦化層５をマスクを用いることなくパターニングすることによって、ソース電極及び補助容量電極に対するサイズが５乃至１０μｍのコンタクトホール８を透明平坦化層５に設ける際に、予めコンタクトホール８を設ける領域のソース電極及び補助容量電極上に黒色導電体パターン４を設けておくこ とを特徴とする。
【００２３】
この様に、黒色導電体パターン４を用いた場合には、全面露光した場合、黒色導電体パターン４を設けない部分においては透明基板２との界面からの反射光７による多重露光が生じるのに対し、黒色導電体パターン４を設けた部分においては露光用光６が吸収され露光が不十分となり、現像することによって黒色導電体パターン４を設けた部分の透明平坦化層５のみが除去されてコンタクトホール８が形成されるので、フォトマスクが不要になる。
【００２４】
なお、反射光７による不所望な架橋反応は、透明絶縁膜としてネガ型感光性透明レジストからなる透明平坦化層５を用い、他のフォトレジストを用いることなくパターニング工程を行う際に問題になるので、本発明の工程が有用となる。
【００２５】
また、コンタクトホール８を形成する領域の電極３上に黒色導電体パターン４を設けておくことによって、コンタクトホール８を精度良く形成することができる。
【００２６】
また、コンタクトホール８を形成する対象となる電極３としては、画素電極９を接続するためのソース電極が典型的なものであるが、補助容量を補助容量電極とゲートバスラインとの間で形成する場合には、画素電極９との接続を必要とする補助容量電極も対象となる。
【００２７】
（２）また、本発明は、上記（１）において、黒色導電体パターン４をリフトオフ法により形成したことを特徴とする。
【００２８】
この様な黒色導電体のエッチングは困難性を伴うことが多いので、黒色導電体パターン４をパターニングする際に黒色導電体自体のエッチングを必要としないリフトオフ法を用いることが有効である。
【００２９】
（３）また、本発明は、上記（１）または（２）において、黒色導電体パターン４が、グラファイトの薄膜パターンであることを特徴とする。
【００３０】
この様に、黒色導電体パターン４として、グラファイトの薄膜パターンを用いることにより、十分な導電性を得ることができるので、遅延等の駆動特性の劣化を生ずることがなく、また、露光用光６に対する十分な吸収率を得ることができるので、コンタクトホール８を精度良く形成することができる。
【００３１】
【発明の実施の形態】
ここで、本発明の実施の形態を説明する前に、本発明の前提となる参考例を図２及び図３を参照して説明する。
なお、説明を簡単にするために石英製ガラス基板上に直接ソース電極を設けた状態を示すが、実際には、図５に示した従来例と同様に、石英製ガラス基板上に、幅２０μｍのゲートバスラインを形成し、ゲートバスラインの一部に形成したゲート電極を利用してＴＦＴを形成し、このＴＦＴに対するソース・ドレイン電極、ドレイン電極に接続する幅６μｍのドレインバスライン、及び、ゲートバスラインに重なる補助容量電極を形成し、次いで、全体を覆うように、透明平坦化膜を設けている。
【００３２】
図２（ａ）参照
まず、石英製ガラス基板１１上に設けたソース電極１２を覆うようにネガ型レジスト層１３を塗布し、ソース電極１２に対応する遮光膜パターンを有するフォトマスク１４を用いて紫外線１５で露光する。
【００３３】
図２（ｂ）参照
次いで、ネガ型レジスト層１３を現像してレジストパターン１６を形成したのち、全面にグラファイト粒子を分散した溶液を塗布し、乾燥させることにより厚さ１００〜３００ｎｍ、例えば、１５０ｎｍのグラファイト薄膜１７を形成する。
【００３４】
図２（ｃ）参照
次いで、酸系の現像液を用いたリフトオフ法によって、レジストパターン１６と共に、その上に堆積するグラファイト薄膜１７を除去して、８μｍ角のグラファイト薄膜パターン１８をソース電極１２上に形成する。
【００３５】
なお、この場合のグラファイト薄膜パターン１８を厚さ１００ｎｍで８μｍ角とすると、約１０００Ωの抵抗の上昇となるが、コンタクトホールの抵抗としては十分な導通性を保つことが可能となる。
【００３６】
図３（ｄ）参照
次いで、全面に透明度が高く、誘電率が低いネガ型透明フォトレジスト、例えば、誘電率が３程度のアクリル系樹脂であるＣＴ（富士ハントエレクトロニクステクノロジー株式会社製商品名）を、透明平坦化層１９として塗布する。
【００３７】
なお、この場合、ＣＴ（富士ハントエレクトロニクステクノロジー株式会社製商品名）の誘電率は３程度であるので、透明平坦化層１９の厚さが２μｍ以上になるように塗布すれば、ドレインバスラインと画素電極との間の寄生容量の影響を避けることができるので、透明平坦化層１９の厚さは、２．０〜２．５μｍ、例えば、２．２μｍとする。
【００３８】
図３（ｅ）参照
次いで、グラファイト薄膜パターン１８を形成した際と同じ遮光膜パターンを有するフォトマスク２０を用いて、ネガ型フォトレジストの性質を有する透明平坦化層１９を紫外線２１で露光する。
【００３９】
図３（ｆ）参照
次いで、ＴＭＡＨを用いて透明平坦化層１９を現像することによって、未露光部を除去して、グラファイト薄膜パターン１８に対応するコンタクトホール２２を形成する。
なお、この場合には、補助容量電極に対するコンタクトホールも同時に形成している。
【００４０】
次いで、図示しないものの、全面にスパッタリング法を用いてＩＴＯ膜を堆積させ、画素電極がドレインバスラインに対しては幅３〜４μｍだけ重なるように、また、ゲートバスラインに対しては５μｍ重なるように、蓚酸等のエッチャントを用いてパターニングし、ソース電極１２及び補助容量電極と電気的に接続する画素電極を形成する。
【００４１】
次いで、全面に配向膜と塗布し、配向方向を規定するための所定のラビング処理を施したのち、スペーサ及びシール剤を用いて、共通電極及びブラックマトリクスを設けた対向基板と貼り合わせ、その間隙に液晶を注入することによってアクティブマトリクス型液晶表示装置が完成する。
【００４２】
なお、この場合にも、画素電極と、ドレインバスライン及びゲートバスラインとが重なって遮光膜を兼ねることになるので、ブラックマトリクスはＴＦＴ素子部のみを遮光するパターンで良い。
【００４３】
この本発明の前提となる参考例においては、ソース電極１２及び補助容量電極に対するコンタクトホール２２を形成する部分に予め黒色のグラファイト薄膜パターン１８を設けているので、透明平坦化層１９を露光する際に、ソース電極１２及び補助容量電極による不所望な反射光によりコンタクトホール２２の形成部分の透明平坦化層１９が露光されることがなく、底まで貫通するコンタクトホール２２を再現性良く、且つ、精度良く形成することができる。
【００４４】
この様に、光学的に優れたネガ型感光性透明レジストに微細なコンタクトホールを形成することが可能になるので、このネガ型感光性透明レジストを透明平坦化層として用いることにより、画素開口率を高くしたＴＦＴ基板を形成することが可能になる。
【００４５】
以上を前提として、次に、図４を参照して本発明の第１の実施の形態を説明する。
図４（ａ）参照
上述の参考例と同様に、まず、石英製ガラス基板１１上に設けたソース電極１２を覆うようにネガ型レジスト層を塗布し、ソース電極１２に対応する遮光膜パターンを有するフォトマスクを用いて紫外線で露光したのち、ネガ型レジスト層を現像してレジストパターンを形成し、次いで、全面にグラファイト粒子を分散した溶液を塗布し、乾燥させることにより厚さ１００〜３００ｎｍ、例えば、１５０ｎｍのグラファイト薄膜を形成する。
【００４６】
次いで、酸系の現像液を用いたリフトオフ法によって、レジストパターンと共に、その上に堆積するグラファイト薄膜を除去して、８μｍ角のグラファイト薄膜パターン１８をソース電極１２上に形成したのち、全面にＣＴ（富士ハントエレクトロニクステクノロジー株式会社製商品名）の様に、露光量のマージンの狭い感光性透明ネガレジストを透明平坦化層１９として厚さが２．０〜２．５μｍ、例えば、２．２μｍになるように塗布する。
【００４７】
図４（ｂ）参照
次いで、フォトマスクを用いないで、ネガ型フォトレジストの性質を有する透明平坦化層１９の全面に紫外線２１を照射する。
【００４８】
この場合、グラファイト薄膜パターン１８を設けていない領域においては、照射された紫外線２１が石英製ガラス基板１１と透明平坦化層１９の界面で反射され、この反射光２３により透明平坦化層１９が多重露光され、総合的露光量が多くなるのに対して、グラファイト薄膜パターン１８を設けた領域においては、照射された紫外線２１はグラファイト薄膜パターン１８で吸収され、重複露光が生じないので総合的露光量は少なくなる。
【００４９】
図４（ｃ）参照
次いで、露光した透明平坦化層１９を現像することによって、グラファイト薄膜パターン１８を形成した部分にコンタクトホール２２を形成する。
【００５０】
即ち、露光量のマージンの狭い感光性透明ネガレジストを用いた場合、紫外線２１の露光量を調整することによって、総合的露光量の差によりグラファイト薄膜パターン１８を設けた部分にグラファイト薄膜パターン１８まで貫通するコンタクトホール２２を再現性良く、精度良く形成することができる。
【００５１】
この様に、本発明の第１の実施の形態においては、露光量のマージンの狭い感光性透明ネガレジストを用ることにより、マスクレスの露光によりコンタクトホールを精度良く形成することができるので、フォトマスク、及び、フォトマスクの位置合わせ工程が不要になり、製造工程が簡素化される。
【００５２】
以上、α−ＳｉからなるＴＦＴをスイッチング素子として本発明の実施の形態を説明したが、スイッチング素子はα−ＳｉＴＦＴに限られるものではなく、多結晶Ｓｉを用いたＴＦＴでも良く、さらには、ＭＩＭ素子等の他のスイッチング素子を用いても良いものである。
【００５３】
また、上記の実施の形態においては、黒色導電体パターンとしてグラファイト薄膜パターンを用いているが、グラファイト薄膜に限られるものではなく、他の黒色導電体、例えば、カーボンブラックを用いても良いものであり、また、黒色導電体をパターニングする際にはリフトオフ法以外にマスクを用いたマスクスパッタリング法を用いても良いものである。
【００５４】
また、上記の実施の形態においては、ＴＦＴ基板として石英製ガラス基板を用いているが、石英製ガラス基板に限られるものでなく、α−ＳｉＴＦＴの場合にはそれ程の高温熱処理工程が伴わないので、比較的耐熱性の低いガラス基板等の透明絶縁基板を用いても良いものである。
【００５５】
また、上記の実施の形態においては、画素開口率を高めるために画素電極とゲートバスライン及びドレインバスラインとが重なった改良型のアクティブマトリクス型液晶表示装置として説明しているが、本発明の技術思想は画素電極とゲートバスライン及びドレインバスラインとが重ならない型のアクティブマトリクス型液晶表示装置に対しても有効である。
【００５６】
【発明の効果】
本発明によれば、コンタクトホールの形成予定領域の電極上に、グラファイト薄膜パターン等の黒色導電体パターンを予め設けているので、透明平坦化層として光学的特性の優れたネガ型感光性透明レジストを用いても微細なコンタクトホールを再現性良く、且つ、精度良く形成することができ、アクティブマトリクス型液晶表示装置の高画質化及び高輝度化に寄与するところが大きい。
【図面の簡単な説明】
【図１】 本発明の原理的構成の説明図である。
【図２】 本発明の前提となる参考例の途中までの製造工程の説明図である。
【図３】 本発明の前提となる参考例の図２以降の製造工程の説明図である。
【図４】 本発明の第１の実施の形態の製造工程の説明図である。
【図５】 従来のアクティブマトリクス型液晶表示装置の説明図である。
【図６】 従来のコンタクトホールの形成工程の説明図である。
【図７】 従来の他のコンタクトホールの形成工程の問題点の説明図である。
【符号の説明】
１ アクティブマトリクス基板
２ 透明基板
３ 電極
４ 黒色導電体パターン
５ 透明平坦化層
６ 露光用光
７ 反射光
８ コンタクトホール
９ 画素電極
１１ 石英製ガラス基板
１２ ソース電極
１３ ネガ型レジスト層
１４ フォトマスク
１５ 紫外線
１６ レジストパターン
１７ グラファイト薄膜
１８ グラファイト薄膜パターン
１９ 透明平坦化層
２０ フォトマスク
２１ 紫外線
２２ コンタクトホール
２３ 反射光
３１ 石英製ガラス基板
３２ ゲートバスライン
３３ ゲート電極
３４ ゲート絶縁膜
３５ α−Ｓｉ膜
３６ チャネル保護膜
３７ ｎ+ 型α−Ｓｉ膜
３８ ドレインバスライン
３９ ドレイン電極
４０ ソース電極
４１ 補助容量電極
４２ 透明平坦化層
４３ コンタクトホール
４４ コンタクトホール
４５ 画素電極
４６ ポジ型レジスト層
４７ フォトマスク
４８ 紫外線
４９ レジストパターン
５０ 開口部
５１ ネガ型感光性透明平坦化層
５２ フォトマスク
５３ 紫外線
５４ 反射光
【発明の属する技術分野】
本発明は液晶表示装置の製造方法に関するものであり、特に、アクティブマトリクス型液晶表示装置に用いる薄膜トランジスタに対するコンタクトホールを精度良く形成するための製造方法に関するものである。
【０００２】
【従来の技術】
従来、液晶表示装置はＡＶ機器や、パーソナルコンピュータ等の表示装置として用いられており、より高画質のものが求められているが、この液晶表示装置は大きく分けて、アクティブマトリクス型液晶表示装置と単純マトリクス型液晶表示装置とがあり、この内、前者のアクティブマトリクス型液晶表示装置が高画質用として用いられている。
【０００３】
このアクティブマトリクス型液晶表示装置は、個々の画素に対応してアクティブマトリクス基板上にマトリクス状に配置された多数のゲートバスラインとドレインバスラインに駆動電圧を印加し、ゲートバスラインとドレインバスラインとの交差部に配置された薄膜トランジスタ（ＴＦＴ）を選択駆動することにより、対応する所望の画素をドット表示するように構成されている。
【０００４】
また、この様なアクティブマトリクス型液晶表示装置においては、画素電極とゲートバスライン及びドレインバスラインとの間に電気的接続性を待たせないために１００ｎｍ（１０００Å）程度の間隙を設けており、この間隙を遮光するためのブラックマトリクス及び共通電極を備えた対向基板をスペーサを介してアクティブマトリクス基板と対向させ、その間の空間に液晶を注入することによって液晶パネルを完成させている。
【０００５】
これらの画素電極とゲートバスライン及びドレインバスラインとの間の間隙、及び、貼り合わせ時のブラックマトリクスとの位置合わせのためのマージンを必要とし、この位置合わせマージンにより開口率が５７％程度に低下し、表示輝度の低下の原因となっている。
【０００６】
この様な開口率の低下の問題を解決するために、画素電極の端とゲートバスライン及びドレインバスラインとが絶縁膜を介して重なるようにして、開口部をゲートバスライン、ドレインバスライン、ＴＦＴ素子によって規定することが提案されており（必要ならば、特開昭６３−２７９２２８号公報参照）、この様に画素電極を設けることによって開口率が約８０％になり、従来に比べて飛躍的に開口率を上昇させることができると共に、ブラックマトリクスもＴＦＴ素子部のみを覆うように設ければ良くなる。
【０００７】
ここで、従来の改良型のアクティブマトリクス型液晶表示装置を、図５及び図６を参照して説明する。
なお、図５はアクティブマトリクス型液晶表示装置の概略的構成の説明図であり、図５（ａ）は要部平面図、図５（ｂ）は図５（ａ）のＡ−Ａ′を結ぶ一点鎖線に沿った要部断面図であり、また、図６はソース電極に対するコンタクトホールの形成工程の説明図である。
【０００８】
図５（ａ）及び（ｂ）参照
従来のアクティブマトリクス型液晶表示装置は、石英製ガラス基板３１上に例えば厚さ１５０ｎｍのＣｒ膜を堆積させてパターニングすることによってゲートバスライン３２及びゲート電極３３を形成したのち、その上に例えば厚さ４００ｎｍのＳｉＮ膜を堆積させてゲート絶縁膜３４とする。
【０００９】
次いで、厚さ１５ｎｍのα−Ｓｉ膜３５、及び、厚さ１２０ｎｍのＳｉＮ膜を堆積させたのち、ゲート電極３３をマスクとしたセルフアライン露光を利用してＳｉＮ膜をパターニングすることによってチャネル保護膜３６を形成する。
【００１０】
次いで、オーミックコンタクト層となる厚さ３０ｎｍのｎ+ 型α−Ｓｉ膜３７、及び、ドレインバスライン３８、ドレイン電極３９、ソース電極４０、及び、補助容量電極４１となるＴｉ／Ａｌ／Ｔｉ構造の導電膜を堆積させたのち、ＲＩＥ（反応性イオンエッチング）によってＴｉ／Ａｌ／Ｔｉ構造の導電膜及びｎ+ 型α−Ｓｉ膜３７を一括してパターニングすることによって、ｎ+ 型α−Ｓｉ膜３７、ドレインバスライン３８、ドレイン電極３９、ソース電極４０、及び、補助容量電極４１からなるＴＦＴ素子部を形成する。
【００１１】
次いで、画素電極とゲートバスライン３２及びドレインバスライン３８との間の寄生容量を低減するために、全面に例えば厚さ２μｍの非感光性透明レジストからなる厚い透明平坦化層４２を塗布したのち、透明平坦化層４２のソース電極４０及び補助容量電極４１に対する部分にコンタクトホール４３，４４を形成し、次いで、全面にＩＴＯ膜を堆積してパターニングすることによって画素電極４５を形成していた。
【００１２】
図６（ａ）参照
ここで、この場合のコンタクトホールの形成工程を説明すると、まず、ソース電極４０を設けた石英製ガラス基板３１上に、厚さ２μｍの非感光性透明レジストからなる厚い透明平坦化層４２を塗布したのち、ポジ型レジスト層４６を塗布し、コンタクトホールに対応する開口部を有する遮光膜パターンを設けたフォトマスク４７を用いて紫外線４８による露光を行う。
なお、図においては、説明を簡単にするためにソース電極４０の直下の層構造を省略しており、また、フォトマスク４７についても遮光膜パターンのみを示している。
【００１３】
図６（ｂ）及び（ｃ）参照
次いで、ポジ型レジスト層４６を現像してコンタクトホールに対応する開口部５０を有するレジストパターン４９を形成した後、プラズマアッシャー装置を用いてアッシング（灰化処理）することによって、レジストパターン４９及び透明平坦化層４２を同時にエッチングしてコンタクトホール４４を形成する。
【００１４】
図６（ｄ）参照
次いで、アセトンで処理することにより残存するレジストパターン４９を除去して、コンタクトホール４４の形成工程が終了する。
【００１５】
【発明が解決しようとする課題】
しかし、上述のように透明平坦化層４２として、非感光性透明レジストを用いた場合には、パターン形成のために別個のレジスト層を必要とし、また、コンタクトホール形成のためのエッチング工程が必要となり、製造工程が多くなるという問題がある。
【００１６】
この様な製造工程を簡素化するためには、透明平坦化層４２としてそれ自体が感光性を有する感光性透明レジストを用いれば良く、特に、ポジ型レジストを用いた場合には、除去したい部分にのみ光を照射すれば良いので微細なパターンを形成するのに有利であるが、ポジ型レジストは光の透過率、特に、短波長領域における透過率が低く、高い表示輝度が得られなくなるという問題がある。
【００１７】
そこで、透明平坦化層４２として光の透過率の高いネガ型の感光性透明レジストを用いた場合には、高い表示輝度が得られるものの、今度は、一辺の長さが５〜１０μｍの細かなコンタクトホールを形成することが困難になるという問題があるので、この問題点を図７を参照して説明する。
【００１８】
図７（ａ）乃至（ｃ）参照
まず、ソース電極４０を設けた石英製ガラス基板３１上に、厚さ２μｍのネガ型感光性透明平坦化層５１を塗布したのち、コンタクトホールに対応する遮光膜パターンを設けたフォトマスク５２を用いて紫外線５３による露光を行い、現像することによってコンタクトホール４４を形成する。
なお、この場合も、説明を簡単にするためにソース電極４０の直下の層構造を省略しており、また、フォトマスク５２についても遮光膜パターンのみを示している。
【００１９】
図７（ｂ）及び（ｃ）参照
しかし、コンタクトホール４４は光反射率の高いソース電極４０に対して設けるものであるので、仮に露光装置の光照射の平行度が±１°以下と高くても、ソース電極４０からの反射光５４によって、フォトマスク５２の遮光膜パターンの直下のネガ型感光性透明平坦化層５１も間接露光されることになり、現像してもソース電極４０に達した貫通したコンタクトホール４４を形成できないという問題が発生する。
【００２０】
この場合、コンタクトホール４４の大きさをソース電極４０の大きさより大きくすれば、コンタクトホール４４をソース電極４０に達するように形成することができるが、そうするとコンタクトホール４４の端部が画素の開口部にはみ出すことになり、その上に設けた画素電極４５に形成される段差部の影響がブラックマトリクスで覆われていない開口部に及び、段差に起因するディスクリネーションラインが発生し、コントラストが低下するという問題がある。
【００２１】
したがって、本発明は、アクティブマトリクス基板を構成する透明基板上に設けた透明絶縁膜にコンタクトホールを再現性良く形成することを目的とする。
【００２２】
【課題を解決するための手段】
図１は本発明の原理的構成の説明図であり、この図１を参照して本発明における課題を解決するための手段を説明する。
図１（ａ）乃至（ｃ）参照
（１）また、本発明は、液晶表示装置の製造方法において、アクティブマトリクス基板１を構成する透明基板２上に設けたソース電極及び補助容量電極を含む電極３をネガ型感光性透明レジストからなる透明平坦化層５で覆い、透明平坦化層５をマスクを用いることなくパターニングすることによって、ソース電極及び補助容量電極に対するサイズが５乃至１０μｍのコンタクトホール８を透明平坦化層５に設ける際に、予めコンタクトホール８を設ける領域のソース電極及び補助容量電極上に黒色導電体パターン４を設けておくこ とを特徴とする。
【００２３】
この様に、黒色導電体パターン４を用いた場合には、全面露光した場合、黒色導電体パターン４を設けない部分においては透明基板２との界面からの反射光７による多重露光が生じるのに対し、黒色導電体パターン４を設けた部分においては露光用光６が吸収され露光が不十分となり、現像することによって黒色導電体パターン４を設けた部分の透明平坦化層５のみが除去されてコンタクトホール８が形成されるので、フォトマスクが不要になる。
【００２４】
なお、反射光７による不所望な架橋反応は、透明絶縁膜としてネガ型感光性透明レジストからなる透明平坦化層５を用い、他のフォトレジストを用いることなくパターニング工程を行う際に問題になるので、本発明の工程が有用となる。
【００２５】
また、コンタクトホール８を形成する領域の電極３上に黒色導電体パターン４を設けておくことによって、コンタクトホール８を精度良く形成することができる。
【００２６】
また、コンタクトホール８を形成する対象となる電極３としては、画素電極９を接続するためのソース電極が典型的なものであるが、補助容量を補助容量電極とゲートバスラインとの間で形成する場合には、画素電極９との接続を必要とする補助容量電極も対象となる。
【００２７】
（２）また、本発明は、上記（１）において、黒色導電体パターン４をリフトオフ法により形成したことを特徴とする。
【００２８】
この様な黒色導電体のエッチングは困難性を伴うことが多いので、黒色導電体パターン４をパターニングする際に黒色導電体自体のエッチングを必要としないリフトオフ法を用いることが有効である。
【００２９】
（３）また、本発明は、上記（１）または（２）において、黒色導電体パターン４が、グラファイトの薄膜パターンであることを特徴とする。
【００３０】
この様に、黒色導電体パターン４として、グラファイトの薄膜パターンを用いることにより、十分な導電性を得ることができるので、遅延等の駆動特性の劣化を生ずることがなく、また、露光用光６に対する十分な吸収率を得ることができるので、コンタクトホール８を精度良く形成することができる。
【００３１】
【発明の実施の形態】
ここで、本発明の実施の形態を説明する前に、本発明の前提となる参考例を図２及び図３を参照して説明する。
なお、説明を簡単にするために石英製ガラス基板上に直接ソース電極を設けた状態を示すが、実際には、図５に示した従来例と同様に、石英製ガラス基板上に、幅２０μｍのゲートバスラインを形成し、ゲートバスラインの一部に形成したゲート電極を利用してＴＦＴを形成し、このＴＦＴに対するソース・ドレイン電極、ドレイン電極に接続する幅６μｍのドレインバスライン、及び、ゲートバスラインに重なる補助容量電極を形成し、次いで、全体を覆うように、透明平坦化膜を設けている。
【００３２】
図２（ａ）参照
まず、石英製ガラス基板１１上に設けたソース電極１２を覆うようにネガ型レジスト層１３を塗布し、ソース電極１２に対応する遮光膜パターンを有するフォトマスク１４を用いて紫外線１５で露光する。
【００３３】
図２（ｂ）参照
次いで、ネガ型レジスト層１３を現像してレジストパターン１６を形成したのち、全面にグラファイト粒子を分散した溶液を塗布し、乾燥させることにより厚さ１００〜３００ｎｍ、例えば、１５０ｎｍのグラファイト薄膜１７を形成する。
【００３４】
図２（ｃ）参照
次いで、酸系の現像液を用いたリフトオフ法によって、レジストパターン１６と共に、その上に堆積するグラファイト薄膜１７を除去して、８μｍ角のグラファイト薄膜パターン１８をソース電極１２上に形成する。
【００３５】
なお、この場合のグラファイト薄膜パターン１８を厚さ１００ｎｍで８μｍ角とすると、約１０００Ωの抵抗の上昇となるが、コンタクトホールの抵抗としては十分な導通性を保つことが可能となる。
【００３６】
図３（ｄ）参照
次いで、全面に透明度が高く、誘電率が低いネガ型透明フォトレジスト、例えば、誘電率が３程度のアクリル系樹脂であるＣＴ（富士ハントエレクトロニクステクノロジー株式会社製商品名）を、透明平坦化層１９として塗布する。
【００３７】
なお、この場合、ＣＴ（富士ハントエレクトロニクステクノロジー株式会社製商品名）の誘電率は３程度であるので、透明平坦化層１９の厚さが２μｍ以上になるように塗布すれば、ドレインバスラインと画素電極との間の寄生容量の影響を避けることができるので、透明平坦化層１９の厚さは、２．０〜２．５μｍ、例えば、２．２μｍとする。
【００３８】
図３（ｅ）参照
次いで、グラファイト薄膜パターン１８を形成した際と同じ遮光膜パターンを有するフォトマスク２０を用いて、ネガ型フォトレジストの性質を有する透明平坦化層１９を紫外線２１で露光する。
【００３９】
図３（ｆ）参照
次いで、ＴＭＡＨを用いて透明平坦化層１９を現像することによって、未露光部を除去して、グラファイト薄膜パターン１８に対応するコンタクトホール２２を形成する。
なお、この場合には、補助容量電極に対するコンタクトホールも同時に形成している。
【００４０】
次いで、図示しないものの、全面にスパッタリング法を用いてＩＴＯ膜を堆積させ、画素電極がドレインバスラインに対しては幅３〜４μｍだけ重なるように、また、ゲートバスラインに対しては５μｍ重なるように、蓚酸等のエッチャントを用いてパターニングし、ソース電極１２及び補助容量電極と電気的に接続する画素電極を形成する。
【００４１】
次いで、全面に配向膜と塗布し、配向方向を規定するための所定のラビング処理を施したのち、スペーサ及びシール剤を用いて、共通電極及びブラックマトリクスを設けた対向基板と貼り合わせ、その間隙に液晶を注入することによってアクティブマトリクス型液晶表示装置が完成する。
【００４２】
なお、この場合にも、画素電極と、ドレインバスライン及びゲートバスラインとが重なって遮光膜を兼ねることになるので、ブラックマトリクスはＴＦＴ素子部のみを遮光するパターンで良い。
【００４３】
この本発明の前提となる参考例においては、ソース電極１２及び補助容量電極に対するコンタクトホール２２を形成する部分に予め黒色のグラファイト薄膜パターン１８を設けているので、透明平坦化層１９を露光する際に、ソース電極１２及び補助容量電極による不所望な反射光によりコンタクトホール２２の形成部分の透明平坦化層１９が露光されることがなく、底まで貫通するコンタクトホール２２を再現性良く、且つ、精度良く形成することができる。
【００４４】
この様に、光学的に優れたネガ型感光性透明レジストに微細なコンタクトホールを形成することが可能になるので、このネガ型感光性透明レジストを透明平坦化層として用いることにより、画素開口率を高くしたＴＦＴ基板を形成することが可能になる。
【００４５】
以上を前提として、次に、図４を参照して本発明の第１の実施の形態を説明する。
図４（ａ）参照
上述の参考例と同様に、まず、石英製ガラス基板１１上に設けたソース電極１２を覆うようにネガ型レジスト層を塗布し、ソース電極１２に対応する遮光膜パターンを有するフォトマスクを用いて紫外線で露光したのち、ネガ型レジスト層を現像してレジストパターンを形成し、次いで、全面にグラファイト粒子を分散した溶液を塗布し、乾燥させることにより厚さ１００〜３００ｎｍ、例えば、１５０ｎｍのグラファイト薄膜を形成する。
【００４６】
次いで、酸系の現像液を用いたリフトオフ法によって、レジストパターンと共に、その上に堆積するグラファイト薄膜を除去して、８μｍ角のグラファイト薄膜パターン１８をソース電極１２上に形成したのち、全面にＣＴ（富士ハントエレクトロニクステクノロジー株式会社製商品名）の様に、露光量のマージンの狭い感光性透明ネガレジストを透明平坦化層１９として厚さが２．０〜２．５μｍ、例えば、２．２μｍになるように塗布する。
【００４７】
図４（ｂ）参照
次いで、フォトマスクを用いないで、ネガ型フォトレジストの性質を有する透明平坦化層１９の全面に紫外線２１を照射する。
【００４８】
この場合、グラファイト薄膜パターン１８を設けていない領域においては、照射された紫外線２１が石英製ガラス基板１１と透明平坦化層１９の界面で反射され、この反射光２３により透明平坦化層１９が多重露光され、総合的露光量が多くなるのに対して、グラファイト薄膜パターン１８を設けた領域においては、照射された紫外線２１はグラファイト薄膜パターン１８で吸収され、重複露光が生じないので総合的露光量は少なくなる。
【００４９】
図４（ｃ）参照
次いで、露光した透明平坦化層１９を現像することによって、グラファイト薄膜パターン１８を形成した部分にコンタクトホール２２を形成する。
【００５０】
即ち、露光量のマージンの狭い感光性透明ネガレジストを用いた場合、紫外線２１の露光量を調整することによって、総合的露光量の差によりグラファイト薄膜パターン１８を設けた部分にグラファイト薄膜パターン１８まで貫通するコンタクトホール２２を再現性良く、精度良く形成することができる。
【００５１】
この様に、本発明の第１の実施の形態においては、露光量のマージンの狭い感光性透明ネガレジストを用ることにより、マスクレスの露光によりコンタクトホールを精度良く形成することができるので、フォトマスク、及び、フォトマスクの位置合わせ工程が不要になり、製造工程が簡素化される。
【００５２】
以上、α−ＳｉからなるＴＦＴをスイッチング素子として本発明の実施の形態を説明したが、スイッチング素子はα−ＳｉＴＦＴに限られるものではなく、多結晶Ｓｉを用いたＴＦＴでも良く、さらには、ＭＩＭ素子等の他のスイッチング素子を用いても良いものである。
【００５３】
また、上記の実施の形態においては、黒色導電体パターンとしてグラファイト薄膜パターンを用いているが、グラファイト薄膜に限られるものではなく、他の黒色導電体、例えば、カーボンブラックを用いても良いものであり、また、黒色導電体をパターニングする際にはリフトオフ法以外にマスクを用いたマスクスパッタリング法を用いても良いものである。
【００５４】
また、上記の実施の形態においては、ＴＦＴ基板として石英製ガラス基板を用いているが、石英製ガラス基板に限られるものでなく、α−ＳｉＴＦＴの場合にはそれ程の高温熱処理工程が伴わないので、比較的耐熱性の低いガラス基板等の透明絶縁基板を用いても良いものである。
【００５５】
また、上記の実施の形態においては、画素開口率を高めるために画素電極とゲートバスライン及びドレインバスラインとが重なった改良型のアクティブマトリクス型液晶表示装置として説明しているが、本発明の技術思想は画素電極とゲートバスライン及びドレインバスラインとが重ならない型のアクティブマトリクス型液晶表示装置に対しても有効である。
【００５６】
【発明の効果】
本発明によれば、コンタクトホールの形成予定領域の電極上に、グラファイト薄膜パターン等の黒色導電体パターンを予め設けているので、透明平坦化層として光学的特性の優れたネガ型感光性透明レジストを用いても微細なコンタクトホールを再現性良く、且つ、精度良く形成することができ、アクティブマトリクス型液晶表示装置の高画質化及び高輝度化に寄与するところが大きい。
【図面の簡単な説明】
【図１】 本発明の原理的構成の説明図である。
【図２】 本発明の前提となる参考例の途中までの製造工程の説明図である。
【図３】 本発明の前提となる参考例の図２以降の製造工程の説明図である。
【図４】 本発明の第１の実施の形態の製造工程の説明図である。
【図５】 従来のアクティブマトリクス型液晶表示装置の説明図である。
【図６】 従来のコンタクトホールの形成工程の説明図である。
【図７】 従来の他のコンタクトホールの形成工程の問題点の説明図である。
【符号の説明】
１ アクティブマトリクス基板
２ 透明基板
３ 電極
４ 黒色導電体パターン
５ 透明平坦化層
６ 露光用光
７ 反射光
８ コンタクトホール
９ 画素電極
１１ 石英製ガラス基板
１２ ソース電極
１３ ネガ型レジスト層
１４ フォトマスク
１５ 紫外線
１６ レジストパターン
１７ グラファイト薄膜
１８ グラファイト薄膜パターン
１９ 透明平坦化層
２０ フォトマスク
２１ 紫外線
２２ コンタクトホール
２３ 反射光
３１ 石英製ガラス基板
３２ ゲートバスライン
３３ ゲート電極
３４ ゲート絶縁膜
３５ α−Ｓｉ膜
３６ チャネル保護膜
３７ ｎ+ 型α−Ｓｉ膜
３８ ドレインバスライン
３９ ドレイン電極
４０ ソース電極
４１ 補助容量電極
４２ 透明平坦化層
４３ コンタクトホール
４４ コンタクトホール
４５ 画素電極
４６ ポジ型レジスト層
４７ フォトマスク
４８ 紫外線
４９ レジストパターン
５０ 開口部
５１ ネガ型感光性透明平坦化層
５２ フォトマスク
５３ 紫外線
５４ 反射光
Claims (3)
- アクティブマトリクス基板を構成する透明基板上に設けたソース電極及び補助容量電極を含む電極をネガ型感光性透明レジストからなる透明平坦化層で覆い、前記透明平坦化層をマスクを用いることなくパターニングすることによって、前記ソース電極及び補助容量電極に対するサイズが５乃至１０μｍのコンタクトホールを前記透明平坦化層に設ける際に、予めコンタクトホールを設ける領域の前記ソース電極及び補助容量電極上に、黒色導電体パターンを設けておくことを特徴とする液晶表示装置の製造方法。
- 上記黒色導電体パターンを、リフトオフ法により形成したことを特徴とする請求項１記載の液晶表示装置の製造方法。
- 上記黒色導電体パターンが、グラファイトの薄膜パターンであることを特徴とする請求項１または２に記載の液晶表示装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12209597A JP3892106B2 (ja) | 1997-05-13 | 1997-05-13 | 液晶表示装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12209597A JP3892106B2 (ja) | 1997-05-13 | 1997-05-13 | 液晶表示装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10311986A JPH10311986A (ja) | 1998-11-24 |
| JP3892106B2 true JP3892106B2 (ja) | 2007-03-14 |
Family
ID=14827537
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12209597A Expired - Fee Related JP3892106B2 (ja) | 1997-05-13 | 1997-05-13 | 液晶表示装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3892106B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100675088B1 (ko) * | 2000-02-16 | 2007-01-26 | 엘지.필립스 엘시디 주식회사 | 액정 표시장치 및 액정 표시장치 제조방법 |
| KR100796481B1 (ko) * | 2000-12-29 | 2008-01-21 | 엘지.필립스 엘시디 주식회사 | 액정 디스플레이 패널 및 그 제조방법 |
-
1997
- 1997-05-13 JP JP12209597A patent/JP3892106B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10311986A (ja) | 1998-11-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100290238B1 (ko) | 액티브어드레싱기판의 제조방법 및 그 기판을 구비한 액정표시장치 | |
| KR101036723B1 (ko) | 액정표시장치 및 그 제조방법 | |
| US6204081B1 (en) | Method for manufacturing a substrate of a liquid crystal display device | |
| KR100480333B1 (ko) | 액정표시장치용 어레이기판과 그 제조방법 | |
| US5760861A (en) | Liquid crystal display device and a method for fabricating black matrix thereto | |
| JP3097841B2 (ja) | フォトマスク及びアクティブ素子アレイ基板の製造方法 | |
| KR100611042B1 (ko) | 액정 표시장치 제조방법 및 그 제조방법에 따른액정표시장치 | |
| US7599026B2 (en) | Liquid crystal display substrate, method of manufacturing the same, and liquid crystal display device having the same | |
| KR101012718B1 (ko) | 액정표시장치용 어레이기판 제조방법 | |
| US7027114B2 (en) | Array substrate for liquid crystal display device and method of manufacturing the same | |
| US20030043309A1 (en) | Active matrix substrate and manufacturing method thereof | |
| KR100475111B1 (ko) | 액정표시장치의 제조방법 | |
| JP3892106B2 (ja) | 液晶表示装置の製造方法 | |
| JP2987045B2 (ja) | 液晶パネル用基板とその製造方法 | |
| JPH0961811A (ja) | 液晶パネル | |
| JP2000162643A (ja) | 液晶表示装置及びその製造方法 | |
| KR100603847B1 (ko) | 액정 표시장치 및 액정 표시장치 제조방법 | |
| KR100416853B1 (ko) | 액정표시장치용 어레이기판과 박막트랜지스터 제조방법 | |
| KR100695298B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR20020034271A (ko) | 액정표시장치용 어레이기판과 그 제조방법 | |
| KR100542770B1 (ko) | 박막 트랜지스터 어레이 기판 및 그 제조방법 | |
| KR101022291B1 (ko) | 어레이 기판, 그 제조방법 및 이를 갖는 액정 표시 장치 | |
| JP3247084B2 (ja) | アクティブ素子アレイ基板及びその製造方法 | |
| KR100904268B1 (ko) | 액정표시소자 및 그의 제조방법 | |
| JPH09258206A (ja) | カラーフィルタ層付駆動基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040512 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050713 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20050809 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060703 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060711 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060828 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060926 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061013 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061205 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061206 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091215 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101215 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101215 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111215 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111215 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121215 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121215 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |