KR100277764B1

KR100277764B1 - 통신시스템에서직렬쇄상구조를가지는부호화및복호화장치

Info

Publication number: KR100277764B1
Application number: KR1019980054130A
Authority: KR
Inventors: 김민구
Original assignee: 윤종용; 삼성전자주식회사
Priority date: 1998-12-10
Filing date: 1998-12-10
Publication date: 2001-01-15
Also published as: CA2318803A1; CA2318803C; EP1055287B1; BR9907819A; AU738257B2; DE69942929D1; WO2000035099A1; CN1133277C; KR20000038952A; AU1693300A; JP2002532938A; RU2217863C2; US6625775B1; CN1290428A; EP1055287A1; JP3494994B2

Abstract

본 발명에 따른, 복수개의 서브다항식들의 곱으로 나타내어지는 생성다항식을 가지고, 입력되는 부호어 비트열을 복호하는 복호기가, 직렬쇄상으로 연결된 복수개의 복호기들을 구비하고, 상기 복호기들은 서로 다른 생성다항식들을 가지며, 상기 서로 다른 생성다항식들의 곱은 상기 생성다항식이 되며, 상기 서로 다른 생성다항식들은 상기 서브다항식들중 서로 다른 것을 또는 이들의 조합의 곱들로 나타나고, 상기 직렬쇄상 복호기들중 첫단의 복호기는 상기 부호어 비트열을 입력함을 특징으로 한다.

Description

통신시스템에서 직렬쇄상구조를 가지는 부호화 및 복호화 장치{ENCODER AND DECODER COMPRISING SERIAL CONCATENATION STRUCTRE IN COMMUNICATION SYSTEM}

본 발명은 무선통신시스템의 부호화/복호화 장치에 관한 것으로, 특히 선형블럭부호의 직렬쇄상부호 해석을 통한 부호화/복호화 장치 및 방법에 관한 것이다.

현재까지는 선형블록부호의 완벽한 연판정(soft decision)은 매우 어려운 것으로 알려져 있으며, 현재까지 구현가능한 복잡도 구현되어 사용되는 방식은 거의 없는 실정이다. 이 분야는 오류정정부호의 연성결정, 최적의 블록부호 수행(optimal performance of block codes) 등에 관련된 분야로서, 특히 최근에 많은 관심을 모으고 있는 터보코드(Turbo codes)의 디코딩방식(decoding scheme)과 밀접한 관계가 있다. 또한 이 분야는 디지털 통신시스템의 신뢰도 향상에 광범위하게 관련된 분야로서, 기존의 디지털 통신시스템의 성능개선 분야와 향후 결정되는 차세대 이동통신 시스템에서 선형블록부호를 사용하는 경우 시스템 성능의 향상을 가져올 것이다.

종래의 기술은 선형블록부호의 연성결정을 위하여 erasure decoding 방식이나 혹은 trellis decoding 방식 등을 사용하였다. 그러나 이러한 방식의 단점은 선형블럭의 리던던시 (n-k)가 증가할수록 기하급수적으로 구현의 복잡도가 증가한다는 것이다. 이상적으로 (n,k)블럭부호인 경우, 2^(n-k)의 상태(state)를 갖는 trellis를 구하고, 이 trellis상에서 Maximum likehood(ML) decoding을 함으로써 블록부호의 연성결정을 한다. 그러나 대부분의 블록부호가 많은 양의 리던던시 비트를 가지므로 현실적으로 복잡성(complexity)은 지수적(exponentially)으로 증가되고, 이로 인해 구현이 블가능해진다. 또한, 기존의 ML 디코딩 방식은 부호어에 상관되는 ML 코드워드(codeword)를 결정하는 방식을 사용하므로, 사후정보어오류확률(post information bit error probability)을 최소화 하는 방식이라고는 할수 없다. 따라서 사후정보어오류확률을 최소화하는 복호화방식이 필요하다.

즉, 상술한 바와 같이 종래의 기술의 문제점은 다음과 같이 요약된다.

첫째, 선형블록부호의 리던던시 (n-k)가 증가할수록 구현의 복잡도가 기하급수적으로 증가된다. 또한, 현실적으로 블록부호는 많은 양의 리던던시비트를 가지므로 현실적으로 복잡성은 지수적으로 증가되고 그에 따른 구현이 불가능하다.

둘째, 사후정보어오류확률을 최소화하는 방식이라고 할수 없다. 따라서 사후정보어오류확률을 최소화하는 복호화방식이 필요하다.

셋째, Erasure decoding 방식은 suboptimal decoding 방식이지, 최적의 디코딩방식이라 할수 없다.

따라서 본 발명의 목적은 통신시스템에서 선형블럭부호의 직렬쇄상부호 해석을 통한 부호화 장치를 제공함에 있다.

본 발명의 다른 목적은 통신시스템에서 선형블럭부호의 직렬쇄상부호 해석을 통한 복호화 장치를 제공함에 있다.

상기 목적을 달성하기 위한 본 발명에 따른, 복수개의 서브다항식들의 곱으로 나타내어지는 생성다항식을 가지고, 입력되는 정보비트들을 부호화하는 부호기가, 직렬쇄상으로 연결된 복수개의 부호기들을 구비하고, 상기 부호기들은 서로 다른 생성다항식들을 가지며, 상기 서로 다른 생성다항식들의 곱은 상기 생성다항식이 되며, 상기 서로 다른 생성다항식들은 상기 서브다항식들중 서로 다른 것들 또한 이들의 조합의 곱들로 나타나고, 상기 직렬쇄상으로 연결된 부호기들중 첫단의 부호기는 상기 정보비트들을 입력함을 특징으로 한다.

상기 목적을 달성하기 위한 본 발명에 따른, 복수개의 서브다항식들의 곱으로 나타내어지는 생성다항식을 가지고, 입력되는 부호어 비트열을 복호하는 복호기가, 직렬쇄상으로 연결된 복수개의 복호기들을 구비하고, 상기 복호기들은 서로 다른 생성다항식들을 가지며, 상기 서로 다른 생성다항식들의 곱은 상기 생성다항식이 되며, 상기 서로 다른 생성다항식들은 상기 서브다항식들중 서로 다른 것을 또는 이들의 조합의 곱들로 나타나고, 상기 직렬쇄상 복호기들중 첫단의 복호기는 상기 부호어 비트열을 입력함을 특징으로 한다.

도 1은 종래기술에 따른 (n,k) 선형블럭코드의 부호기 및 복호기를 도시한 도면.

도 2는 본 발명에 따른 (n,k) 선형블럭코드의 부호기 구조를 도시한 도면.

도 3은 직렬쇄상에 의해 생성되는 부호어(code word) 구조를 보여주는 도면.

도 4는 본 발명의 제1실시 예에 따른 직렬쇄상된 (n,k) 선형블록코드의 순환 복호방식을 설명한 도면.

도 5는 상기 도 4의 구조를 (15,7) BCH코드를 가지고 구체화한 도면.

도 6은 본 발명의 제2실시 예에 따른 직렬쇄상된 (n.k) 선형블록코드의 순환 복호방식을 설명한 도면.

도 7은 상기 도 6의 구조를 (15,7) BCH코드를 가지고 구체화한 도면.

도 8은 본 발명의 제3실시 예에 따른 직렬쇄상된 (n.k) 선형블록코드의 순환 복호방식을 설명한 도면.

도 9는 상기 도 7의 구조를 (15,7) BCH코드를 가지고 구체화한 도면.

이하 본 발명의 바람직한 실시예를 첨부된 도면의 참조와 함께 상세히 설명한다.

우선 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 동일 부호를 가지도록 하였다. 또한 본 발명을 설명함에 있어서, 관련된 공지기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단된 경우 그 상세한 설명은 생략한다.

본 발명에서는 기존에 사용되는 선형블록부호의 부호기(encoder) 구조를 변형하여 직렬쇄상부호(Serial concatenated codes)를 갖는 새로운 부호기 구조를 제시하고, 상기 직렬쇄상부호로 해석되는 부호어의 trellis structure가 기존에 사용되는 선형부호의 trellis에 비해 매우 작은 복잡성을 지니며,상기 부호기에 대응하는 복호기를 ML 디코더 또는 MAP 디코더 등을 사용하여 구현하는 방식을 설명한다. 그리고, 이러한 구조의 부호어를 수신기에서 복호화하는 순환구조적복호화방식(Iterative decoding algorithm/structure)에 관하여 설명한다.

기존의 선형부호 중에서 가장 많이 사용되는 BCH codes, Reed-Solomon codes 등의 인코더(encoder) 구조에 대해서 설명하고, 기존에 사용되는 생성 다항식(generator polynomial)이 다수의 서브코드(sub-codes)들로 정의되는 새로운 부호어의 생성 다항식들의 직렬쇄상과 동일함을 보인다. 이러한 해석에 근거하여 기존에 사용되는 선형블록부호가 다수의 서브코드들로 분할될수 있으며, 상기 서브코드들을 직렬쇄상하는 방식에 관하여 기술하고 구체적인 방안을 제안한다. 더불어 임의의 선형블록부호에 대하여 기존과 같이 단일부호로 간주하고 trellis 디코딩을 하는 경우와 제안한 방식에 의한 서브코드들의 trellis를 구하고 이를 근거로 복호화하는 방식에 관하여 기술한다

복호기에 관해서는 제안한 부호의 복호화를 위해 순환 디코딩(Iterative decoding)을 하는 구조를 제안하고, 구체적인 몇가지의 실시 예들을 제안한다. 그리고 각 구성복호기가 출력하는 정보량으로 부터 순환구조방식복호화를 위한 외부정보(Extrinsic information)를 사용하는 방식을 제안한다. 또한 성능의 개선을 위한 순환복호방식 및 디인터리버에 관해서 기술한다. 더불어 채널의 정보량을 이용하는 조합(combining)방식을 제안한다.

상기 직렬쇄상부호 해석을 통한 블록부호의 부호기에 대해 설명하면 다음과 같다.

임의의 (n,k) BCH 코드 C의 생성다항식은 하기와 같이 GF(2^m)상의 원시의 다항식(primitive polynomial) 중에서 하나를 선택하여 사용된다. 일반적으로 BCH 코드의 부호어 c(x)는 하기 수학식 1과 같이 다항식의 곱형태로 주어진다. 사용하는 부호의 생성다항식을 g(x)라 하고, 입력정보어다항식을 I(x)라 할 때 부호기는 하기와 같이 구현되며 부호기로부터 생성되는 부호어 C(x)는 하기 수학식 1과 같이 주어진다.

C(x)=g(x)I(x)

여기서, 상기 BCH의 코드의 생성다항식g(x)은 다시 하기 수학식 2와 같이 몇 개의 서브 다항식(sub polynomial)들의 LCM으로 구성되는 특징을 지니고 있다. 하기 수학식 2에서 mi(x)는 각각의 서브 다항식을 나타낸다. 여기서 상기 서브 다항식들은 서로 소인 관계에 있으므로 결국 생성다항식 g(x)는 하기 수학식 3과 같이 각각의 서브 다항식들의 곱의 형태로 주어진다.

g(x)=L.C.M.{m1(x),m2(x),…mt(x)}

g(x)=m1(x)×m2(x)×…×mt(x)

따라서, (n,k) BCH 코드 C의 부호어(code word) 다항식 c(x)는 하기 수학식 4와 같이 표현할수 있으며, 이것이 의미하는 바는 기존의 부호어 c(x)가 t개의 서브 부호어들의 직렬쇄상에 의해생성된 부호어로 해석할수 있다는 점이다. 따라서 하나의 부호어로 구성된 부호기를 t개의 서브 코드 부호기들로 분할하여 부호화하여도 결과는 동일함을 알수 있다.

c(x)={…{{I(x)m1(x)}×m2(x)}×…×mt(x)}

=Concatenation{C1, C2, …, Ct}

상기 수학식 4를 근거로 하여 직렬쇄상구조를 갖는 부호기가 도 2에 도시되어 있다. 상기 부호기는 직렬쇄상으로 연결된 복수개의 구성부호기들을 구비하고, 상기 각 구성부호기들은 서로 다른 서브 다항식(sub polynomial) mt(x)를 가지고 부호를 수행한다. 이하 설명되는 부호화 및 복호화는 블록부호를 예를 들어 설명한다.

상기 도 2를 참조하면, 구성부호기(211)는 입력되는 정보비트열 k1을 부호화하여 부호어 비트열 n1을 출력한다. 인터리버(212)는 상기 구성부호기(211)의 출력 부호어 비트열 n1을 인터리빙하여 출력한다. 구성부호기(213)는 상기 인터리빙된 부호어 비트열 k2를 부호화하여 부호어 비트열 n2를 출력한다. 한편, 인터리버(214)는 전단 구성부호기의 출력 부호어 비트열 n(p-1)를 인터리빙하여 출력한다. 구성부호기(215)는 상기 인터리빙된 부호어 비트열 kp를 블록 부호화하여 최종적인 부호어 비트열 np를 출력한다.

여기서 인터리버는 두가지 모드로 사용할수 있다. 첫째, 입력된 비트열을 원래의 순서대로 출력하는 바이패스 모드가 있으며, 다른 하나는 랜덤 인터리빙(Random interleaving), 균등 인터리빙(uniform interleaving), 비균등 인터리빙(Nonuniform interleaving) 등의 방법들을 사용하는 치환모드(permutation mode)가 있다. 이러한 인터리버 모드 설정은 사용하는 시스템의 성능을 최적화할수 있는 범위에서 실험에 의해 결정된다. 만일 인터리버가 바이패스 모드(Bypass Mode)로 설정된 경우에는 상기 부호기에서 발생되는 부호어가 원래의 부호기에서 생성되는 (n,k) BCH code와 동일함을 알수 있다. 따라서 출력부호어의 특성 파라미터들은 모두 원래의 파라미터들과 동일하다. 반면, 인터리버가 치환모드로 설정된 경우 출력부호어는 (n,k) 선형블럭부호가 되지만, 특성 파라미터들은 원래의 부호어와 차이가 있다. 따라서, 상기 치환모드로 설정된 경우 출력부호어가 BCH 코드가 지닌 특성을 지니지 못할수도 있다.

이하 상기한 구성에 근거한 동작을 (15,7) BCH 코드인 경우를 예로들어 설명한다. 여기서 상기 (15,11) BCH 코드의 생성다항식은 g(x)=x⁴+x+1이고, 이것은 두 개의 서브 다항식으로 분리할수 있다. 이를 이용해 상기 도 2와 같은 부호기를 구성하면, 두 개의 부호기와 상기 두 개의 부호기 사이에 위치한 인터리버로 구성할수 있다. 전단 부호기는 두 개의 서브 다항식중 임의 하나의 다항식에 해당하는 부호기로서, 입력되는 정보비트 7비트를 부호화하여 4개의 리던던시 비트가 첨가된 제1부호어 비트 11비트를 출력한다. 상기 제1부호어 비트는 인터리버를 통해 인터리빙되어 후단 부호기로 입력된다. 상기 두 번째 부호기는 입력되는 부호어 비트 11비트를 부호화하여 4개의 리던던시 비트가 추가된 15비트의 최종적인 부호어 비트를 출력한다. 따라서 상기 전단 부호기는 (11,7) BCH 코드에 대응되는 부호기이고, 상기 두 번째 부호기는 (15,11) BCH 코드에 대응되는 부호기이다. 여기서 상기 인터리버는 예를들어, 랜덤 인터리버를 이용한다.

상기 각 구성부호기들에서 출력되는 각각의 부호어들을 임의의 또다른 부호어로 그룹화할수도 있다. 즉, 원래 부호어의 생성다항식 g(x)는 t개의 서브 생성다항식으로 분할되므로, 이를 임의의 부호 길이를 갖는 부호로 그룹화하는 것이 가능하다. 이때, 그룹화의 기준으로 하기의 판단기준(criteria)을 사용한다.

조건1, 그룹화에 의해서 생성되는 새로운 부호의 트레리스 복잡도(trellis complexity)가 작아야 한다. 조건2, 그룹화에 의해서 생성되는 새로운 부호의 가중치 스펙트럼(weight spectrum)이 우수하여야 한다. 조건3, 그룹화에 의해서 생성되는 새로운 부호의 최소거리(Minimum distance)가 큰 것을 우선으로 선택한다. 조건4, 모든 부호어는 구조적 코드구조(Systematic code structure)를 지닌다.

도 3은 직렬쇄상부호 해석을 통한 부호어(code word) 구조를 도시하고 있다.

상기 도 3을 참조하면, 최하위에 해당하는 제1부호어(311)는 제1구성부호기에 의해 생성된 부호어를 나타낸 것으로, 정보비트(information bit)열 k1과 리던던시 비트(redundancy bit)열 r1으로 구성된다. 상기 제1부호어(311)는 연이은 후단 부호기로 입력되어 바로 상위의 부호어를 생성하는데 이용된다. 제p-3부호어(312)는 제p-3부호기에 의해 생성된 부호어를 나타낸 것으로, 전단으로부터 전달된 부호어 비트열 k(p-3)과 리던던시 비트열 r(p-3)으로 구성된다. 제p-2부호어(313)은 상기 제p-3부호어(312)를 입력하여 생성된 부호어로서, 부호어 비트열 k(p-2)와 리던던시 비트열 r(p-2)로 이루어진다. 이와 같이 바로 하위의 서브 부호어를 입력으로 해당 서브 부호어를 생성하는 과정을 반복 수행하므로서 최종적인 부호어 비트열 np를 생성한다.

상기한 바와 같이 모든 부호어는 구조적(systematic) 형태를 가지며 상위[ 단계]의 부호어가 될 수록 더 많은 리던던시 비트(redundancy bit)가 추가된다. 다시말해, 실제 전송되는 정보어는 k bits이며, 이를 위한 리던던시 비트(n-k bits)가 추가되는 것이다.

상기 도 2와 같은 부호기 구조에 대응되는 복호기 구조는 도 4 내지 도 9에 도시되어 있다.

상기 복호기는 직렬쇄상으로 연결된 복수개의 복호기들을 구비하고, 상기 복호기들은 서로 다른 생성다항식들을 가진다. 여기서, 첫단의 복호기의 상기 도 3에서 최상위 부호어316을 입력으로 복호를 수행할수 있고, 상기 첫단의 복호기가 상기 도 3에서 최하위 부호어311을 입력으로 복호를 수행하기도 한다. 또한, 이하 설명에서 상기 직렬쇄상으로 연결된 복수개의 복호기들은 연성판정(soft decision)을 수행하고, 예를들어 MAP/SISO 일수 있다. 그리고 이하 설명에서 수신 정보비트(정보샘플) 및 수신 리던던시 비트(리던던시 샘플)은 가공되지 않은 수신 그대로의 데이터를 의미한다. 설명에 앞서, 정보어비트열과 리던던시비트열로 구성되는 부호어를 복호함에 있어, 수신단 복호기는 우선 상기 리던던시비트열을 복수개의 리던던시 그룹들로 분할하고, 이들을 각각 해당 구성복호기에 대응시킨다.

도 4는 본 발명의 제1실시 예에 따른 직렬쇄상구조를 갖는 복호기의 구성을 도시하고 있다. 여기서 상기 도 4는 첫단의 복호기가 상기 도 3의 최상위 부호어316을 입력으로 복호하는 방식을 설명하고 있다.

상기 도 4를 참조하면, 구성복호기(411)은 최상위에 해당하는 수신 정보비트열 kp와 대응되어 있는 리던던시 비트열 rp를 가지고 MAP/SISO 디코딩을 수행하여 복호어 비트 kp를 출력한다. 디인터리버(412)는 상기 디코딩 결과 얻어진 복호어 비트열 kp를 송신측에서 행한 인터리빙의 역동작으로 디인터리빙하여 출력한다. 구성복호기(413)는 상기 디인터리버(412)의 출력 복호어 비트열 n(p-1)와 대응되어 있는 수신 리던던시 비트열 r(p-1)를 가지고 MAP/SISO 디코딩을 수행하여 복호어 비트열 k(p-1)을 출력한다. 이 과정에서 상기 구성복호기(413)는 상기 구성복호기(411)로 순환구조방식복호화를 위한 외부정보 Ext(p-1)을 구해 전단 구성복호기(411)로 제공한다. 그려면, 상기 구성복호기(411)은 상기 제공되는 외부정보를 참조하여 입력 비트들의 이득을 조정한후 복호를 수행한다. 디인터리버(414)는 전단 구성복호기의 출력 복호어 비트열 k2를 송신측에서 행한 인터리빙의 역동작으로 디인터리빙하여 출력한다. 구성복호기(415)는 상기 디인터리버(414)의 출력 복호어 비트열 n1과 대응되어 있는 수신 리던던시 비트열 r1을 가지고 MAP/SISO 디코딩을 수행하여 최종적인 복호 결과 얻어진 정보비트열 k1을 출력한다. 그리고 상기 구성복호기(415)는 반복복호를 위해 외부정보 Ext(1)을 구해 전단 구성복호기로 제공한다.

도 5은 상기한 첫단의 구성복호기가 최상의 부호어를 가지고 복호하는 복호기의 일 예를 도시한 것으로, (15.7) BCH 코드를 예를들어 설명하고 있다. 여기서 상기 (15,7) BCH코드의 리던던시 비트 8비트에서 외측(outer) 4비트를 제1리던던시 그룹이라 칭하고, 내측(inner) 4비트를 제2리던던시 그룹이라 칭한다.

상기 도 5를 참조하면, 구성복호기(511)은 수신 정보비트 11비트와 상기 제1 리던던시 그룹을 가지고 MAP/SISO 디코딩을 수행하여 복호어 비트 k2(=11비트)를 출력한다. 디인터리버(512)는 상기 정보비트 k2(=11비트)를 송신측에서 행해진 인터리빙의 역동작으로 디인터리빙하여 출력한다. 구성복호기(513)은 상기 디인터리버(512)의 출력 복호어 비트 n1(=11비트)와 상기 제2 리던던시 그룹을 가지고 MAP/SISO 디코딩을 수행하여 복호어 비트 k1(=7비트)을 출력한다. 이 과정에서 상기 구성복호기(513)은 순환구조방식복호화를 위한 외부정보(Ext1)를 상기 구성복호기(511)로 제공한다. 여기서 상기 외부정보는 비트들의 신뢰도 정도를 나타내는 반복복호를 위한 정보로서, 상기 전단에 해당하는 구성복호기(511)은 상기 외부정보를 참조하여 입력 심볼비트의 이득 또는 신뢰도 조정한다. 스위치(514)는 1st 반복복호 과정일 경우 상기 구성복호기(511)로 외부정보가 제공되지 않도록 a단으로 스위칭 되었다가, 2nd 반복복호 과정부터는 상기 외부정보가 제공되도록 b단으로 스위칭된다.

도 6는 본 발명의 제2실시 예에 따른 직렬쇄상구조를 가지는 복호기의 구성을 도시하고 있다. 상기 복호기는 상기 도 4의 복호기와는 역으로, 첫단의 구성복호기가 최하위 부호어(311)을 입력으로 복호룰 수행하는 것을 설명하고 있다.

상기 도 6을 참조하면, 구성복호기(611)은 최하위에 해당하는 수신 정보비트열 k1과 대응되어 있는 리던던시 비트열 r1을 가지고 MAP/SISO 디코딩을 수행하여 복호어 비트열 n1을 출력한다. 디인터리버(612)는 상기 디코딩 결과 얻어진 복호어 비트열 n1을 송신측에서 행한 인터리빙의 역동작으로 디인터리빙하여 출력한다. 구성복호기(613)은 상기 디인터리버(612)의 출력 복호어 비트열 n1과 대응되는 수신 리던던시 비트열 r2를 가지고 MAP/SISO 디코딩을 수행하여 복호어 비트열 n2를 출력한다. 디인터리버(614)는 전단 구성복호기의 출력 복호어 비트열을 송신측에서 행한 인터리빙의 역동작으로 디인터리빙하여 출력한다. 구성복호기(615)는 상기 디인터리버(614)의 출력 복호어 비트열 n(p-1)과 대응되는 수신 리던던시 비트 rp를 가지고 MAP/SISO 디코딩을 수행하여 최종적인 복호어 비트 np를 출력한다. 여기서 상기 디인터리버들은 송신기의 인터리빙 동작모드에 따라 바이패스 모드로 동작하거나 치환모드로 동작할수 있다.

도 7은 상기한 첫단의 구성복호기가 최하의 부호어를 가지고 복호하는 복호기의 일 예를 도시한 것으로, (15.7) BCH 코드를 예를들어 설명하고 있다. 여기서, 상기 (15,7) BCH코드의 리던던시 비트 8비트에서 내측(inner) 4비트를 제1리던던시 그룹이라 하고, 외측(outer) 4비트를 제2리던던시 그룹이라 칭한다.

상기 도 7를 참조하면, 구성복호기(711)은 수신 정보비트 7비트(k1)와 상기 제1리던던시 그룹 4비트(r1)를 가지고 MAp/SISO 디코딩을 수행하여 복호어 비트열 11비트(n1)를 출력한다. 디인터리버(712)는 상기 복호어 비트열 n1(=11비트)를 송신측에서 행한 인터리빙의 역동작으로 디인터리빙하여 출력한다. 구성복호기(713)은 상기 인터리버의 출력 복호화 비트열 n2 (=11비트)와 상기 제2리던던시 그룹 r2(=4비트)를 가지고 MAP/SISO 디코딩을 수행하여 최종적인 복호어 비트열 n2(=15비트)를 출력한다.

도 8은 본 발명의 제3실시 예에 따른 직렬쇄상구조를 가지는 복호기의 구성을 도시하고 있다. 여기서 상기 도 8의 복호기는 각 구성복호기들이 디코딩 결과 얻은 외부정보를 전단 구성복호기로 제공하는 구조를 보여준다. 상기 외부정보는 반복복호를 위한 정보로서 상기 전단의 구성복호기는 상기 외부정보를 참조하여 입력 비트들의 이득을 조정한다.

상기 도 8을 참조하면, 구성복호기(811)은 수신 정보비트열 k1과 대응하는 리던던시 비트열 r1을 가지고 MAP/SISO 디코딩을 수행하여 복호어 비트열 n1을 출력한다. 디인터리버(812)는 상기 디코딩 결과 얻어진 복호어 비트열 n1을 송신측에서 행한 인터리빙의 역동작으로 디인터리빙하여 출력한다. 구성복호기(813)은 상기 디인터리버(812)의 출력 복호어 비트열 n1과 대응하는 수신 리던던시 비트열 r2를 가지고 MAP/SISO 디코딩을 수행하여 복호어 비트열 n2를 출력한다. 여기서 상기 구성복호기(813)은 반복복호를 위한 외부정보를 구해 전단 구성복호기(811)로 제공하고, 상기 구성복호기(811)은 상기 제공되는 외부정보를 참조하여 입력 비트들의 이득 또는 신뢰도를 조정한후 복호를 수행한다. 그리고 디인터리버(814)는 입력되는 복호어 비트열 n(p-1)을 송신측에서 행한 인터리빙의 역동작으로 디인터리빙하여 출력한다. 구성복호기(815)는 상기 디인터리버(814)의 출력 복호어 비트열 n(p-1)과 대응하는 수신 리던던시 비트열 rp를 가지고 MAP/SISO 디코딩을 수행하여 최종적인 복호어 비트열 np를 출력한다. 그리고 상기 최종적인 복호어 비트열 np로부터 정보어 비트열 k를 추출한다. 이 과정에서 상기 구성복호기(815)는 순환구조방식복호화를 위한 외부정보 Ext(p-1)을 구해 상기 전단 구성복호기로 제공한다. 그러면 상기 전단 구성복호기는 상기 제공되는 외부정보를 참조하여 입력 비트들의 이득 또는 신로도를 조정한후 복호를 수행한다. 여기서 상기 구성복호기들은 채널상황이 좋으면 수신샘플을 이용해 복호를 수행한다. 도시된 바와 같이, 상기 구성복호기(813)은 채널상황이 좋으면 수신샘플(k1,r1)을 가지고 복호를 수행한다. 또한, 상기 디인터리버들은 송신기의 인터리빙 동작모드에 따라 바이패스 모드로 동작하거나 치환모드로 동작할수 있다.

도 9는 상기한 첫단의 구성복호기가 최하의 부호어(311)을 가지고 복호하는 복호기의 일 예를 도시한 것으로, (15.7) BCH 코드를 예를들어 설명하고 있다. 여기서 상기 복호기는 각 구성복호기들이 복호후 얻어진 외부정보 Ext()를 전단의 구성복호기로 제공하여 반복복호를 수행한다. 여기서 상기 (15,7) BCH코드의 리던던시 비트 8비트에서 내측(inner) 4비트를 제1리던던시 그룹이라 하고, 외측(outer) 4비트를 제2리던던시 그룹이라 칭한다.

상기 도 9를 참조하면, 구성복호기(911)은 최하위에 해당하는 수신 정보비트열 k1(=7비트)와 상기 제1리던던시 그룹 r1을 가지고 MAP/SISO 디코딩을 수행하여 복호어 비트열 n1(=11비트)을 출력한다. 디인터리버(912)는 상기 구성복호기(911)의 출력 복호어 비트열 n1을 송신측에서 행한 인터리빙의 역동작으로 디인터리빙하여 출력한다. 구성복호기(913)은 상기 인터리버(912)의 출력 복호어 비트열 n1(=11비트)와 상기 제2리던던시 그룹 r2를 가지고 MAP/SISO 디코딩을 수행하여 최종적인 복호어 비트열 n2(=15비트)를 출력한다. 여기서 상기 구성복호기(913)는 복호후 얻어진 외부정보 Ext(1)를 상기 구성복호기(914)로 제공한다. 여기서 스위치(914)는 1st 반복복호 과정일 경우 상기 구성복호기(511)로 외부정보가 제공되지 않도록 a단으로 스위칭 되었다가, 2nd 반복복호 과정부터는 상기 외부정보가 제공되도록 b단으로 스위칭된다. 그리고 상기 구성복호기(913)은 채널상황이 좋으면 수신샘플(k1,r1)을 가지고 복호를 수행한다. 여기서 상기 디인터버는 송신기의 인터리빙 동작모드에 따라 바이패스 모드로 동작하거나 치환모드로 동작할수 있다.

상기한 복호기들은 기존의 방식에 비해 연성결정을 함에 있어 Trellis 복잡도가 감소한다.

일예로서 (15,7) 선형 블록 코드인 경우, 기존에 있어서 Trellis 복잡도는 2^(15-7)인 256개의 상태를 가진다. 그러나 본 발명에 따른 복호화 방식은 각 복호 단계에서 (n-k)가 4이기 때문에 이에 따른 Trellis 복잡도 또한 2⁴=16으로 감소한다. 결국, Trellis 복잡도가 기존의 것에 비해 16/256=1/16배로 감소함을 알수 있다.

상술한 바와 같이 본 발명은 무선통신시스템 등에서 광범위하게 사용되는 선형블록부호에 대한 새로운 연성결정방식을 제안하였다. 본 발명은 선형블록부호의 연성결정 위한 trellis 크기를 감소시킴은 물론, 구현상의 복잡도를 감소시켰다. 또한, 기존의 ML 디코딩 방식에 비하여 사후정보어오류확률(Post information bit error probability)을 최소화하는 복호화 방식을 제안한다.

Claims

복수개의 서브다항식들의 곱으로 나타내어지는 생성다항식을 가지고, 입력되는 정보비트들을 부호화하는 부호기에 있어서,

직렬쇄상으로 연결된 복수개의 부호기들을 구비하고, 상기 부호기들은 서로 다른 생성다항식들을 가지며, 상기 서로 다른 생성다항식들의 곱은 상기 생성다항식이 되며, 상기 서로 다른 생성다항식들은 상기 서브다항식들중 서로 다른 것들 또한 이들의 조합의 곱들로 나타나고, 상기 직렬쇄상으로 연결된 부호기들중 첫단의 부호기는 상기 정보비트들을 입력함을 특징으로 하는 부호화 장치.
제1항에 있어서,

상기 부호기들 사이에 전단 부호기의 출력을 인터리빙하여 후단 부호기로 출력하는 인터리버들을 더 구비함을 특징으로 하는 부호화 장치.
복수개의 서브다항식들의 곱으로 나타내어지는 생성다항식을 가지고, 입력되는 부호어 비트열을 복호하는 복호기에 있어서,

직렬쇄상으로 연결된 복수개의 복호기들을 구비하고, 상기 복호기들은 서로 다른 생성다항식들을 가지며, 상기 서로 다른 생성다항식들의 곱은 상기 생성다항식이 되며, 상기 서로 다른 생성다항식들은 상기 서브다항식들중 서로 다른 것을 또는 이들의 조합의 곱들로 나타나고, 상기 직렬쇄상 복호기들중 첫단의 복호기는 상기 부호어 비트열을 입력함을 특징으로 하는 복호화 장치.
제3항에 있어서,

상기 복호기들은 연성결정(soft decision)을 수행함을 특징으로 하는 복호화 장치.
제3항에 있어서,

상기 부호어는 선형블럭부호임을 특징으로 하는 복호화 장치.
k개의 정보비트열과 r개의 리던던시 비트열로 구성된 부호어를 복호하는 복호기에 있어서,

직렬쇄상으로 연결된 복수개의 복호기들을 구비하고, 상기 r개의 리던던시 비트열은 복수개의 리던던시 그룹들로 분할하며, 상기 복호기들을 상기 각각의 리던던시 그룹들로 대응시키고, 첫단의 복호기는 상기 k개의 정보비트열과 상기 r개의 리던던시 비트열을 입력으로 복호하며, 나머지 복호기들은 전단의 복호기로부터의 복호결과와 각각 대응하는 리던던시 그룹을 입력으로 복호함을 특징으로 하는 복호화 장치.
제6항에 있어서,

상기 복호기들은 연성결정(soft decision)을 수행함을 특징으로 하는 복호화 장치.
제6항에 있어서,

상기 부호어는 선형블럭부호임을 특징으로 하는 복호화 장치.
제6항에 있어서,

상기 복호기들 사이에 전단의 복호기의 출력을 디인터리빙하여 후단 복호기로 출력하는 디인터리버들을 더 구비하는 것을 특징으로 하는 복화화 장치.
제6항에 있어서,

상기 복호기들은 복호수행후, 부호어의 신뢰도 정도를 나타내는 반복복호를 위한 외부정보(extrinsic information)를 전단 복호기로 제공하고, 상기 전단 복호기는 상기 외부정보를 참조하여 입력 심볼비트의 이득조정을 수행함을 특징으로 하는 복호화 장치.
제6항에 있어서,

상기 첫단 복호기는 두 번째 복호부터 부호어의 신뢰도 정도를 나타내는 외부정보를 후단 복호기로부터 제공받음을 특징으로 하는 복호화 장치.
k개의 정보 비트열과 r개의 리던던시 비트열로 구성되는 부호어를 복호하는 복호기에 있어서,

직렬쇄상으로 연결된 복수개의 복호기들을 구비하고, 상기 r개의 리던던시 비트열을 복수개의 리던던시 그룹들로 분할하며, 상기 복호기들을 상기 각각의 리던던시 그룹과 대응하고, 첫단의 복호기는 상기 리던던시 그룹들중 첫번째 그룹에 대응되는 리던던시와 정보 비트열을 입력하여 복호하고, 상기 나머지 복호기들은 전단의 복호기로부터의 복호결과와 각 복호기에 대응되는 리던던시 그룹을 입력으로 복호함을 특징으로 복호화 장치.
제12항에 있어서,

상기 복호기들은 연성결정(soft decision)을 수행함을 특징으로 하는 복호화 장치.
제12항에 있어서,

상기 부호어는 선형블럭부호임을 특징으로 하는 복호화 장치.
제12항에 있어서,

상기 복호기들 사이에 전단의 복호기의 출력을 디인터리빙하여 후단 복호기로 출력하는 디인터리버들을 더 구비하는 것을 특징으로 하는 복화화 장치.
제12항에 있어서,

상기 복호기들은 복호수행후, 부호어의 신뢰도 정도를 나타내는 반복복호를 위한 외부정보(extrinsic information)를 전단 복호기로 제공하고, 상기 전단 복호기는 상기 외부정보를 참조하여 입력 심볼비트의 이득조정을 수행함을 특징으로 하는 복호화 장치.
제12항에 있어서,

상기 첫단 복호기는 두 번째 복호부터 부호어의 신뢰도 정도를 나타내는 외부정보를 후단 복호기로부터 제공받음을 특징으로 하는 복호화 장치.