CN102037513A - 用于噪声降低的数据检测的***和方法 - Google Patents

用于噪声降低的数据检测的***和方法 Download PDF

Info

Publication number
CN102037513A
CN102037513A CN2009801178653A CN200980117865A CN102037513A CN 102037513 A CN102037513 A CN 102037513A CN 2009801178653 A CN2009801178653 A CN 2009801178653A CN 200980117865 A CN200980117865 A CN 200980117865A CN 102037513 A CN102037513 A CN 102037513A
Authority
CN
China
Prior art keywords
circuit
sampling
output
data
data detection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2009801178653A
Other languages
English (en)
Inventor
杨少华
李元兴
R·劳斯马伊尔
宋宏伟
刘靖峰
谭卫军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LSI Corp
Infineon Technologies North America Corp
Original Assignee
Infineon Technologies North America Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies North America Corp filed Critical Infineon Technologies North America Corp
Publication of CN102037513A publication Critical patent/CN102037513A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/24—Signal processing not specific to the method of recording or reproducing; Circuits therefor for reducing noise
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10037—A/D conversion, D/A conversion, sampling, slicing and digital quantisation or adjusting parameters thereof
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10046—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter
    • G11B20/10194—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter using predistortion during writing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10527—Audio or video recording; Data buffering arrangements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
    • G11B20/1833—Error detection or correction; Testing, e.g. of drop-outs by adding special lists or symbols to the coded information
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
    • G11B20/1879—Direct read-after-write methods
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1105—Decoding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2948—Iterative decoding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/3746—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35 with iterative decoding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/6343—Error control coding in combination with techniques for partial response channels, e.g. recording
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H04L1/0047—Decoding adapted to other signal detection operation
    • H04L1/005—Iterative decoding, including iteration between signal detection and decoding operation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10527—Audio or video recording; Data buffering arrangements
    • G11B2020/1062—Data buffering arrangements, e.g. recording or playback buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10527—Audio or video recording; Data buffering arrangements
    • G11B2020/1062—Data buffering arrangements, e.g. recording or playback buffers
    • G11B2020/10675—Data buffering arrangements, e.g. recording or playback buffers aspects of buffer control
    • G11B2020/10685—Data buffering arrangements, e.g. recording or playback buffers aspects of buffer control input interface, i.e. the way data enter the buffer, e.g. by informing the sender that the buffer is busy
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10527—Audio or video recording; Data buffering arrangements
    • G11B2020/1062—Data buffering arrangements, e.g. recording or playback buffers
    • G11B2020/10675—Data buffering arrangements, e.g. recording or playback buffers aspects of buffer control
    • G11B2020/10694—Data buffering arrangements, e.g. recording or playback buffers aspects of buffer control output interface, i.e. the way data leave the buffer, e.g. by adjusting the clock rate
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10527—Audio or video recording; Data buffering arrangements
    • G11B2020/1062—Data buffering arrangements, e.g. recording or playback buffers
    • G11B2020/1075—Data buffering arrangements, e.g. recording or playback buffers the usage of the buffer being restricted to a specific kind of data
    • G11B2020/10759—Data buffering arrangements, e.g. recording or playback buffers the usage of the buffer being restricted to a specific kind of data content data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
    • G11B20/1816—Testing
    • G11B2020/183—Testing wherein at least one additional attempt is made to read or write the data when a first attempt is unsuccessful
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
    • G11B20/1833—Error detection or correction; Testing, e.g. of drop-outs by adding special lists or symbols to the coded information
    • G11B2020/185—Error detection or correction; Testing, e.g. of drop-outs by adding special lists or symbols to the coded information using an low density parity check [LDPC] code
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B2220/00—Record carriers by type
    • G11B2220/20—Disc-shaped record carriers
    • G11B2220/25—Disc-shaped record carriers characterised in that the disc is based on a specific recording technology
    • G11B2220/2508—Magnetic discs
    • G11B2220/2516—Hard disks

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Multimedia (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Noise Elimination (AREA)
  • Dc Digital Transmission (AREA)
  • Error Detection And Correction (AREA)

Abstract

本发明的多种实施例提供了用于数据处理的***和方法。例如，本发明的某些实施例提供了噪声降低的数据处理电路。所述电路包括选择器电路、采样集平均电路、以及数据检测电路。所述选择器电路基于选择控制信号提供新的采样集或者平均采样集作为采样输出。所述采样集平均电路接收所述新的采样集并提供所述平均采样集。所述平均采样集基于所述新的采样集的两个或更多个实例。所述数据检测电路接收所述采样输出，并且对所述采样输出执行数据检测算法，并提供所述选择控制信号和数据输出。

Description

用于噪声降低的数据检测的***和方法
相关申请的交叉引用
本申请要求由Yang等人于2008年11月20日提交的、名称为“Systems and Methods for Noise Reduced Data Detection”的美国专利申请(非临时专利申请)No.61/116,389的优先权。通过引用将上述专利申请整体合并在此以用于所有目的。
技术领域
本发明涉及用于检测和/或解码信息的***和方法，并且更具体的，涉及用于降低检测和/或解码信息时其中的噪声的***和方法。
背景技术
已经开发了各种各样的数据传送***，包括存储***、蜂窝电话***、以及无线电传输***。在上述的每一***中，数据从发送器经由某种介质传送到接收器。例如，在存储***中，数据从发送器(即，写入功能)经由存储介质发送到接收器(即，读取功能)。任何传送的有效性受正在从所述介质接收的数据中明显的任何噪声的影响。在某些情况下，接收信号呈现出不允许任何下游数据检测处理收敛的噪声水平。为了提高收敛的可能性，各种现有的处理利用两个或更多个检测及解码迭代。然而，即使利用这样的扩展了的数据检测能力，接收信号中包含的噪声仍可能阻碍收敛。
因此，至少出于上述理由，在本领域中存在对更先进的用于数据处理的***和方法的需求。
发明内容
本发明涉及用于检测和/或解码信息的***和方法，并且更具体的，涉及用于降低检测和/或解码信息时其中的噪声的***和方法。
本发明的多种实施例提供了噪声降低的数据处理电路。所述电路包括选择器电路、采样集平均电路、以及数据检测电路。选择器电路基于选择控制信号提供新的采样集或者平均采样集作为采样输出。所述采样集平均电路接收所述新的采样集并提供所述平均采样集。所述平均采样集基于所述新的采样集的两个或更多个实例。所述数据检测电路接收所述采样输出，并且对所述采样输出执行数据检测算法，并提供所述选择控制信号和数据输出。上述实施例的某些实例包括采样缓存器，其存储来自所述选择器电路的采样输出，并将所述采样输出提供到所述数据检测电路。在特定实例中，所述采样集平均电路包括所述采样缓存器和加法器电路。所述加法器电路将所述新的采样集加到所述采样输出。
在上述实施例的多种实例中，所述采样缓存器包括除法器电路。所述除法器电路将所述采样输出除以所述采样输出中所包含的所述新的采样集的实例的数目，并且所述除法器电路的输出被作为采样输出提供到所述数据检测电路。在上述实施例的其它实例中，所述采样输出中所包含的所述新的采样集的实例的数目是二的幂。在这样的实例中，移位电路将所述采样输出除以所述采样输出中所包含的所述新的采样集的实例的数目。所述移位电路的输出被作为采样输出提供到所述数据检测电路。
在上述实施例的某些实例中，在所述数据检测电路在处理所述新的采样集的初始实例时未收敛的情况下，断言选择控制信号以将所述平均采样集选择作为所述采样输出。在本发明的多种实施例中，所述数据检测电路包括通道检测器和低密度奇偶校验解码器。所述通道检测器接收所述采样输出，并且所述通道检测器的输出被提供到所述低密度奇偶校验解码器。在上述实施例的特定实例中，所述数据检测电路进一步包括/硬判决缓存器。通过所述软/硬判决缓存器提供所述数据输出。在本发明的一些实施例中，所述数据检测电路进一步包括平均重试逻辑电路，其接收所述低密度奇偶校验解码器是否收敛的指示，并断言所述选择控制信号。
本发明的其它实施例提供了用于执行降低了噪声的数据处理的方法。所述方法包括：接收新的采样集的第一实例；以及对所述新的采样集执行数据检测。在所述数据检测未收敛的情况下，接收所述新的采样集的第二实例并执行采样集平均。所述采样集平均包括至少将所述新的采样集的所述第一实例与所述新的采样集的所述第二实例相加，以生成平均采样集。然后对平均采样集执行数据检测。在上述实施例的特定实例中，所述方法进一步包括接收所述新的采样集的第三实例和第四实例。
本发明的其它实施例还提供了用于有选择地执行降低了噪声的数据处理的***。所述***包括由介质获得的数据输入。所述***进一步包括数据处理电路，所述数据处理电路包括选择器电路、采样集平均电路、和数据检测电路。选择器电路基于选择控制信号提供新的采样集或者平均采样集作为采样输出。所述采样集平均电路接收所述新的采样集并提供所述平均采样集。所述平均采样集基于所述新的采样集的两个或更多个实例。所述数据检测电路接收所述采样输出，并且对所述采样输出执行数据检测算法并提供所述选择控制信号和数据输出。在某些情况下，所述介质是磁存储介质。在其它实例中，所述介质是传输介质，诸如，例如，无线传输介质、有线传输介质、或光传输介质。
发明内容仅提供了本发明的某些实施例的概要。从下面的详细说明、所附权利要求以及附图，本发明的许多其它的目的、特征、优点以及其它实施例将变得更加全面清楚。
附图说明
参考在说明书的剩余部分中描述的附图可以实现对本发明的多种实施例的进一步理解。在附图中，贯穿若干张图使用相同的参考数字来表示类似的组件。在某些实例中，将由小写字母构成的下标与参考数字关联，以表示多个类似组件中的一个。在提及参考数字而没有对存在的下标的详细说明时，意图是表示所有这些多个类似组件。
图1示出了根据本发明多种实施例的包括噪声降低前端的数据处理电路；
图2示出了根据本发明多种实施例的另一包括噪声降低前端的数据处理电路；
图3是示出了根据本发明多种实施例的数据处理方法的流程图；
图4是根据本发明多种实施例的包括具有噪声降低前端的读通道的数据存储***；以及
图5是根据本发明某些实施例的包括具有噪声降低前端的接收器的***。
具体实施方式
本发明涉及用于检测和/或解码信息的***和方法，并且更具体的，涉及用于降低检测和/或解码信息时其中的噪声的***和方法。
本发明的多种实施例提供了这样的数据处理电路，其降低或消除了与传送的数据集关联的读取和/或写入噪声的影响。在本发明的一些实施例中，有选择地利用所述噪声降低。在这样的情况下，所述噪声降低可能涉及某种程度的延迟(latency)。通过有选择地使能(enable)噪声降低，仅在必要时发生所述延迟。在本发明的一些实施例中，通过多次(multiply)接收给定的数据集以及将多个读取平均来提供所述噪声降低。该平均处理有助于降低可能在数据集的传送期间已经引入的与数据无关的噪声。然后将所述平均数据集提供用于数据检测，其中所述噪声降低增加了所述数据检测处理将收敛的可能性。在一些实施例中，仅在未作平均的数据集未收敛之后选择所述噪声降低功能。
转到图1，示出了根据本发明某些实施例的数据处理电路100，其包括噪声降低前端电路105。噪声降低前端电路105包括：多路复用器电路120，其能够基于选择控制信号137在新的采样输入103和平均采样输入117之间进行选择。新的采样输入103包括数据集的一定数量的采样。在某些情况下，新的采样输入103由磁存储介质获得。在其它情况下，新的采样输入103由传输信道(通道)获得。基于在此提供的本公开，本领域的普通技术人员将认识到用于新的采样输入103的多种源。多路复用器电路120将所选择的采样集(即，新的采样输入103或平均采样输入117)提供到采样缓存器125。采样缓存器125将采样输出127提供到选择性加法器电路110。由选择性加法器电路110通过将从采样缓存器125接收的采样输出127的一定数量的实例平均而产生平均采样输入117。使能输入115通过写入新的采样输入103来控制选择性加法器电路110的平均输出的重置。
另外，采样输出127被提供到数字检测电路135，所述数字检测电路135负责解码和/或检测由采样输出127表示的信息。数字检测电路135可以是本领域中已知的任何检测/解码电路。例如，数字检测电路135可以包括向如本领域中已知的低密度奇偶校验解码器进行馈送的通道检测器。作为另一示例，数字检测电路135可以包括向如本领域中已知的里德-所罗门解码器(Reed Solomon decoder)进行馈送的通道检测器。基于在此提供的本公开，本领域的普通技术人员将认识到无数的可以用来实现根据本发明不同实施例的数字检测电路135的解码器和/或检测器。数字检测电路135提供数据输出140。
除所述标准的解码和检测电路以外，数字检测电路135还被修改以提供选择控制信号137和使能输入115。选择控制信号137和使能输入115确定是否就给定的数据集实施噪声降低前端电路105的噪声降低处理。下面的伪代码描述了噪声降低前端电路105的操作：
/*建立噪声降低前端的控制*/
If(数据集收敛){
        -提供数据输出140；
        -断言选择控制信号137以选择新的采样输入103；
        -断言使能输入115以使新的采样输入103被写入到选择性加法器电路110；
        -将计数值(Count)重置}
Else{
        /*在尝试进行平均之后未收敛*/
        If(先前未收敛){
                -在数据输出140中指示无重试错误；
                -断言选择控制信号137以选择新的采样输入103；
                -断言使能输入115以使新的采样输入103被写入到选择性加法器电路110；
                -将Count重置}
        /*未收敛，但是也未尝试进行平均*/
        Else{
                -在数据输出140中指示重试错误；
                -断言选择控制信号137以选择平均采样输入117；
                -断言使能输入115以使采样输出127与新的采样输入103进行平均}}
/*在数据先前收敛的情况下的处理*/
If(选择控制信号被断言以选择新采样信号输入103){
        -选择下一数据以将其读取作为新的采样输入103；
        -将新的采样输入103提供到数字检测电路135；
        -执行数据检测和/或解码}
/*在数据未收敛的情况下的处理*/
Else{
        /*执行所接收的数据集的多个实例的平均*/
        For(Count＝0toCount＝规定的计数值){
                -选择先前接收的数据集，以将其重读取为新的采样输入103；
                -将新的采样输入103与采样输出127进行平均；
                -将平均值写入到采样缓存器125；
                -增加Count}
        -将平均采样输入117提供到数字检测电路135；
        -执行数据检测和/或解码}
与前面的伪代码以及图1中示出的实施例一致的，每当数字检测电路135收敛时，提供数据输出140。替代地，在已经使用了噪声降低前端电路105的平均处理但是数字检测电路135未收敛的情况下，数据输出140被指示为是不可恢复的。在任一情况下，选择控制信号137被断言为逻辑‘1’，并且使能输入115被断言为使得新的采样输入103被写入到选择性加法器电路110。在该设置中，被呈现为新的采样输入103的下一数据集将经由多路复用器120传递到采样缓存器125，并然后被直接传递到数字检测电路135，在这里执行所述检测和/或解码处理以得出数据输出140。通过这样做，在使用噪声降低前端电路105的功能性并发生相关联的延迟前进行处理每一数据集的尝试。如此，在不是必要时不发生与将给定的数据集的多个实例进行平均相关联的延迟。
另一方面，在数字检测电路135在操作未作平均的数据集时未收敛的情况下，数据输出140被指示为是不可用且是潜在可恢复的。在这样的情形下，将先前处理的数据集重读取一定次数(即，与伪代码中的“规定的计数值”对应的次数)。每次数据集被重读取时，它被与其他次已经读取了数据集进行平均。该平均处理在一个比特周期接一个比特周期的基础上将重读取的数据集一起平均，这导致具有与原始接收的数据集相同长度的平均数据集。该平均处理降低或消除了任何随机读取噪声(即，数据集所呈现的与数据无关的噪声)。一旦完成了规定数目的重读取和平均，则将平均采样输入117经由多路复用器120提供到采样缓存器125，并然后到数字检测电路135，在这里执行检测和/或解码处理以得出数据输出140。
在某些其中数据处理电路100被实现为硬盘驱动***的一部分的情况下，在数据处理电路100的任何迭代上处理的数据集对应于整扇区的数据。在其它情况下，所述数据集具有小于或大于整个扇区的长度。在特定情况下，所述数据集可以包括来自一个扇区的一部分以及来自另一扇区的一部分。另一方面，在数据处理电路100被实现为数据通信***的一部分的情况下，可以预先定义所述给定的数据集的长度。基于在此提供的本公开，本领域的普通技术人员将认识到可以处理的各种数据长度。
在本发明的一个特定实施例中，选择性加法器电路110被实现为加法器电路。在使能输入115被断言使得新的采样输入103要被写入到选择性加法器电路110时，所述加法器电路将新的采样输入103的每一比特加到零。这有效地导致新的采样输入103到选择性加法器电路110的写入。替代地，在使能输入115被断言使得要执行平均时，所述加法器电路在一个比特周期接一个比特周期的基础上将新的采样输入103加到采样输出127。由于新的采样输入103是采样输出127的另一实例，因此一个实例中的噪声可以操作来抵消另一实例中的噪声。由于平均输出117被写入到采样缓存器125，因此所述加法器电路和采样缓存器125的组合操作作为累加器。在将采样输出127提供到数字检测电路135之前，将累加的值除以相加的采样的数目来生成平均。在一些实施例中，采用除法器作为采样缓存器125的一部分以完成所述平均处理。在其它情况下，平均采样的数目是二的因数(factor)(即，2n)。在这些情况下，通过利用整合在采样缓存器125中的移位功能获得所述平均，其中移位的量与平均采样的数目对应。在一些实施例中，通过加权加法执行所述平均。在这些情况下，平均输出117和新输入103被乘以使得加权因子的和等于1的两个加权因子。平均输出117和新输入103的加权和被写入到采样缓存器125中。基于在此提供的本公开，本领域的普通技术人员将认识到可以用来对一定数量的新的采样103进行平均的其它电路。
转到图2，示出了根据本发明某些实施例的数据处理电路200，其包括噪声降低前端电路205。噪声降低前端电路205包括：多路复用器电路220，其能够基于选择控制信号237在新的采样输入203和平均采样输入217之间进行选择。新的采样输入203包括数据集的一定数量的采样。在某些情况下，新的采样输入203由磁存储介质获得。在其它情况下，新的采样输入203由传输信道(通道)获得。基于在此提供的本公开，本领域的普通技术人员将认识到用于新的采样输入203的多种源。多路复用器电路220将所选择的采样集(即，新的采样输入203或平均采样输入217)提供到采样缓存器225。采样缓存器225将采样输出227提供到选择性加法器电路210。由选择性加法器电路210通过将从采样缓存器225接收的采样输出227的一定数量的实例平均而产生平均采样输入217。使能输入215通过写入新的采样输入203来控制选择性加法器电路210的平均输出的重置。
另外，采样输出227被提供到通道检测器250，所述通道检测器250执行检测处理并将一系列的硬输出和软输出提供到低密度奇偶校验解码器260。低密度奇偶校验解码器260可以执行一个或更多个局部迭代264，其中，如本领域中已知的，在前的低密度奇偶校验的结果反馈以用于执行另一低密度奇偶校验。在某些情况下，可以执行一个或更多个全局迭代262，其中，如本领域中已知的，在前的低密度奇偶校验的结果反馈以用于执行低密度奇偶校验和通道检测器250的另一迭代。低密度奇偶校验解码器260将数据输出提供到如本领域中已知的软/硬判决缓存器280。软/硬判决缓存器280提供数据输出240。
除所述标准解码电路以外，低密度奇偶校验解码器260还指示低密度奇偶校验解码器260是否收敛。在结果收敛的情况下，收敛指示符268被断言。否则，收敛指示符268被去断言。平均重试逻辑电路270接收收敛指示符268，并提供选择控制信号237和使能输入215。选择控制信号237和使能输入215确定是否就给定的数据集实施噪声降低前端电路205的噪声降低处理。下面的伪代码描述了噪声降低前端电路205的操作：
/*设置噪声降低前端的控制*/
If(收敛指示符被断言){
        -提供数据输出240；
        -将选择控制信号237断言以选择新的采样输入203；
        -将使能输入215断言以使新的采样输入203被写入到选择性加法器电路210；
        -将计数值(Count)重置}
Else{
    /*在尝试平均之后未收敛*/
        If(先前未收敛){
                -停止(withhold)数据输出240；
                -将选择控制信号237断言以选择新的采样输入203；
                -将使能输入215断言以使新的采样输入203被写入到选择性加法器电路210；
                -将Count重置}
        /*未收敛，但也未尝试平均*/
        Else{
                -停止数据输出240；
                -将选择控制信号237断言以选择平均采样输入217；
                -将使能输入215断言以使采样输出227与新的采样输入203进行平均}}
/*在数据在先前收敛的情况下的处理*/
If(选择控制信号被断言以选择新的采样输入203){
        -选择下一数据以将其读取作为新的采样输入203；
        -将新的采样输入203提供到数字检测电路235；
        -执行数据检测和解码}
/*在数据未收敛的情况下的处理*/
Else{
        /*执行所接收的数据集的多个实例的平均*/
        For(Count＝0toCount＝规定的计数值){
                -选择先前接收的数据集以将其重读取为新的采样输入203；
                -将新的采样输入203与采样输出227进行平均；
                -将平均值写入到采样缓存器225；
                -增加Count}
        -将平均采样输入217提供到数字检测电路235；
        -执行数据检测和解码}
与前面的伪代码以及图2中示出的实施例一致的，每当低密度奇偶校验解码器260收敛时，提供数据输出240。替代地，在已经使用了噪声降低前端电路205的平均处理但是低密度奇偶校验解码器260未收敛的情况下，数据输出240被指示为是不可恢复的。在任一情况下，选择控制信号237被断言为逻辑‘1’，并且使能输入215被断言为使得新的采样输入203被写入到选择性加法器电路210。在该设置中，被呈现作为新的采样输入203的下一个数据集将经由多路复用器220传递到采样缓存器225，并然后被直接传递到通道检测器250，在这里执行所述检测和/或解码处理以得出数据输出240。通过这样做，在使用噪声降低前端电路205的功能性以及发生相关联的延迟之前进行处理每一数据集的尝试。如此，在不是必要时不发生与将给定的数据集的多个实例平均相关联的延迟。
另一方面，在低密度奇偶校验解码器260在操作未作平均的数据集时未收敛的情况下，数据输出240被指示为是不可用且是潜在可恢复的。在这样的情形下，将先前处理的数据重读一定次数(即，与伪代码中的“规定的计数值”对应的次数)。每次数据集被重读时，它被与其他次已经读取了数据集进行平均。这样平均处理在一个比特周期接一个比特周期的基础上将重读取的数据集一起平均，这导致具有与原始接收的数据集相同长度的平均数据集。该平均处理降低或消除了任何随机噪声(即，数据集所呈现的与数据无关的噪声)。一旦完成了规定数目的重读取和平均，则将平均采样输入217经由多路复用器220提供到采样缓存器225，并然后提供到通道检测器250和低密度奇偶校验解码器260，在这里执行检测和/或解码处理到以得出数据输出240。
在某些其中数据处理电路200被实现为硬盘驱动***的一部分的情况下，在数据处理电路200的任何迭代上处理的数据集对应于整扇区的数据。在其它情况下，所述数据集具有小于或大于整个扇区的长度。在特定情况下，所述数据集可以包括来自一个扇区的一部分以及来自另一扇区的一部分。另一方面，在数据处理电路200被实现为数据通信***的一部分的情况下，可以预先定义所述给定的数据集的长度。基于在此提供的本公开，本领域的普通技术人员将认识到可以处理的多种数据长度。
在本发明的一个特定实施例中，选择性加法器电路210被实现为加法器电路。在使能输入215被断言为使得新的采样输入203要被写入到选择性加法器电路210时，所述加法器电路将新的采样输入203的每一比特加到零。这有效地导致新的采样输入203到选择性加法器电路210的写入。替代地，在使能输入215被断言为使得要执行平均时，所述加法器电路在一个比特周期接一个比特周期的基础上将新的采样输入203加到采样输出227。由于新的采样输入203是采样输出227的另一实例，因此一个实例中的噪声可以操作来抵消另一实例中的噪声。由于平均输出217写入到采样缓存器225，因此所述加法器电路和采样缓存器225的组合操作作为累加器。在将采样输出227提供通道检测器250和低密度奇偶校验解码器260之前，将累加的值除以相加的采样的数目来生成平均。在一些实施例中，采用除法器作为采样缓存器225的一部分以完成所述平均处理。在其它情况下，平均采样的数目是二的因数(即，2n)。在这些情况下，通过利用整合在采样缓存器225中的移位功能获得所述平均，其中移位的量与平均采样的数目对应。此外，在一些实施例中，通过计算新的采样输入203和采样输出227的加权和获得所述平均，其中加权系数是可编程的，并且和总计达1。在这些情况下，避免了除法器，并且与利用累加器和除法器相比，存储在Y采样缓存器225中的采样可以具有较小的位宽。基于在此提供的本公开，本领域的普通技术人员将认识到可以用来对一定数量的新采样203进行平均的其它电路。
转到图3，流程图300示出了根据本发明多种实施例的数据处理方法。根据流程图300，读取与规定的信息集对应的数据(框302)。这可以包括，例如，感测来自磁存储介质的信息以及将该信息提供为一系列的数字采样。这些数据采样被接收作为新的采样输入(框304)。所接收的新的采样输入被缓存(框306)，并对新接收的数据采样执行数据检测处理(框308)。可以根据本领域中已知的任何数据检测/解码器处理来执行所述数据检测处理。在一个特定情况中，所述数据检测处理包括执行通道(信道)检测处理接着低密度奇偶校验解码处理，如本领域中已知的。
确定所述数据检测处理是否收敛(框310)。在所述数据检测处理收敛(框310)的情况下，所述数据输出被提供作为输出(框350)。然后，读取与下一规定的信息集对应的数据(框302)，并对于下一数据输入重复框304-310的处理。
替代地，在所述数据检测处理未收敛(框310)的情况下，重读取与所述规定的数据集对应的数据(框322)。这可以包括，例如，对先前读取的相同数据集执行与框302相同的处理。将该新读取的数据集与原始读取的数据集(或者与对于第二或更后读取的平均数据集)平均(框324)，并将所得到的平均存储到采样缓存器(框326)。然后确定是否计划数量的重读取已经被一起平均(框328)。在尚未完成计划数量的重读取(框328)的情况下，再一次重读取所述规定的信息集(框322)，并对于新读取的数据采样重复框324-328的处理。
替代地，在计划数量的重读取已经并入在所述平均中(框328)的情况下，对平均采样执行所述数据检测处理(框330)。所述数据检测处理除了到该处理的输入是平均采样集之外，是与先前就框308讨论的相同的数据检测处理。确定所述数据检测处理是否收敛(框332)。在所述数据检测处理收敛(框332)的情况下，所述数据输出被提供作为输出(框350)。然后，读取与下一规定的信息集对应的数据(框302)，并对于所述下一数据输入重复框304-310的处理。替代地，在该数据检测处理未收敛(框332)的情况下，指示错误(框334)。然后，读取与下一规定的信息集对应的数据(框302)，并对于下一数据输入重复框304-310的处理。
转到图4，示出了根据本发明多种实施例的数据存储***400。数据存储***400可以是例如硬盘驱动器。数据存储***400包括具有噪声降低前端的读通道410。所并入的噪声降低前端可以是能够降低接收信号中明显的噪声的任何噪声降低前端。在本发明的一些实施例中，读通道410被与上面就图1讨论的类似地实现。读通道410接收经由读/写头组件476和前置放大器430从盘片478获得的信息。另外，数据存储***400包括接口控制器420、硬盘控制器466、马达控制器468、和主轴马达472。接口控制器420控制到盘片478/来自盘片478的数据的寻址和时序。盘片478上的数据由可以由磁信号的群组构成，所述磁信号可以由读/写头组件476在该组件被正确地放置盘片478之上时检测。在典型的读操作中，通过马达控制器468将读/写头组件476准确地放置在盘片478上的期望的数据轨道之上。马达控制器468在硬盘控制器466的指引下，通过将读/写头组件476移动到盘片478上的适当数据轨道，来既相对于盘片478定位读/写头组件476又驱动主轴马达472。主轴马达472使盘片478以确定的旋转速率(RPM)旋转(spin)。
一旦读/写头组件476邻近适当的数据轨道放置，则在通过主轴马达472使盘片478旋转时通过读/写头组件476感测盘片478上的表示数据的磁信号。所感测的磁信号被提供为表示盘片478上的磁数据的连续、微小的模拟信号。该微小的模拟信号被从读/写头组件476经由前置放大器430传送到读通道模块410。前置放大器430操作用于将从盘片478获得的所述微小的模拟信号放大。另外，前置放大器430操作用于将来自读通道模块410的预定要写入到盘片478的数据放大。反过来，读通道模块410将所接收的模拟信号解码并数字化，以重新生成原始写入到盘片478的信息。在所述数据未收敛的情况下，可以将其重读取多次，并且然后可以对重读取的数据的平均进行解码和数字化，如上面就图1所讨论的。解码的数据被作为读取数据403提供到接收电路。写入操作基本上与前面的读取操作相反，其中写入数据401被提供到读通道模块410。然后该数据被编码并写入到盘片478。
转到图5，示出了根据本发明的一个或更多个实施例的包括具有选择性前端噪声降低电路的接收器595的通信***591。通信***591包括发送器593，其操作用于经由如本领域中已知的传送介质597发送编码的信息。通过接收器595从传送介质597接收编码的数据。接收器595合并有与上面就图1讨论的类似的数据处理***，并操作用于解码所传送的信息。在跨传送介质的传送在接收数据中引入过多噪声的情况下，接收器595的数据检测处理可能不能够得出想要的信息。在这样的情况下，可以从发送器593请求所述信息的一次或更多次另外的传输。将这些与原始接收的传输进行平均，以使得所述传输中的与数据无关的噪声被平均。然后利用接收器595的数据解码处理再处理该平均信号。应当注意，传送介质597可以是传送信息的任何介质，包括(但是不限于)：有线接口、光学接口、无线接口、和/或其组合。基于在此提供的本公开，本领域的普通技术人员将认识到可以就本发明不同实施例使用的可能包括缺陷的多种介质。
总而言之，本发明提供了对于执行噪声降低的数据解码和/或检测的***、装置、方法和布置。尽管上面已经给出了对本发明的一个或更多个实施例的详细说明，但是各种各样的替代、修改和等效物对于本领域技术人员将是显而易见的，而没有偏离本发明的精神。例如，本发明的一个或更多个实施例可以应用于各种各样的数据存储***和数字通信***，诸如，例如，带式记录***、光盘驱动器、无线***、和数字预订(subscribe)线路***。因此，上面的描述不应该被作为对由所附权利要求所限定的本发明范围的限制。

Claims (20)

1.一种噪声降低的数据处理电路，所述电路包括：
选择器电路，其中所述选择器电路基于选择控制信号提供新的采样集或者平均采样集作为采样输出；
采样集平均电路，其中所述采样集平均电路接收所述新的采样集并提供所述平均采样集，以及其中所述平均采样集基于所述新的采样集的两个或更多个实例；以及
数据检测电路，其中所述数据检测电路接收所述采样输出，以及其中所述数据检测电路对所述采样输出执行数据检测算法，并提供所述选择控制信号和数据输出。
2.如权利要求1所述的电路，其中所述电路进一步包括：
采样缓存器，其中所述采样缓存器存储来自所述选择器电路的采样输出，以及其中所述采样缓存器将所述采样输出提供到所述数据检测电路。
3.如权利要求1所述的电路，其中所述采样集平均电路包括：
采样缓存器，其中所述采样缓存器存储来自所述选择器电路的采样输出，以及其中所述采样缓存器将所述采样输出提供到所述数据检测电路；以及
加法器电路，其中所述加法器电路将所述新的采样集加到所述采样输出。
4.如权利要求3所述的电路，其中所述采样缓存器包括除法器电路，以及其中所述除法器电路将所述采样输出除以所述采样输出中所包含的所述新的采样集的实例的数目，以及其中所述除法器电路的输出被作为所述采样输出提供到数据检测电路。
5.如权利要求3所述的电路，其中所述采样输出中所包含的所述新的采样集的实例的数目是二的幂，其中移位电路将所述采样输出除以所述采样输出中所包含的所述新的采样集的实例的数目，以及其中所述移位电路的输出被作为所述采样输出提供到数据检测电路。
6.如权利要求1所述的电路，其中在所述数据检测电路在处理所述新的采样集的初始实例时未收敛的情况下，所述选择控制信号被断言以选择所述平均采样集作为所述采样输出。
7.如权利要求1所述的电路，其中所述数据检测电路包括：
通道检测器；以及
低密度奇偶校验解码器，其中所述通道检测器接收所述采样输出，以及其中所述通道检测器的输出被提供到所述低密度奇偶校验解码器。
8.如权利要求7所述的电路，其中所述数据检测电路进一步包括软/硬判决缓存器，以及其中通过所述软/硬判决缓存器提供所述数据输出。
9.如权利要求7所述的电路，所述数据检测电路进一步包括平均重试逻辑电路，其中所述平均重试逻辑电路接收所述低密度奇偶校验解码器是否收敛的指示，以及其中所述平均重试逻辑电路断言所述选择控制信号。
10.一种用于执行降低噪声的数据处理的方法，所述方法包括：
接收新的采样集的第一实例；
对所述新的采样集执行数据检测，其中所述数据检测不收敛；
接收所述新的采样集的第二实例；
执行采样集平均，其中所述采样集平均包括至少将所述新的采样集的所述第一实例与所述新的采样集的所述第二实例相加以生成平均采样集；以及
对所述平均采样集执行数据检测。
11.如权利要求10所述的方法，其中所述数据检测包括执行通道检测和低密度奇偶校验解码。
12.如权利要求10所述的方法，其中所述方法进一步包括：
接收所述新的采样集的第三实例；
接收所述新的采样集的第四实例；以及
其中所述采样集平均包括将所述新的采样集的所述第一实例、所述新的采样集的所述第二实例、所述新的采样集的所述第三实例、以及所述新的采样集的所述第四实例相加；并除以四来生成所述平均采样集。
13.一种用于有选择地执行降低噪声的数据处理的***，所述***包括：
数据输入，其中所述数据输入由介质获得；
数据处理电路，其中所述数据处理电路包括：
选择器电路，其中所述选择器电路基于选择控制信号提供新的采样集或者平均采样集作为采样输出；
采样集平均电路，其中所述采样集平均电路接收所述新的采样集并提供所述平均采样集，以及其中所述平均采样集基于所述新的采样集的两个或更多个实例；以及
数据检测电路，其中所述数据检测电路接收所述采样输出，以及其中所述数据检测电路对所述采样输出执行数据检测算法，并提供所述选择控制信号和数据输出。
14.如权利要求13所述的***，其中所述介质是磁存储介质。
15.如权利要求13所述的***，其中所述介质是传输介质。
16.如权利要求15所述的***，其中所述传输介质选择自由以下构成的组：无线传输介质、有线传输介质、以及光传输介质。
17.如权利要求13所述的***，其中所述采样集平均电路包括：
采样缓存器，其中所述采样缓存器存储来自所述选择器电路的采样输出，以及其中所述采样缓存器将所述采样输出提供到所述数据检测电路；以及
加法器电路，其中所述加法器电路将所述新的采样集加到所述采样输出。
18.如权利要求17所述的***，其中所述采样缓存器包括除法器电路，以及其中所述除法器电路将所述采样输出除以所述采样输出中所包含的所述新的采样集的实例的数目，以及其中所述除法器的输出被作为所述采样输出提供到所述数据检测电路。
19.如权利要求17所述的***，其中所述采样输出中所包含的所述新的采样集的实例的数目是二的幂，其中所述移位电路将所述采样输出除以所述采样输出中所包含的所述新的采样集的实例的数目，以及其中所述移位电路的输出被作为所述采样输出提供到所述数据检测电路。
20.如权利要求13所述的***，其中在所述数据检测电路在处理所述新的采样集的初始实例时未收敛的情况下，所述选择控制信号被断言以选择所述平均采样集作为所述采样输出。
CN2009801178653A 2008-11-20 2009-04-17 用于噪声降低的数据检测的***和方法 Pending CN102037513A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11638908P 2008-11-20 2008-11-20
US61/116,389 2008-11-20
PCT/US2009/040986 WO2010059264A1 (en) 2008-11-20 2009-04-17 Systems and methods for noise reduced data detection

Publications (1)

Publication Number Publication Date
CN102037513A true CN102037513A (zh) 2011-04-27

Family

ID=42198429

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009801178653A Pending CN102037513A (zh) 2008-11-20 2009-04-17 用于噪声降低的数据检测的***和方法

Country Status (7)

Country Link
US (1) US20110080211A1 (zh)
EP (1) EP2347416A4 (zh)
JP (1) JP2012509549A (zh)
KR (1) KR20110086504A (zh)
CN (1) CN102037513A (zh)
TW (1) TW201108211A (zh)
WO (1) WO2010059264A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103546238A (zh) * 2012-07-10 2014-01-29 株式会社东芝 接收机以及接收方法

Families Citing this family (78)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8245104B2 (en) 2008-05-02 2012-08-14 Lsi Corporation Systems and methods for queue based data detection and decoding
US8266505B2 (en) 2009-08-12 2012-09-11 Lsi Corporation Systems and methods for retimed virtual data processing
US8804260B2 (en) 2010-09-13 2014-08-12 Lsi Corporation Systems and methods for inter-track interference compensation
US8560930B2 (en) 2010-10-11 2013-10-15 Lsi Corporation Systems and methods for multi-level quasi-cyclic low density parity check codes
US8566379B2 (en) 2010-11-17 2013-10-22 Lsi Corporation Systems and methods for self tuning target adaptation
US8810940B2 (en) 2011-02-07 2014-08-19 Lsi Corporation Systems and methods for off track error recovery
US8699167B2 (en) 2011-02-16 2014-04-15 Lsi Corporation Systems and methods for data detection using distance based tuning
US8446683B2 (en) 2011-02-22 2013-05-21 Lsi Corporation Systems and methods for data pre-coding calibration
US8693120B2 (en) 2011-03-17 2014-04-08 Lsi Corporation Systems and methods for sample averaging in data processing
US8854753B2 (en) 2011-03-17 2014-10-07 Lsi Corporation Systems and methods for auto scaling in a data processing system
US8611033B2 (en) 2011-04-15 2013-12-17 Lsi Corporation Systems and methods for selective decoder input data processing
US8670955B2 (en) 2011-04-15 2014-03-11 Lsi Corporation Systems and methods for reliability assisted noise predictive filtering
US8887034B2 (en) 2011-04-15 2014-11-11 Lsi Corporation Systems and methods for short media defect detection
US8566665B2 (en) 2011-06-24 2013-10-22 Lsi Corporation Systems and methods for error correction using low density parity check codes using multiple layer check equations
US8499231B2 (en) 2011-06-24 2013-07-30 Lsi Corporation Systems and methods for reduced format non-binary decoding
US8560929B2 (en) 2011-06-24 2013-10-15 Lsi Corporation Systems and methods for non-binary decoding
US8830613B2 (en) 2011-07-19 2014-09-09 Lsi Corporation Storage media inter-track interference cancellation
US8819527B2 (en) 2011-07-19 2014-08-26 Lsi Corporation Systems and methods for mitigating stubborn errors in a data processing system
US8879182B2 (en) 2011-07-19 2014-11-04 Lsi Corporation Storage media inter-track interference cancellation
US8854754B2 (en) 2011-08-19 2014-10-07 Lsi Corporation Systems and methods for local iteration adjustment
US8539328B2 (en) 2011-08-19 2013-09-17 Lsi Corporation Systems and methods for noise injection driven parameter selection
US9026572B2 (en) 2011-08-29 2015-05-05 Lsi Corporation Systems and methods for anti-causal noise predictive filtering in a data channel
US8661324B2 (en) 2011-09-08 2014-02-25 Lsi Corporation Systems and methods for non-binary decoding biasing control
US8681441B2 (en) 2011-09-08 2014-03-25 Lsi Corporation Systems and methods for generating predictable degradation bias
US8850276B2 (en) 2011-09-22 2014-09-30 Lsi Corporation Systems and methods for efficient data shuffling in a data processing system
US8767333B2 (en) 2011-09-22 2014-07-01 Lsi Corporation Systems and methods for pattern dependent target adaptation
US8689062B2 (en) 2011-10-03 2014-04-01 Lsi Corporation Systems and methods for parameter selection using reliability information
US8479086B2 (en) 2011-10-03 2013-07-02 Lsi Corporation Systems and methods for efficient parameter modification
US8578241B2 (en) 2011-10-10 2013-11-05 Lsi Corporation Systems and methods for parity sharing data processing
US8862960B2 (en) 2011-10-10 2014-10-14 Lsi Corporation Systems and methods for parity shared data encoding
US8443271B1 (en) 2011-10-28 2013-05-14 Lsi Corporation Systems and methods for dual process data decoding
US8683309B2 (en) 2011-10-28 2014-03-25 Lsi Corporation Systems and methods for ambiguity based decode algorithm modification
US8527858B2 (en) 2011-10-28 2013-09-03 Lsi Corporation Systems and methods for selective decode algorithm modification
US8751913B2 (en) 2011-11-14 2014-06-10 Lsi Corporation Systems and methods for reduced power multi-layer data decoding
US8531320B2 (en) 2011-11-14 2013-09-10 Lsi Corporation Systems and methods for memory efficient data decoding
US8443251B1 (en) 2011-12-15 2013-05-14 Lsi Corporation Systems and methods for out of order processing in a data retry
US8868854B2 (en) 2011-12-15 2014-10-21 Lsi Corporation Systems and methods for handling out of order reporting in a storage device
US8630053B2 (en) 2012-02-14 2014-01-14 Lsi Corporation Systems and methods for parameter modification during data processing retry
US8731115B2 (en) * 2012-03-08 2014-05-20 Lsi Corporation Systems and methods for data processing including pre-equalizer noise suppression
US8826105B2 (en) 2012-04-12 2014-09-02 Lsi Corporation Data processing system with out of order transfer
US8762815B2 (en) 2012-04-30 2014-06-24 Lsi Corporation Systems and methods for data decoder state preservation during extended delay processing
US8775897B2 (en) 2012-05-07 2014-07-08 Lsi Corporation Data processing system with failure recovery
US8775898B2 (en) 2012-05-17 2014-07-08 Lsi Corporation Systems and methods for hardware flexible low density parity check conversion
US8525707B1 (en) 2012-05-17 2013-09-03 Lsi Corporation Systems and methods for dual binary and non-binary decoding processing
US8736998B2 (en) 2012-05-17 2014-05-27 Lsi Corporation Systems and methods for symbol re-grouping decoding processing
US8930794B2 (en) 2012-05-30 2015-01-06 Lsi Corporation Error injection for LDPC retry validation
US9385756B2 (en) 2012-06-07 2016-07-05 Avago Technologies General Ip (Singapore) Pte. Ltd. Data processing system with retained sector reprocessing
US8862957B2 (en) 2012-07-27 2014-10-14 Lsi Corporation Symbol selective scaling with parity forcing
US8996971B2 (en) 2012-09-04 2015-03-31 Lsi Corporation LDPC decoder trapping set identification
US9092368B2 (en) 2012-10-04 2015-07-28 Lsi Corporation Systems and methods for modified quality based priority scheduling during iterative data processing
US8856631B2 (en) 2012-10-04 2014-10-07 Lsi Corporation Systems and methods for parallel retry processing during iterative data processing
US9015550B2 (en) 2012-10-05 2015-04-21 Lsi Corporation Low density parity check layer decoder for codes with overlapped circulants
US9112531B2 (en) 2012-10-15 2015-08-18 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for enhanced local iteration randomization in a data decoder
US8996969B2 (en) 2012-12-08 2015-03-31 Lsi Corporation Low density parity check decoder with miscorrection handling
US9190104B2 (en) 2012-12-13 2015-11-17 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for data retry using averaging process
US8929009B2 (en) 2012-12-19 2015-01-06 Lsi Corporation Irregular low density parity check decoder with low syndrome error handling
US9009557B2 (en) 2013-01-21 2015-04-14 Lsi Corporation Systems and methods for reusing a layered decoder to yield a non-layered result
US9189379B2 (en) * 2013-02-06 2015-11-17 Avago Technologies General Ip (Singapore) Pte. Ltd. Buffer for managing data samples in a read channel
US8930792B2 (en) 2013-02-14 2015-01-06 Lsi Corporation Systems and methods for distributed low density parity check decoding
US8885276B2 (en) 2013-02-14 2014-11-11 Lsi Corporation Systems and methods for shared layer data decoding
US8949696B2 (en) 2013-02-19 2015-02-03 Lsi Corporation Systems and methods for trapping set disruption
US9214959B2 (en) 2013-02-19 2015-12-15 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for skip layer data decoding
US9274889B2 (en) 2013-05-29 2016-03-01 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for data processing using global iteration result reuse
US8917466B1 (en) 2013-07-17 2014-12-23 Lsi Corporation Systems and methods for governing in-flight data sets in a data processing system
US9459956B2 (en) 2013-07-19 2016-10-04 Seagate Technology Llc Data decoder with trapping set flip bit mapper
US8908307B1 (en) 2013-08-23 2014-12-09 Lsi Corporation Systems and methods for hard disk drive region based data encoding
US9196299B2 (en) 2013-08-23 2015-11-24 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for enhanced data encoding and decoding
US9400797B2 (en) 2013-09-17 2016-07-26 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for recovered data stitching
US9219503B2 (en) 2013-10-16 2015-12-22 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for multi-algorithm concatenation encoding and decoding
US9323625B2 (en) 2013-11-12 2016-04-26 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for lost synchronization data set reprocessing
US9323606B2 (en) 2013-11-21 2016-04-26 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for FAID follower decoding
US9209835B2 (en) 2013-11-27 2015-12-08 Seagate Technology Llc Read retry for non-volatile memories
US9176815B2 (en) 2013-11-28 2015-11-03 Seagate Technology Llc Flash channel with selective decoder likelihood dampening
US9385758B2 (en) 2014-01-02 2016-07-05 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for efficient targeted symbol flipping
RU2014104571A (ru) 2014-02-10 2015-08-20 ЭлЭсАй Корпорейшн Системы и способы для эффективного с точки зрения площади кодирования данных
US9378765B2 (en) 2014-04-03 2016-06-28 Seagate Technology Llc Systems and methods for differential message scaling in a decoding process
US10803902B1 (en) * 2018-08-19 2020-10-13 Seagate Technology Llc Hardware-based read sample averaging
US11961240B2 (en) 2021-06-11 2024-04-16 Mechanical Solutions Inc. Systems and methods for improved observation and detection using time video synchronization and synchronous time averaging

Family Cites Families (103)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5654611A (en) * 1979-10-05 1981-05-14 Trio Kenwood Corp Method and device for compensation of pcm digital data
JPS5678256A (en) * 1979-11-29 1981-06-27 Pioneer Electronic Corp Error correcting device for digital information signal
JPS63164535A (ja) * 1986-12-25 1988-07-07 Fujitsu Ltd デイジタル受信符号の誤り補正方式
JPH0443721A (ja) * 1990-06-11 1992-02-13 Matsushita Electric Ind Co Ltd ディジタル信号復号装置
US5612964A (en) * 1991-04-08 1997-03-18 Haraszti; Tegze P. High performance, fault tolerant orthogonal shuffle memory and method
CA2067669C (en) * 1991-04-30 1997-10-28 Akihisa Ushirokawa Method and apparatus of estimating data sequence transmitted using viterbi algorithm
US5278703A (en) * 1991-06-21 1994-01-11 Digital Equipment Corp. Embedded servo banded format for magnetic disks for use with a data processing system
US5311087A (en) * 1991-07-12 1994-05-10 Pioneer Electronic Corporation Noise removing circuit
US5392299A (en) * 1992-01-15 1995-02-21 E-Systems, Inc. Triple orthogonally interleaed error correction system
US5317472A (en) * 1992-03-17 1994-05-31 Schweitzer Engineering Laboratories, Inc. Apparatus for insuring the security of output signals from protective relays used in electric power systems
JP3085606B2 (ja) * 1992-07-16 2000-09-11 ヤマハ株式会社 ディジタルデータの誤り補正方法
US5513192A (en) * 1992-08-28 1996-04-30 Sun Microsystems, Inc. Fault tolerant disk drive system with error detection and correction
ZA947317B (en) * 1993-09-24 1995-05-10 Qualcomm Inc Multirate serial viterbi decoder for code division multiple access system applications
US5523903A (en) * 1993-12-23 1996-06-04 International Business Machines Corporation Sector architecture for fixed block disk drive
US5550870A (en) * 1994-03-02 1996-08-27 Lucent Technologies Inc. Viterbi processor
JPH07245635A (ja) * 1994-03-04 1995-09-19 Sony Corp 信号点マッピング方法および信号点検出方法
JP3328093B2 (ja) * 1994-07-12 2002-09-24 三菱電機株式会社 エラー訂正装置
US5898710A (en) * 1995-06-06 1999-04-27 Globespan Technologies, Inc. Implied interleaving, a family of systematic interleavers and deinterleavers
JPH09232973A (ja) * 1996-02-28 1997-09-05 Sony Corp ビタビ復号器
US6023783A (en) * 1996-05-15 2000-02-08 California Institute Of Technology Hybrid concatenated codes and iterative decoding
EP0841538B1 (en) * 1996-05-24 2003-02-19 Seiko Epson Corporation Position detector, encoder board, position detecting method, timer and electronic device
SG52990A1 (en) * 1996-07-09 1998-09-28 Ibm Improvements to radial self-propagation pattern generation for disk file servowriting
US5802118A (en) * 1996-07-29 1998-09-01 Cirrus Logic, Inc. Sub-sampled discrete time read channel for computer storage systems
JP3310185B2 (ja) * 1996-11-21 2002-07-29 松下電器産業株式会社 誤り訂正装置
US6377610B1 (en) * 1997-04-25 2002-04-23 Deutsche Telekom Ag Decoding method and decoding device for a CDMA transmission system for demodulating a received signal available in serial code concatenation
US6029264A (en) * 1997-04-28 2000-02-22 The Trustees Of Princeton University System and method for error correcting a received data stream in a concatenated system
US6005897A (en) * 1997-12-16 1999-12-21 Mccallister; Ronald D. Data communication system and method therefor
JP3900637B2 (ja) * 1997-12-19 2007-04-04 ソニー株式会社 ビタビ復号装置
JP2912323B1 (ja) * 1998-01-29 1999-06-28 日本放送協会 デジタルデータの受信装置
KR100277764B1 (ko) * 1998-12-10 2001-01-15 윤종용 통신시스템에서직렬쇄상구조를가지는부호화및복호화장치
US6381726B1 (en) * 1999-01-04 2002-04-30 Maxtor Corporation Architecture for soft decision decoding of linear block error correcting codes
US6216249B1 (en) * 1999-03-03 2001-04-10 Cirrus Logic, Inc. Simplified branch metric for reducing the cost of a trellis sequence detector in a sampled amplitude read channel
US6216251B1 (en) * 1999-04-30 2001-04-10 Motorola Inc On-chip error detection and correction system for an embedded non-volatile memory array and method of operation
GB2350531B (en) * 1999-05-26 2001-07-11 3Com Corp High speed parallel bit error rate tester
US6266795B1 (en) * 1999-05-28 2001-07-24 Lucent Technologies Inc. Turbo code termination
US6351832B1 (en) * 1999-05-28 2002-02-26 Lucent Technologies Inc. Turbo code symbol interleaver
SE516157C2 (sv) * 1999-05-28 2001-11-26 Ericsson Telefon Ab L M Rättning av statiska fel i en AD-omvandlare
JP2001128970A (ja) * 1999-10-29 2001-05-15 Shimadzu Corp 超音波診断装置
US6412088B1 (en) * 1999-12-02 2002-06-25 Maxtor Corporation Method and apparatus for using block reread
JP2001274698A (ja) * 2000-03-24 2001-10-05 Sony Corp 符号化装置、符号化方法及び符号化プログラムが記録された記録媒体、並びに、復号装置、復号方法及び復号プログラムが記録された記録媒体
US7184486B1 (en) * 2000-04-27 2007-02-27 Marvell International Ltd. LDPC encoder and decoder and method thereof
US6757862B1 (en) * 2000-08-21 2004-06-29 Handspring, Inc. Method and apparatus for digital data error correction coding
JP4324316B2 (ja) * 2000-10-23 2009-09-02 株式会社日立グローバルストレージテクノロジーズ 垂直磁気記録再生装置
WO2002078196A1 (en) * 2001-03-22 2002-10-03 University Of Florida Method and coding means for error-correction utilizing concatenated parity and turbo codes
US7236757B2 (en) * 2001-07-11 2007-06-26 Vativ Technologies, Inc. High-speed multi-channel communications transceiver with inter-channel interference filter
US7295623B2 (en) * 2001-07-11 2007-11-13 Vativ Technologies, Inc. High-speed communications transceiver
US20030112896A1 (en) * 2001-07-11 2003-06-19 Raghavan Sreen A. Multi-channel communications transceiver
US7073118B2 (en) * 2001-09-17 2006-07-04 Digeo, Inc. Apparatus and method for saturating decoder values
US7173783B1 (en) * 2001-09-21 2007-02-06 Maxtor Corporation Media noise optimized detector for magnetic recording
US6731442B2 (en) * 2001-10-02 2004-05-04 Seagate Technologies Llc Method and apparatus for detecting media defects
US6986098B2 (en) * 2001-11-20 2006-01-10 Lsi Logic Corporation Method of reducing miscorrections in a post-processor using column parity checks
EP1449338A1 (en) * 2001-11-21 2004-08-25 Koninklijke Philips Electronics N.V. Adaptive equalizer operating at a sampling rate asynchronous to the data rate
US7136244B1 (en) * 2002-02-22 2006-11-14 Western Digital Technologies, Inc. Disk drive employing data averaging techniques during retry operations to facilitate data recovery
ES2381012T3 (es) * 2002-07-03 2012-05-22 Dtvg Licensing, Inc Procedimiento y sistema para generar códigos de comprobación de paridad de baja densidad (LDPC)
JP2004080210A (ja) * 2002-08-13 2004-03-11 Fujitsu Ltd デジタルフィルタ
US7113356B1 (en) * 2002-09-10 2006-09-26 Marvell International Ltd. Method for checking the quality of servo gray codes
US6785863B2 (en) * 2002-09-18 2004-08-31 Motorola, Inc. Method and apparatus for generating parity-check bits from a symbol set
US7058873B2 (en) * 2002-11-07 2006-06-06 Carnegie Mellon University Encoding method using a low density parity check code with a column weight of two
US7702986B2 (en) * 2002-11-18 2010-04-20 Qualcomm Incorporated Rate-compatible LDPC codes
US7047474B2 (en) * 2002-12-23 2006-05-16 Do-Jun Rhee Decoding concatenated codes via parity bit recycling
US7505537B1 (en) * 2003-03-25 2009-03-17 Marvell International Ltd. System and method for controlling gain and timing phase in a presence of a first least mean square filter using a second adaptive filter
US7117427B2 (en) * 2003-07-09 2006-10-03 Texas Instruments Incorporated Reduced complexity decoding for trellis coded modulation
JP4095504B2 (ja) * 2003-07-31 2008-06-04 株式会社東芝 ディスク記憶装置及びシンクマーク書込み方法
KR100510549B1 (ko) * 2003-09-26 2005-08-26 삼성전자주식회사 코채널 간섭을 검출하고 경감시키는 디지털 비디오 방송수신기의 채널 상태 평가 장치 및 그 방법
US7133228B2 (en) * 2003-10-10 2006-11-07 Seagate Technology Llc Using data compression to achieve lower linear bit densities on a storage medium
DE602004011445T2 (de) * 2003-11-03 2009-01-15 Broadcom Corp., Irvine FEC-Dekodierung mit dynamischen Parametern
US7233164B2 (en) * 2003-12-17 2007-06-19 Rambus Inc. Offset cancellation in a multi-level signaling system
US7958425B2 (en) * 2004-02-19 2011-06-07 Trelliware Technologies, Inc. Method and apparatus for communications using turbo like codes
US7673213B2 (en) * 2004-02-19 2010-03-02 Trellisware Technologies, Inc. Method and apparatus for communications using improved turbo like codes
AU2005201005A1 (en) * 2004-03-05 2005-09-22 General Dynamics C4 Systems, Inc A method and system for capacity analysis for on the move adhoc wireless packet-switched networks
US7346832B2 (en) * 2004-07-21 2008-03-18 Qualcomm Incorporated LDPC encoding methods and apparatus
US20060123285A1 (en) * 2004-11-16 2006-06-08 De Araujo Daniel F Dynamic threshold scaling in a communication system
US7646829B2 (en) * 2004-12-23 2010-01-12 Agere Systems, Inc. Composite data detector and a method for detecting data
US7779325B2 (en) * 2005-01-24 2010-08-17 Agere Systems Inc. Data detection and decoding system and method
US7730384B2 (en) * 2005-02-28 2010-06-01 Agere Systems Inc. Method and apparatus for evaluating performance of a read channel
US7889823B2 (en) * 2005-03-03 2011-02-15 Seagate Technology Llc Timing recovery in a parallel channel communication system
US7370258B2 (en) * 2005-04-28 2008-05-06 Sandbridge Technologies Inc. Iterative concatenated convolutional Reed-Solomon decoding method
KR100629509B1 (ko) * 2005-05-16 2006-09-28 삼성전자주식회사 광디스크에서 독출된 신호의 신호대 잡음비 측정 장치 및그 방법
US7802172B2 (en) * 2005-06-20 2010-09-21 Stmicroelectronics, Inc. Variable-rate low-density parity check codes with constant blocklength
US20070047635A1 (en) * 2005-08-24 2007-03-01 Stojanovic Vladimir M Signaling system with data correlation detection
US7394608B2 (en) * 2005-08-26 2008-07-01 International Business Machines Corporation Read channel apparatus for asynchronous sampling and synchronous equalization
JP4356670B2 (ja) * 2005-09-12 2009-11-04 ソニー株式会社 雑音低減装置及び雑音低減方法並びに雑音低減プログラムとその電子機器用収音装置
US7523375B2 (en) * 2005-09-21 2009-04-21 Distribution Control Systems Set of irregular LDPC codes with random structure and low encoding complexity
US7929597B2 (en) * 2005-11-15 2011-04-19 Qualcomm Incorporated Equalizer for a receiver in a wireless communication system
US7712008B2 (en) * 2006-01-26 2010-05-04 Agere Systems Inc. Systems and methods for error reduction associated with information transfer
US7752523B1 (en) * 2006-02-13 2010-07-06 Marvell International Ltd. Reduced-complexity decoding of parity check codes
US7802163B2 (en) * 2006-07-31 2010-09-21 Agere Systems Inc. Systems and methods for code based error reduction
US7801200B2 (en) * 2006-07-31 2010-09-21 Agere Systems Inc. Systems and methods for code dependency reduction
US7738201B2 (en) * 2006-08-18 2010-06-15 Seagate Technology Llc Read error recovery using soft information
US20080049825A1 (en) * 2006-08-25 2008-02-28 Broadcom Corporation Equalizer with reorder
US8705752B2 (en) * 2006-09-20 2014-04-22 Broadcom Corporation Low frequency noise reduction circuit architecture for communications applications
US7702989B2 (en) * 2006-09-27 2010-04-20 Agere Systems Inc. Systems and methods for generating erasure flags
FR2909499B1 (fr) * 2006-12-01 2009-01-16 Commissariat Energie Atomique Procede et dispositif de decodage pour codes ldpc, et appareil de communication comprenant un tel dispositif
US7860335B2 (en) * 2006-12-04 2010-12-28 The Boeing Company Method and apparatus for smart signal averaging
US7971125B2 (en) * 2007-01-08 2011-06-28 Agere Systems Inc. Systems and methods for prioritizing error correction data
US20100185914A1 (en) * 2007-09-28 2010-07-22 Weijun Tan Systems and Methods for Reduced Complexity Data Processing
US8711984B2 (en) * 2008-01-22 2014-04-29 Agere Systems Llc Methods and apparatus for map detection with reduced complexity
US8161348B2 (en) * 2008-02-05 2012-04-17 Agere Systems Inc. Systems and methods for low cost LDPC decoding
US8095855B2 (en) * 2008-03-17 2012-01-10 Agere Systems Inc. Systems and methods for regenerating data from a defective medium
US8161357B2 (en) * 2008-03-17 2012-04-17 Agere Systems Inc. Systems and methods for using intrinsic data for regenerating data from a defective medium
JP5173021B2 (ja) * 2008-05-19 2013-03-27 アギア システムズ インコーポレーテッド データ検出器フィードバックループにおいて遅延を軽減するためのシステム及び方法
US8660220B2 (en) * 2008-09-05 2014-02-25 Lsi Corporation Reduced frequency data processing using a matched filter set front end
US8245120B2 (en) * 2008-09-17 2012-08-14 Lsi Corporation Power reduced queue based data detection and decoding systems and methods for using such

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103546238A (zh) * 2012-07-10 2014-01-29 株式会社东芝 接收机以及接收方法

Also Published As

Publication number Publication date
EP2347416A1 (en) 2011-07-27
WO2010059264A1 (en) 2010-05-27
JP2012509549A (ja) 2012-04-19
US20110080211A1 (en) 2011-04-07
KR20110086504A (ko) 2011-07-28
TW201108211A (en) 2011-03-01
EP2347416A4 (en) 2012-05-30

Similar Documents

Publication Publication Date Title
CN102037513A (zh) 用于噪声降低的数据检测的***和方法
US8611033B2 (en) Systems and methods for selective decoder input data processing
CN101866672B (zh) 用于预测存储介质故障的***和方法
CN102265345B (zh) 用于读数据处理***中的动态定标的***和方法
CN103034555A (zh) 用于高效率参数修改的***和方法
US8854754B2 (en) Systems and methods for local iteration adjustment
US20130097472A1 (en) Systems and Methods for Out of Order Y-Sample Memory Management
US8525707B1 (en) Systems and methods for dual binary and non-binary decoding processing
CN103377007A (zh) 以无序方式传输的数据处理***
EP2843662B1 (en) Systems and methods for multi-level encoding and decoding
US7827474B1 (en) Marking unreliable symbols in a hard disk drive read back signal
JP2013058297A (ja) 非二値復号バイアス制御のためのシステム及び方法
US8880986B2 (en) Systems and methods for improved data detection processing
JP5680696B2 (ja) シンボルの再グループ化による復号化処理のためのシステム及び方法
CN102165526B (zh) 用于硬盘驱动器内基于分配的可靠性度量选择性地保留读取信号片段的方法和装置
US8634152B1 (en) Systems and methods for throughput enhanced data detection in a data processing circuit
CN103176747A (zh) 用于处理存储设备内不按顺序报告的***和方法
US9019641B2 (en) Systems and methods for adaptive threshold pattern detection
CN103294620A (zh) 用于无序数据报告的***和方法
US9324371B2 (en) Systems and methods for multi-stage decoding processing
US8416666B1 (en) Systems and methods for local iteration determination during delay processing
US20140146413A1 (en) Systems and Methods for Enhanced Servo Data Processing

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20110427