CN104518801A - 非二进制的分层低密度奇偶校验解码器 - Google Patents

非二进制的分层低密度奇偶校验解码器 Download PDF

Info

Publication number
CN104518801A
CN104518801A CN201310453246.XA CN201310453246A CN104518801A CN 104518801 A CN104518801 A CN 104518801A CN 201310453246 A CN201310453246 A CN 201310453246A CN 104518801 A CN104518801 A CN 104518801A
Authority
CN
China
Prior art keywords
check
normalized
node
variable node
message
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310453246.XA
Other languages
English (en)
Inventor
刘丹
左琦
王仲立
李宗旺
王磊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Avago Technologies General IP Singapore Pte Ltd
Original Assignee
Infineon Technologies North America Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies North America Corp filed Critical Infineon Technologies North America Corp
Priority to CN201310453246.XA priority Critical patent/CN104518801A/zh
Priority to US14/070,541 priority patent/US9130590B2/en
Priority to TW103111022A priority patent/TW201513103A/zh
Priority to JP2014146772A priority patent/JP2015070606A/ja
Priority to KR20140096034A priority patent/KR20150037501A/ko
Priority to DE201410114055 priority patent/DE102014114055A1/de
Publication of CN104518801A publication Critical patent/CN104518801A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1105—Decoding
    • H03M13/1111—Soft-decision decoding, e.g. by means of message passing or belief propagation algorithms
    • H03M13/1125—Soft-decision decoding, e.g. by means of message passing or belief propagation algorithms using different domains for check node and bit node processing, wherein the different domains include probabilities, likelihood ratios, likelihood differences, log-likelihood ratios or log-likelihood difference pairs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
    • G11B20/1833—Error detection or correction; Testing, e.g. of drop-outs by adding special lists or symbols to the coded information
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1105—Decoding
    • H03M13/1111—Soft-decision decoding, e.g. by means of message passing or belief propagation algorithms
    • H03M13/1117—Soft-decision decoding, e.g. by means of message passing or belief propagation algorithms using approximations for check node processing, e.g. an outgoing message is depending on the signs and the minimum over the magnitudes of all incoming messages according to the min-sum rule
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1105—Decoding
    • H03M13/1131—Scheduling of bit node or check node processing
    • H03M13/114—Shuffled, staggered, layered or turbo decoding schedules
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/1171—Parity-check or generator matrices with non-binary elements, e.g. for non-binary LDPC codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2957—Turbo codes and decoding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/6337—Error control coding in combination with channel estimation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/6343—Error control coding in combination with techniques for partial response channels, e.g. recording
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6577—Representation or format of variables, register sizes or word-lengths and quantization
    • H03M13/658—Scaling by multiplication or division
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
    • G11B20/1833—Error detection or correction; Testing, e.g. of drop-outs by adding special lists or symbols to the coded information
    • G11B2020/185—Error detection or correction; Testing, e.g. of drop-outs by adding special lists or symbols to the coded information using an low density parity check [LDPC] code
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/6331—Error control coding in combination with equalisation

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Signal Processing (AREA)
  • Error Detection And Correction (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

本发明公开了一种非二进制的分层低密度奇偶校验解码器，包括：变量节点处理器，可操作用于生成变量节点至校验节点消息并且基于归一化的校验节点至变量节点消息且基于归一化的解码器输入来计算感知值，并且用于输出归一化的解码值；以及校验节点处理器，可操作用于基于归一化的变量节点至校验节点消息来生成校验节点至变量节点消息。

Description

非二进制的分层低密度奇偶校验解码器
技术领域
本发明的各种实施例提供了用于低密度奇偶校验解码的***和方法。
背景技术
人们已经开发出了各种数据处理***，包括：存储***、移动电话***和无线传输***。在这样的***中，数据经由某种介质由发送器传输到接收器。例如，在存储***中，数据经由存储介质由发送器（即，写功能）发送给接收器（即，读功能）。由于信息以数字数据的形式来存储和传输，因而错误会被引入，这些错误如果没有得到校正则会破坏该数据并致使信息不可用。任何传输的效率受到由各种因素导致的任何数据丢失所影响。许多类型的错误校验***都已被开发出来，用于检测并校正在数字数据内的错误。例如，奇偶校验位能够添加至数据位的分组，确保数据位（包括奇偶校验位）的分组具有偶数个或奇数个1，并且被用于错误校正***，例如，低密度奇偶校验（LDPC）解码器。
发明内容
本发明的某些实施例提供了非二进制的分层低密度奇偶校验解码器，包括：变量节点处理器，可操作用于生成变量节点至校验节点消息并且基于归一化的校验节点至变量节点消息且基于归一化的解码器输入来计算感知值（perceived value），并且用于输出归一化的解码值；以及校验节点处理器，可操作用于基于归一化的变量节点至校验节点消息来生成校验节点至变量节点消息。
本发明内容仅提供根据本发明的某些实施例的概要。根据下面的详细描述、所附的权利要求书和附图，本发明的许多其他实施例将变得更为完全清楚。
附图说明
对本发明的各种实施例的进一步理解可以通过参考在本说明书的剩余部分描述的附图来实现。在附图中，在若干附图中使用相同的附图标记来指示相似的构件。
图1示出了根据本发明的一种或多种实施例的能够在具有归一化的输入和输出的非二进制的分层低密度奇偶校验解码器中解码的低密度奇偶校验码的Tanner图；
图2示出了根据本发明的一种或多种实施例的具有归一化的输入和输出的非二进制的分层低密度奇偶校验解码器；
图3示出了根据本发明的一种或多种实施例的能够在具有归一化的输入和输出的非二进制的分层低密度奇偶校验解码器中使用的补零电路；
图4示出了根据本发明的一种或多种实施例的能够在具有归一化的输入和输出的非二进制的分层低密度奇偶校验解码器中使用的归一化电路；
图5示出了根据本发明的一种或多种实施例的具有归一化的输入和输出的非二进制的分层低密度奇偶校验解码的操作流程图；
图6示出了具有根据本发明的一种或多种实施例的具有归一化的输入和输出的非二进制的分层低密度奇偶校验解码的读通道的框图；
图7示出了包括根据本发明的一种或多种实施例的具有归一化的输入和输出的非二进制的分层低密度奇偶校验解码器的存储***；
图8示出了包括根据本发明的一种或多种实施例的具有归一化的输入和输出的非二进制的分层低密度奇偶校验解码器的无线通信***；以及
图9示出了包括具有根据本发明的一种或多种实施例的具有归一化的输入和输出的非二进制的分层低密度奇偶校验解码器的数据处理电路的另一个存储***。
具体实施方式
本发明的实施例涉及具有归一化的输入和输出的非二进制的分层低密度奇偶校验解码器。低密度奇偶校验技术可应用于经由几乎任何通道的信息传输或者在几乎任何介质上的信息存储。传输应用包括（但不限于）：光纤、射频通道、有线或无线局域网、数字用户线路技术、无线蜂窝技术、经由任何介质（例如，铜或光纤）的以太网、电缆通道（例如，有线电视）和地球-卫星通信。存储应用包括（但不限于）：硬盘驱动器、光盘、数字视频光盘、磁带和存储器件（例如，DRAM、NAND闪存、NOR闪存、其他非易失性存储器和固态驱动器）。
低密度奇偶校验码由大小为m×n的稀疏奇偶校验矩阵H定义，其中m<n。长度为n的码字c满足由H定义的全部m个奇偶校验方程，即，cHT=0，其中0是零向量。解码器的收敛性通过确定校验子（syndrome）s=cHT是否全为零来校验。校验子是长度为m的向量，每个位对应于一个奇偶校验。在校验子内的零位意指校验是满足的，而在校验子内的非零位是未满足校验（USC）。根据定义，码字具有校验子s=0。非码字（non-codeword）具有非零校验子。
低密度奇偶校验码也称为具有迭代解码算法的基于图形的代码，此类基于图形的代码能够可视化地表示于图1所示的Tanner图100中。在低密度奇偶校验解码器中，多次奇偶校验在一组变量节点110、112、114、116、118和120的多个校验节点102、104和106内执行。当低密度奇偶校验码被设计时，在变量节点110-120与校验节点102-106之间的连接（或边）被选择，从而在获得数据时使代码的强度与执行低密度奇偶校验码所需的解码器的复杂度保持平衡。在分组内的奇偶校验位的数量和布局在设计低密度奇偶校验码时选择。消息在迭代过程中于连接的变量节点110-120与校验节点102-106之间传递，从而将关于应当出现于变量节点110-120内的值的置信传递给所连接的校验节点102-106。奇偶校验在校验节点102-106中基于这些消息来执行，并且结果被返回给所连接的变量节点110-120以在必要时更新置信。
在非二进制的低密度奇偶校验解码器中，变量节点110-120含有来自伽罗瓦域（Galois Field）——含有有限个元素的其特征在于大小为pk的有限域GF（pk）的符号，其中p是素数，而k是正整数。在非二进制的低密度奇偶校验解码器中表示变量节点值的消息是多维向量，含有表示正发送的变量节点含有特定值的概率的似然值。术语“似然值”在本文中被用来指代符号具有特定值的似然或概率，无论它是表示为简单似然（plain-likelihood）概率值、对数似然比（LLR）值或者似然的任何其他表示。
在变量节点110-120与校验节点102-106之间的连接能够以矩阵形式来给出，在矩阵中，列表示变量节点，行表示校验节点，并且在变量节点列与校验节点行的相交处的来自伽罗瓦域的随机非零元素α(i,j)指示在该变量节点与校验节点之间的连接并且提供消息在该变量节点和校验节点之间的置换：
H = 0 a ( 1,2 ) 0 a ( 1,4 ) a ( 1,5 ) a ( 1,6 ) a ( 2,1 ) 0 a ( 2,3 ) a ( 2,4 ) 0 a ( 2,6 ) a ( 3,1 ) a ( 3,2 ) a ( 3,3 ) 0 a ( 3,5 ) 0
例如，在GF(4)解码器的某些实施例中，每个伽罗瓦域元素a(i,j)指定0,1,2或3的相应的循环矩阵的移位。
非二进制的分层低密度奇偶校验解码器使用准循环码，其中奇偶校验H矩阵是循环子矩阵、单位矩阵的循环移位版本以及具有由H矩阵非零元值（entry value）a(i,j)指定的不同循环移位的零矩阵的矩阵。每个循环Pi,j是具有以下形式的pxp子矩阵：
其中元值α是在伽罗瓦域GF(2m)上的元素，该伽罗瓦域GF(2m)具有2m-1个可能值。
在某些实施例中，元值α随机选自伽罗瓦域。元值α提供在由元连接的变量节点与校验节点之间的消息置换，其中在消息的伽罗瓦域内的与当前层的元值的相乘被执行。这种由在具有归一化的输入和输出的非二进制的分层低密度奇偶校验解码器中的变量节点单元或变量节点处理器执行的置换在本文中也称为重排。同样地，当消息从校验节点传递回给变量节点时，消息根据前一层的元值进行逆重排，其中在消息的伽罗瓦域内的除以当前层的元值的除法被执行。
通过为变量节点110-120的分组提供多个校验节点102-106，提供了在错误校验中的冗余，从而使得错误能够被校正以及被检测。每个校验节点102-106对作为来自其相邻（或连接的）变量节点的消息而传递的位或符号执行奇偶校验。在低密度奇偶校验码对应于图1的Tanner图100的实例中，校验节点102校验变量节点112、116、118和120的奇偶。变量节点的感知值基于来自所连接的校验节点的奇偶校验结果而更新。例如，变量节点110的感知值或似然值（LV）基于通道似然值或前一似然值（连同来自所连接的校验节点104，106的校验节点消息（C2，C3）一起）而更新。值在迭代过程中于所连接的变量节点110-120与校验节点102-106之间来回传递，直到低密度奇偶校验码收敛于变量节点110-120中的数据和奇偶校验位的分组的值，或者直到达到迭代的最大数量。例如，变量节点110将消息传递给校验节点104和106，在本文中称为变量节点至校验节点消息或V2C消息。校验节点102将消息传递回到变量节点112、116、118和120，在本文中称为校验节点至变量节点消息或C2V消息。在变量节点110-120和校验节点102-106之间的消息是概率或置信，因而低密度奇偶校验解码算法同样称为置信传播算法。来自节点的每个消息表示关于位或符号具有基于节点的当前值以及基于节点的先前消息的特定值的概率。
从变量节点到任何特定的相邻校验节点的消息使用众多算法中的任一种基于变量节点的当前值以及从相邻校验节点到变量节点的最后消息（除了来自特定校验节点的最后消息被该计算省略以防止正反馈之外）来计算。同样地，从校验节点到任何特定的相邻变量节点的消息基于校验节点的当前值以及从相邻变量节点到校验节点的最后消息（除了来自该特定变量节点的最后消息被该计算省略以防止正反馈之外）来计算。由于本地解码迭代在***中执行，因而消息在变量节点110-120与校验节点102-106之间来回传递，在节点102-120内的值基于所传递的消息来调整，直到值收敛并停止改变或者直到达到最大迭代次数。
在具有归一化的输入和输出的非二进制的分层低密度奇偶校验解码器中，奇偶校验H矩阵被划分成L层，H矩阵被逐行地处理并且循环行列式被逐层地处理。在行被处理时，列结果基于每个行结果来更新。分层解码在某些情况下能够减少在解码器中收敛于结果的时间。
似然值在具有归一化的输入和输出的非二进制的分层低密度奇偶校验解码器中能够以归一化格式或绝对格式来表示。在绝对或非归一化格式中，符号或变量节点的似然值含有对于伽罗瓦域的每个元素的符号或变量节点具有该元素的值的概率。因而，对于GF(q)解码器，符号的似然值将含有q个概率，从而给出符号具有q个伽罗瓦域元素中的每个元素的值的似然。在归一化格式中，似然值含有用于识别具有符号的最可能值的伽罗瓦域元素的硬判决，并且剩余的伽罗瓦域元素的值的概率每个都被归一化为最可能的伽罗瓦域元素的似然。因而，对于GF(q)解码器，符号的归一化似然值将含有硬判决和q-1个概率，从而给出最可能符号值以及符号具有剩余的q个伽罗瓦域元素中的每个元素的值的似然，归一化为最可能元素的似然。在采用最小和解码算法或其变型的解码器中，似然值的q个似然之和为1，最小的是最可能的。在这些实施例中，归一化的似然值能够被表示为Qi,j=[Q*i,j(0),Qi,j(1)...Qi,j(q-1)],其中Q*i,j(0)是用于识别最可能的伽罗瓦域元素的硬判决，而Qi,j(1)…Qi,j(q-1)是剩余的伽罗瓦域元素的值的概率，每个都被归一化为最可能的伽罗瓦域元素的似然，通过从最可能伽罗瓦域元素的每个似然中减去来计算出。在某些实施例中，绝对似然值在向量中按照伽罗瓦域内的元素顺序来排序，然而归一化的似然值在向量中按照似然来排序，最可能伽罗瓦域元素的值在向量中被置于第一位而最不可能的被置于最后。
对于使用对数似然比的GF(4)非二进制的分层低密度奇偶校验解码器的某些实施例，下列表格阐明了硬判决以及来自伽罗瓦域的四种可能符号值的归一化的对数似然比：
表1
其中三个对数似然比值LLR0、LLR1、LLR2如下计算：
if hd=00，LLR0=log(Probability(hd=01))-log(Probability(hd=00))，
if hd=00，LLR1=log(Probability(hd=10))-log(Probability(hd=00));
if hd=00,LLR2=log(Probability(hd=11))-log(Probability(hd=00));
if hd=01,LLR0=log(Probability(hd=O0))-log(Probability(hd=01));
if hd=01，LLR1=log(Probability(hd=11))-log(Probability(hd=01));
if hd=01，LLR2=log(Probability(hd=10))-log(Probability(hd=01));
if hd=10,LLR0=log(Probability(hd=11))-log(Probability(hd=10));
if hd=10,LLR1=log(Probability(hd=00))-log(Probability(hd=10));
if hd=10,LLR2=log(Probability(hd=01))-log(Probability(hd=10));
if hd=11,LLR0=log(Probability(hd=10))-log(Probability(hd=11));
if hd=11,LLR1=log(Probability(hd=01))-log(Probability(hd=11));
if hd=11,LLR2=log(Probability(hd=00))-log(Probability(hd=11));
转至图2，图中以框图的形式示出了根据本发明的一种或多种实施例的具有归一化的输入和输出的非二进制的分层低密度奇偶校验解码器200。为待解码的数据而传入的似然值在输入202处接收，并且作为初始的Q消息或者变量节点至校验节点消息存储于解码器输入缓存或存储器204内。在某些实施例中，似然值包括硬判决和软数据。如同本文所使用的，短语“软数据”按其最宽泛的意义来使用，以意指可靠性数据，其中可靠性数据的每个实例用于指示符号已经被正确地检测到的似然。在本发明的某些实施例，软数据或可靠性数据是本技术领域所已知的对数似然比数据。在某些实施例中，似然值是对数似然比。在具有归一化的输入和输出的非二进制的分层低密度奇偶校验解码器200中，输入202接收归一化的似然值，并且解码器输出236得到归一化的似然值。
存储器204得到在当前正处理的层之前的层的所存储的Q消息206，在本文中也称分别为连接层和前一层。所存储的Q消息206因此或者通过通道似然值来初始化或者在之前的或早先的解码迭代中计算出，并因此为旧的Q消息。所存储的Q消息206是归一化格式的，并且已经根据前一层的H矩阵元值H(i-1)进行了重排并按照前一层的移位值SH(i-1)进行了移位。在具有归一化的输入和输出的非二进制的分层低密度奇偶校验解码器200的某些实施例中，归一化的似然值在进行加法或减法运算之前被变换为绝对似然值，因为加法或减法在具体解决方案的似然值上进行运算。从归一化的似然值到绝对似然值的转换在本文中被称为补零。如果q=4，则对补零电路的输入是{hd,llr0,llr1,llr2}，并且输出为{llr’0,llr’1,llr’2,llr’3}，其中llr’(i)（i=0,1,2,3）是符号在对数域内为“i”的概率。格式转换电路或补零电路208接收所存储的Q消息206，将它们从归一化的似然值转换为绝对似然值，并且输出绝对格式的Q消息210。补零电路208能够包括用于从归一化的似然值转换为绝对似然值的任何合适的电路。基于本文所提供的公开内容，本领域技术人员应当意识到可以包含于补零电路208内的各种电路。
加法器212将该Q消息210加上前一层的校验节点至变量节点消息或者新的R消息216，从而得到含有前一层的总似然值的总和（或S）消息218。该新的R消息216是绝对格式的，由补零电路214从归一化格式的新的R消息270转换而来。该新的R消息216被称为“新的”，因为它们在当前的解码迭代中进行计算，相对于至少部分地在先前的或早先的解码迭代中计算出的旧的R消息266。再一次，在H矩阵内的列表示变量节点，并且通过将列内的全部非零元相加，所连接的变量节点被相加以得出对校验节点的输入。加法器212能够包括用于使似然值相加的任何合适的电路，在某些实施例中按数组方式来运算。基于本文所提供的公开内容，本领域技术人员应当意识到可以包含于加法器212内的各种电路。
该S消息218被提供给重排电路220，该重排电路220应用置换以使该S消息218重排，从而为校验节点更新做准备并且应用由非零的H矩阵元值指定的置换。该S消息218的符号顺序与所存储的Q消息206是相同的，该S消息218按照前一层的H矩阵元值H(i-1)来重排并且按前一层的移位值SH(i-1)来移位。为了将该消息传递给校验节点处理器或校验节点单元264以用于当前层的解码过程，该S消息218除以前一层的H矩阵元值H(i-1)，并然后乘以当前层的H矩阵元值H(i)。到重排电路220的参数222是δ（delta）元值(H(i)/H(i-1))，其中运算符“/”表示在GF(q)内的除法运算。在某些实施例中，参数222的δ元值（H(i)/H(i-1)）被预先计算并且存储于任何合适的存储器内。重排电路220能够包括用于执行在伽罗瓦域内的除法运算的任何合适的电路。基于本文所提供的公开内容，本领域技术人员应当意识到可以包含于重排电路220内的各种电路（例如，查找电路）。例如，在其中伽罗瓦域的四个元素0-3为0，1，α，α2的GF(4)的实施例中，在伽罗瓦域内的乘法能够由重排电路220执行如下。元素2（α）乘以元素1（1）等于α×1或α，它为元素2。同样地，元素2×2=α×α=α2，它是元素3。元素2×3=α×α2=1，它为元素1。因而，元素2乘以1、2和3分别得到元素2、3和1，它们是元素1、2和3的置换。重排电路220在变量节点单元254的第一部分的输出处得到前一层的P消息224。该P消息224是绝对格式的。
来自重排电路220的P消息224被提供给用于使在P消息224内的符号值按移位值230来移位以生成下一循环子矩阵的移位器226，循环移位器或桶式移位器，从而得到含有当前层总的软似然值的当前层的P消息232。移位值230表示在前一层与当前层之间的循环移位的差异。当前层的P消息232是绝对格式的。移位器226能够包括桶式移位消息向量的任何合适的电路。基于本文所提供的公开内容，本领域技术人员应当意识到可以包含于移位器226内的各种电路。用于GF(4)解码器的移位器226的逐位函数（bitwise function）是4*b*p，其中b是每个似然值的逐位分组，而p是循环行列式的大小。
当前层的P消息232被提供给减法器244，该减法器244从当前层的P消息232中减去当前层的校验节点至变量节点消息或者绝对格式的旧的R消息242，从而得到绝对格式的当前层的D消息246。旧的R消息242从补零电路240中获得，补零电路240将旧的R消息266从归一化格式转换为绝对格式。当前层的校验节点至变量节点消息或者旧的R消息242是当前层的在前一解码迭代中生成的旧值。一般地，从校验节点到变量节点的向量消息含有在伽罗瓦域内的每个符号d的关于目标变量节点含有该符号d的概率，它基于来自与目标变量节点不同的相邻变量节点的前一轮的变量节点至校验节点消息。为了给特定的相邻变量节点生成校验节点至变量节点消息而在校验节点中使用的来自相邻变量节点的输入被称为外来输入，并且包括来自除了正为其准备校验节点至变量节点消息的特定相邻变量节点之外的全部相邻变量节点的前一轮的变量节点至校验节点消息，以便避免正反馈。使用基于目标变量节点的每个消息的不同外来输入组，校验节点为每个相邻变量节点准备不同的校验节点至变量节点消息。从早先的迭代中减去当前层的校验节点至变量节点消息或旧的R消息242去除内在输入，只留下用于为变量节点生成校验节点至变量节点消息的外来输入。减法器244能够包括用于减去似然值的任何合适的电路。基于本文所提供的公开内容，本领域技术人员应当意识到能够包含于减法器244内的各种电路。
D消息246被提供给用于将D消息246的格式从绝对格式转换归一化格式的归一化电路250，从而得到归一化格式的新的Q消息252。新的Q消息252由变量节点单元256的第二部分输出并存储于存储器204内，用于后续的解码迭代，从而覆写先前的通道或者当前层的计算值，并且还被提供给用于缩放新的Q消息252以得到已缩放的变量节点至校验节点消息262的缩放电路260。
校验节点处理器或校验节点单元264基于已缩放的变量节点至校验节点消息262而在旧的R消息266和新的R消息270中生成校验节点至变量节点消息。校验节点单元264能够应用任何低密度奇偶校验解码算法，例如（但不限于），基于最小和的解码算法。在基于最小和的解码算法的某些实施例中，校验节点单元264按照下面的逻辑基于来自每个相邻变量节点的消息向量中的子消息Qi,jk(d)而计算出最小值min1(d)、第二小或次小值min2(d)以及在伽罗瓦域内的q个符号中的每个符号的最小值的索引idx(d)：
校验节点单元264还计算出了变量节点至校验节点消息262的符号，并且跟踪H矩阵的每个非零元素的符号值以及当前层的累积符号。假定当前层的最小值、次小值和索引值具有在先前的本地解码迭代中计算出的（因而为旧的）符号值，则校验节点单元264计算出当前层的校验节点至变量节点消息或者旧的R消息266。假定前一层的最小值、次小值和索引值具有在当前的本地解码迭代中计算出的（因而为新的）符号值，则校验节点单元264计算出前一层的校验节点至变量节点消息或者新的R消息270。
再一次，校验节点单元264并不限定于任何特定的低密度奇偶校验算法，并且能够包括用于基于变量节点至校验节点消息来生成校验节点至变量节点消息的任何合适的电路。基于本文所提供的公开内容，本领域技术人员应当意识到能够包含于校验节点单元264内的各种电路。
变量节点单元254、256和校验节点单元264从而共同操作以执行非二进制数据的分层解码。变量节点单元254、256生成变量节点至校验节点消息262，并且基于在旧的R消息266和新的R消息270中校验节点至变量节点消息来计算出感知值。术语“感知值”在本文中被用来指代待解码的符号的值，并且在某些实施例中，由似然值来表示。校验节点单元264生成校验节点至变量节点消息，并且基于变量节点至校验节点消息262来计算出校验和。
在变量节点单元256的第二部分内的归一化电路234还处理来自移位器226的当前层的P消息232，将当前层的P消息232的格式由绝对格式转换为归一化格式。归一化电路234在解码器输出236处得到归一化格式的P消息。在解码器输出236处的P消息也称为软数据和解码值。在某些实施例中，变量节点单元256的第二部分还输出来自归一化电路234的输出的硬判决，省略了除最可能外的伽罗瓦域元素的似然。
转至图3，图中示出了根据本发明的一种或多种实施例的能够在具有归一化的输入和输出的非二进制的分层低密度奇偶校验解码器中使用的补零电路310。再一次，从归一化似然值到绝对似然值的转换在本文中称为补零。补零电路310接收作为输入的待转换的每个符号的归一化的似然值，包括硬判决312或者来自伽罗瓦域的最可能值，以及伽罗瓦域的每个剩余元素的似然LV(0)302,LV(1)304,…,LV(q-2)306。补零电路310输出似然LV’(0)314,LV’(1)316,…,LV’(q-2)320,LV’(q-1)322。包含于似然314-322内的是用于硬判决312的最可能的伽罗瓦域元素的似然以及剩余的伽罗瓦域元素的似然，最可能的似然往回加上每个元素的最可能的似然以反转归一化。
转至图4，提供示出了根据本发明的一种或多种实施例的能够在具有归一化的输入和输出的非二进制的分层低密度奇偶校验解码器中使用的归一化电路400。归一化电路400将绝对格式的输入转换归一化格式的输出。归一化电路400接收似然LV’(0)402,LV’(1)404,…,LV’(q-2)406,LV’(q-1)410。最小值寻找器与多路复用器阵列412找出这四个似然402-410当中的最小值，并且将具有最小值的伽罗瓦域元素的索引输出为硬判决414。例如，在具有对数似然比的解码器中，如果LLR’(i)是最小值，则硬判决414是“i”。硬判决的似然作为最小似然424来输出，并且剩余的伽罗瓦域元素的似然416、420、422由最小值寻找器与多路复用器阵列412按照表1顺序地放置。减法电路426从似然416中减去最小似然424，从而得到似然LV(0)434。减法电路430从似然420中减去最小似然424，从而得到似然LV(1)436。减法电路432从似然422中减去最小似然424，从而得到似然LV(q-2)440。附加的减法电路基于伽罗瓦域内的元素的数量而按需要包含于其内。
转至图5，流程图500示出了根据本发明的一种或多种实施例的在归一化的输入和输出的情况下进行非二进制的分层低密度奇偶校验解码的方法。跟随流程图500，归一化格式的旧的前一层的变量节点至校验节点消息被从解码器存储器中检索出。（块502）旧的前一层的变量节点至校验节点消息在本文中也称为旧的Q消息。旧的前一层的变量节点至校验节点消息以及新的前一层的校验节点至变量节点消息被转换为绝对格式。（块504）新的前一层的校验节点至变量节点消息在本文中也称为新的R消息。绝对格式的新的前一层的校验节点至变量节点消息加上绝对格式的旧的前一层的变量节点至校验节点消息，以得出总的前一层的似然值。（块506）总的前一层的似然值依据δ元值来重排，以得出重排后的前一层的似然值。（块508）这使总的前一层的似然值重排，以便为校验节点更新作准备，并且应用由非零的H矩阵元值指定的置换。总的前一层的似然值在本文中也称为S消息。在某些实施例中，δ元值为（H(i)/H(i-1)），当前层的H矩阵元值H(i)以在GF(q)内的除法运算除以前一层的H矩阵元值H(i-1)。重排后的前一层的似然值根据在前一层与当前层之间的循环移位的差异来移位，以得出绝对格式的当前层的似然值。（块510）当前层的似然值被转换为归一化格式并且作为软解码器输出来输出。（块512）旧的当前层的校验节点至变量节点消息被转换为绝对格式。（块514）旧的当前层的校验节点至变量节点消息在本文中也称为旧的R消息。绝对格式的旧的当前层的校验节点至变量节点消息被从绝对格式的当前层的似然值中减去，以得出绝对格式的当前层的变量节点至校验节点消息。（块516）当前层的变量节点至校验节点消息在本文中也称为D消息。当前层的变量节点至校验节点消息被转换为归一化格式，并且值在解码器的存储器内进行更新。（块518）校验节点处理被执行以生成归一化格式的新的前一层的校验节点至变量节点消息以及归一化格式的旧的当前层的校验节点至变量节点消息，从而完成解码迭代的关于层的处理。（块520）作出关于在解码器内是否已经达到了最大迭代次数或者解码器是否已经收敛的确定。（块522）如果是，则解码完成。（块524）如果否，则解码在块502处继续。
虽然本文所公开的具有归一化的输入和输出的非二进制的分层低密度奇偶校验解码器并不限定于任何特定的应用，但是在本文中给出获益于本发明的实施例的几个应用实例。转至图6，图中示出了具有根据本发明的一种或多种实施例的具有归一化的输入和输出的非二进制的分层低密度奇偶校验解码640的读通道600。读通道600被用来处理模拟信号602并从没有错误的模拟信号602中检索出用户的数据位。在某些情况下，模拟信号602源自于磁存储介质内的读/写头组件。换言之，模拟信号602源自于可操作用于接收来自传输介质的信号的接收器电路。传输介质可以是无线的或有线的，例如（但不限于），电缆或光纤连接。基于本文所提供的公开内容，本领域技术人员应当意识到能够从其中得到模拟信号602的各种源。
读通道600包括用于接收并处理模拟信号602的模拟前端604。模拟前端604可以包括，但不限于，本技术领域所已知的模拟滤波器和放大器电路。基于本文所提供的公开内容，本领域技术人员应当意识到可以作为模拟前端604的一部分而包含进来的各种电路。在某些情况下，作为模拟前端604的一部分而包含进来的可变增益放大器的增益可以是可更改的，并且包含于模拟前端604内的模拟滤波器的截止频率和升压可以是可更改的。模拟前端604接收并处理模拟信号602，并且将已处理的模拟信号606提供给模拟-数字转换器610。
模拟-数字转换器610将已处理的模拟信号606转换为一系列相应的数字样本612。模拟-数字转换器610可以是本技术领域所已知的能够处理与模拟输入信号对应的数字样本的任何电路。基于本文所提供的公开内容，本领域技术人员应当意识到可以针对本发明的不同实施例而使用的各种模拟-数字转换器电路。在其他实施例中，数字数据被从存储器件或其他源（例如，闪存）中直接检索出。数字样本612被提供给均衡器614。均衡器614将均衡算法应用于数字样本612，以得出均衡输出616。在本发明的某些实施例中，均衡器614是本技术领域所已知的数字有限脉冲响应的滤波器电路。在均衡输出616内所含有的数据或码字可以存储于缓存620内，直到数据检测器624可用来进行处理并且已准备好接收所存储的均衡样本622。
数据检测器624对所接收的输入执行数据检测过程，从而产生已检测的输出626。在本发明的某些实施例中，数据检测器624是Viterbi算法数据检测器电路，或者更具体地，在某些情况下为本技术领域所已知的最大后验（MAP）数据检测器电路。在这些实施例中，已检测的输出626含有关于每个位或符号都具有特定值的似然的对数似然比信息。基于本文所提供的公开内容，本领域技术人员应当意识到可以针对本发明的不同实施例而使用的各种数据检测器。数据检测器624基于在均衡器614或另一个源的缓存620内的数据集的可用性而启动。
来自数据检测器624的已检测的输出626被提供给用于保护数据使其免受突发错误的影响的交织器630。突发错误会覆写位的局部分组或串。因为低密度奇偶校验解码器最适用于校正更均匀分布的错误，所以突发错误会让低密度奇偶校验解码器不知所措。通过交织或混排来自数据检测器624的已检测的输出626，以得出被存储于存储器634内的交织输出632，交织器630防止这种情况。来自存储器634的交织输出636被提供给用于对交织输出636执行奇偶校验的具有归一化的输入和输出的非二进制的分层低密度奇偶校验解码640，确保满足在存储或传输之前由低密度奇偶校验编码器（未示出）建立的校验约束，以便检测并校正可能在存储或传输期间已发生于数据内的任何错误。
在读通道600内可以执行多次检测和解码迭代，在本文中称为全局迭代。（相比之下，本地迭代是在具有归一化的输入和输出的非二进制的分层低密度奇偶校验解码640内执行的解码迭代）。为了执行全局迭代，来自具有归一化的输入和输出的非二进制的分层低密度奇偶校验解码640的似然值642被存储于存储器634内，在解交织器646内解交织以反转由交织器630施加的过程，并且被再次提供给数据检测器624以允许数据检测器624重复在来自具有归一化的输入和输出的非二进制的分层低密度奇偶校验解码640的对数似然比值642的辅助下的数据检测过程。以此方式，读通道600能够执行多次全局迭代，从而允许数据检测器624以及具有归一化的输入和输出的非二进制的分层低密度奇偶校验解码640收敛于校正数据值。
具有归一化的输入和输出的非二进制的分层低密度奇偶校验解码640还产生关于在交织器630的交织输出632内所含有的数据位或符号的值的硬判决652。在GF(4)的低密度奇偶校验解码器中，硬判决能够由具有索引00、01、10和11的四个域元素表示。
来自具有归一化的输入和输出的非二进制的分层低密度奇偶校验解码640的硬判决652在硬判决的解交织器654中进行解交织，从而反转在交织器630内所施加的过程，并且在被提供给用户或者进行进一步处理之前被存储于硬判决的存储器660内。例如，读通道600的输出662能够被进一步处理以反转在数据存储于磁存储介质内或者数据经由传输通道传输之前所施加的格式变化。
转至图7，存储***700作为根据本发明的某些实施例的具有归一化的输入和输出的非二进制的分层低密度奇偶校验解码器的实例应用来示出。存储***700包括具有根据本发明的一种或多种实施例的具有归一化的输入和输出的非二进制的分层低密度奇偶校验解码器的读通道电路702。存储***700可以是例如硬盘驱动器。存储***700还包括前置放大器704、接口控制器706、硬盘控制器710、电机控制器712、主轴电机714、盘片716和读/写头组件720。接口控制器706控制着进/出盘片716的数据的寻址和时序。在盘片716上的数据由在读/写头组件720被适当地定位于盘片716之上时可以由该组件检测出的磁信号的分组构成。在一种实施例中，盘片716包括根据纵向或垂直记录方案来记录的磁信号。
在典型的读操作中，读/写头组件720被电机控制器712精确地定位于盘片716的所期望的数据磁道上。电机控制器712在硬盘控制器710引导下既使读/写头组件720相对于盘片716而定位，也通过使读/写头组件720移至盘片716上的适当数据磁道来来驱动主轴电机714。主轴电机714按确定的旋转速度（RPM）来旋转盘片716。一旦读/写头组件720被定位为邻近于适当的数据磁道，用于表示盘片716上的数据的磁信号在盘片716由主轴电机714旋转时由读/写头组件720感测。所感测的磁信号被提供作为代表盘片716上的磁数据的连续的微小的模拟信号。该微小的模拟信号经由前置放大器704从读/写头组件720传输到读通道电路702。前置放大器704可操作用于放大从盘片716上获取的微小的模拟信号。进而，读通道电路702对所接收的模拟信号进行数字化并解码，以重建最初写入盘片716的信息。该数据被作为读出数据722提供给接收电路。在处理读出数据时，读通道电路702使用具有归一化的输入和输出的非二进制的分层低密度奇偶校验解码器来处理所接收的信号。这样的具有归一化的输入和输出的非二进制的分层低密度奇偶校验解码器能够被实现为与以上关于图2-4所公开的电路一致。在某些实施例中，解码能够按与以上关于图5所公开的过程一致的方式来执行。写操作与前述读操作是基本上相反的，写入数据724被提供给读通道电路702。该数据然后被编码并被写入盘片716。
应当注意，存储***700可以被集成于较大的存储***内，例如，基于RAID（廉价磁盘的冗余阵列或者独立磁盘的冗余阵列）的存储***。这样的RAID存储***通过冗余来提高稳定性和可靠性，将多个磁盘结合为逻辑单元。数据可以按照各种算法分布于包含于RAID存储***内的多个磁盘上，并且如同它是单个磁盘那样由操作***来存取。例如，数据可以在RAID存储***中的多个磁盘上作镜像存储，或者可以按多种技术来划分并分布于多个磁盘上。如果在RAID存储***内的少数磁盘失效或变为不可用，则可以使用纠错技术来基于来自RAID存储***中的其他磁盘的剩余部分的数据而重建丢失的数据。在RAID存储***中的磁盘可以是（但不限于）如存储***700那样的个体存储***，并且可以被布置为彼此紧密接近的或者更宽地分布以便提高安全性。在写操作中，写入数据被提供给控制器，该控制器通过例如使写入数据成镜像或分段而将写入数据存储于磁盘上。在读操作中，控制器检索出来自磁盘的数据。控制器然后如同RAID存储***是单个磁盘那样来得到所产生的读出数据。
另外，还应当注意，存储***700可以被修改以包括除了由盘片716提供的存储之外的用来存储数据的固态存储器。该固态存储器可以与盘片716并行地使用，以提供附加的存储。在这种情况下，固态存储器接收信息并将其直接提供给读通道电路702。作为选择，固态存储器可以用作高速缓存，其中高速缓存提供比由盘片716提供的访问时间更快的访问时间。在这种情况下，固态存储器可以布置于接口控制器706与读通道电路702之间，其中当所请求的数据在固态存储器内没有获得时或者当固态存储器不具有足够的存储来保存新写入的数据集时，该固态存储器作为到盘片716的通道来操作。基于本文所提供的公开内容，本领域技术人员应当意识到包括盘片716和固态存储器两者的各种存储***。
转至图8，图中示出了包括具有根据本发明的某些实施例的归一化的输入和输出的非二进制的分层低密度奇偶校验解码器的接收器804的无线通信***800或数据传输装置。发送器802可操作用于经由本技术领域所已知的传输介质806来传输编码信息。编码数据由接收器804接收自传输介质806。接收器804将具有归一化的输入和输出的非二进制的分层低密度奇偶校验解码器并入其内。解码能够使用与以上关于图2-4所讨论的电路类似的电路来执行，和/或能够按照以上关于图5所讨论的过程一致的方式来执行。
转至图9，图中示出了包括具有根据本发明的一种或多种实施例的归一化的输入和输出的非二进制的分层低密度奇偶校验解码器的数据处理电路910的另一个存储***900。主控制器电路906接收待存储的数据（即，写入数据902）。该数据被提供给数据处理电路910，在数据处理电路910中它使用低密度奇偶校验编码器来编码。编码数据被提供给固态存储器存取控制器电路912。固态存储器存取控制器电路912能够是本技术领域所已知的能够控制对固态存储器的存取的任何电路。固态存储器存取控制器电路912使所接收的编码数据格式化，以便传输给固态存储器914。固态存储器914能够是本技术领域所已知的任何固态存储器。在本发明的某些实施例中，固态存储器914是闪存。随后，当先前写入的数据将由固态存储器914存取时，固态存储器存取控制器电路912请求来自固态存储器914的数据并将所请求的数据提供给数据处理电路910。进而，数据处理电路910使用具有归一化的输入和输出的非二进制的分层低密度奇偶校验解码器来解码所接收的数据。解码能够使用与以上关于图2-4所讨论的电路类似的电路来执行，和/或能够按以上关于图5所讨论的过程一致的方式来执行。解码数据被提供给主控制器电路906，在该主控制器电路906中，它被作为读出数据904继续传递。
应当注意，在上述应用中所讨论的各种块可以连同其他功能一起被实现于集成电路内。这样的集成电路可以包括所给出的块、***或电路的，或者块、***或电路的子集的全部功能。此外，块、***或电路的元件可以在多个集成电路上实现。这样的集成电路可以是本技术领域所已知的任何类型的集成电路，包括（但不限于），单片集成电路、倒装片集成电路、多芯片模块集成电路和/或混合信号集成电路。还应当注意，本文所讨论的块、***或电路的各种功能可以被实现为软件或固件。在这些情况下，整个***、块或电路可以使用其软件或固件等同物来实现。换言之，所给出的***、块或电路的一部分可以被实现为软件或固件，而其他部分可以实现为硬件。
总之，本发明的实施例提供用于进行具有归一化的输入和输出的非二进制的分层低密度奇偶校验解码的新的***、设备、方法和装置。虽然上文已经给出了关于本发明的一种或多种实施例的详细描述，但是在不脱离本发明的精神的情况下，本领域技术人员应当清楚各种可替换方案、修改和等同物。因此，以上讨论不应被看作是对本发明的实施例的范围的限定，该范围包含于所附权利要求书内。

Claims (20)

1.一种低密度奇偶校验解码器，包括：
变量节点处理器，可操作用于生成变量节点至校验节点消息并且基于归一化的校验节点至变量节点消息且基于归一化的解码器输入来计算感知值，并且用于输出归一化的解码值；以及
校验节点处理器，可操作用于基于归一化的变量节点至校验节点消息来生成所述校验节点至变量节点消息，其中所述变量节点处理器和校验节点处理器可操作用于执行分层多级解码。
2.根据权利要求1所述的解码器，其中所述归一化的解码器输入和归一化的解码值包括硬判决和软数据，其中所述软数据被归一化为相应硬判决的似然。
3.根据权利要求1所述的解码器，其中所述变量节点处理器包括可操作用于将所述归一化的解码器输入转换为非归一化格式的格式转换电路。
4.根据权利要求3所述的解码器，其中符号的似然值的非归一化格式包括伽罗瓦域的每个元素的所述符号具有相应元素的值的概率。
5.根据权利要求1所述的解码器，其中所述变量节点处理器包括可操作用于将前一层的校验节点至变量节点消息转换为非归一化格式的格式转换电路。
6.根据权利要求1所述的解码器，其中所述变量节点处理器包括第一部分和第二部分，所述解码器还包括在变量节点处理器的第一部分与变量节点处理器的第二部分之间的移位器，所述移位器可操作用于基于在前一层与当前层之间的循环移位的差异来应用循环移位，以得出当前层的总似然值。
7.根据权利要求1所述的解码器，其中所述变量节点处理器包括加法器，所述加法器可操作用于将前一层的校验节点至变量节点消息加上在早先的解码迭代中计算出的该前一层的变量节点至校验节点消息，从而得出所述前一层的总似然值，其中所述加法器的所述输入和输出是非归一化格式的。
8.根据权利要求1所述的解码器，其中所述变量节点处理器包括重排电路，所述重排电路可操作用于依据δ元值来重排前一层的总似然值以得出所述前一层的已重排的似然值，其中所述δ元值包括除以前一层的H矩阵元值后的当前层的H矩阵元值。
9.根据权利要求1所述的解码器，其中所述变量节点处理器包括格式转换电路，所述格式转换电路可操作用于将当前层的在早先的解码迭代中计算出的校验节点至变量节点消息转换为非归一化格式。
10.根据权利要求1所述的解码器，其中所述变量节点处理器包括减法器，所述减法器可操作用于从当前层的非归一化的总似然值中减去所述当前层的在早先的解码迭代中计算出的非归一化的校验节点至变量节点消息，以得出所述当前层的非归一化的变量节点至校验节点消息。
11.根据权利要求1所述的解码器，其中所述变量节点处理器包括归一化电路，所述归一化电路可操作用于将当前层的非归一化的总似然值转换为所述当前层的归一化的总似然值，作为归一化的解码值。
12.根据权利要求1所述的解码器，其中所述变量节点处理器包括归一化电路，所述归一化电路可操作用于将当前层的非归一化的变量节点至校验节点消息转换为所述当前层的归一化的变量节点至校验节点消息。
13.根据权利要求1所述的解码器，其中所述校验节点处理器可操作用于应用基于最小和的算法。
14.根据权利要求1所述的解码器，其中所述解码器被实现为集成电路。
15.根据权利要求1所述的解码器，其中所述解码器被并入存储器件内。
16.根据权利要求1所述的解码器，其中所述解码器被并入传输***内。
17.一种用于在非二进制的分层低密度奇偶校验解码器中解码数据的方法，包括：
将前一层的变量节点至校验节点消息的格式从归一化格式转换为非归一化格式，其中所述待解码的数据由所述变量节点至校验节点消息表示；
将所述前一层的校验节点至变量节点消息的格式从所述归一化格式转换为所述非归一化格式；
至少部分基于所述前一层的所述变量节点至校验节点消息、所述前一层的所述校验节点至变量节点消息及δH矩阵值来生成当前层的变量节点至校验节点消息，其中所述当前层的所述变量节点至校验节点消息是所述归一化格式的；并且
从所述非二进制的分层低密度奇偶校验解码器基于所述变量节点至校验节点消息来输出所述归一化格式的解码数据。
18.根据权利要求17所述的方法，其中所述δH矩阵值包括在伽罗瓦域的除法运算中除以前一层的H矩阵元值后的当前层的H矩阵元值。
19.根据权利要求17所述的方法，其中所述归一化格式包括硬判决和软数据，其中所述软数据被归一化为相应硬判决的似然，并且其中符号的似然值的非归一化格式包括伽罗瓦域的每个元素的所述符号具有该相应元素的值的概率。
20.一种存储***，包括：
存储介质；
关于所述存储介质而布置的并且可操作用于提供与所述存储介质上的信息相应的感测信号的头组件；
可操作用于采样从所述感测信号中得出的模拟信号以得出一系列数字样本的模拟-数字转换器电路；以及
可操作用于解码从所述模拟-数字转换器电路的输出中得出的信号内的数据的非二进制的分层低密度奇偶校验解码器，其中所述非二进制的分层低密度奇偶校验解码器的输入和输出是包含硬判决和软数据的归一化格式的，其中所述软数据被归一化为相应硬判决的似然。
CN201310453246.XA 2013-09-29 2013-09-29 非二进制的分层低密度奇偶校验解码器 Pending CN104518801A (zh)

Priority Applications (6)

Application Number Priority Date Filing Date Title
CN201310453246.XA CN104518801A (zh) 2013-09-29 2013-09-29 非二进制的分层低密度奇偶校验解码器
US14/070,541 US9130590B2 (en) 2013-09-29 2013-11-03 Non-binary layered low density parity check decoder
TW103111022A TW201513103A (zh) 2013-09-29 2014-03-25 非二進位分層低密度同位檢查解碼器
JP2014146772A JP2015070606A (ja) 2013-09-29 2014-07-17 非バイナリー階層化低密度パリティチェック復号化器
KR20140096034A KR20150037501A (ko) 2013-09-29 2014-07-28 비이진 계층화된 저밀도 패리티 검사 디코더
DE201410114055 DE102014114055A1 (de) 2013-09-29 2014-09-26 Nicht-binäre, geschichtete Niedrigdichte-Paritätsprüfungs-Dekodiervorrichtung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310453246.XA CN104518801A (zh) 2013-09-29 2013-09-29 非二进制的分层低密度奇偶校验解码器

Publications (1)

Publication Number Publication Date
CN104518801A true CN104518801A (zh) 2015-04-15

Family

ID=52739912

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310453246.XA Pending CN104518801A (zh) 2013-09-29 2013-09-29 非二进制的分层低密度奇偶校验解码器

Country Status (6)

Country Link
US (1) US9130590B2 (zh)
JP (1) JP2015070606A (zh)
KR (1) KR20150037501A (zh)
CN (1) CN104518801A (zh)
DE (1) DE102014114055A1 (zh)
TW (1) TW201513103A (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108768409A (zh) * 2018-06-06 2018-11-06 重庆邮电大学 一种优化的基于归一化最小值的ldpc译码方法
CN109560818A (zh) * 2017-09-25 2019-04-02 爱思开海力士有限公司 用于ldpc码的改进的最小和解码
CN109586731A (zh) * 2017-09-29 2019-04-05 奈奎斯特半导体有限公司 用于解码纠错码的***和方法
CN109787639A (zh) * 2017-11-14 2019-05-21 奈奎斯特半导体有限公司 用于解码纠错码的***和方法
CN113055028A (zh) * 2021-03-18 2021-06-29 北京得瑞领新科技有限公司 Ldpc解码方法、解码器、解码装置及存储介质
CN113411087A (zh) * 2021-06-30 2021-09-17 展讯半导体(成都)有限公司 解码q元LDPC的方法、电路及包括其的接收机

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102080069B1 (ko) * 2013-09-25 2020-04-14 삼성전자주식회사 비이진 ldpc 부호를 사용하는 수신기에서 데이터를 복호하는 방법 및 장치
JP5792256B2 (ja) * 2013-10-22 2015-10-07 日本電信電話株式会社 疎グラフ作成装置及び疎グラフ作成方法
KR102110767B1 (ko) * 2013-12-24 2020-06-09 삼성전자 주식회사 메모리 컨트롤러 구동방법 및 메모리 컨트롤러
US10586607B2 (en) * 2016-07-19 2020-03-10 R-Stor Inc. Method and apparatus for implementing disaggregated memory platters
KR20180009558A (ko) 2016-07-19 2018-01-29 삼성전자주식회사 저밀도-패리티 체크 코드를 이용하는 디코더 및 이를 포함하는 메모리 컨트롤러
KR102181177B1 (ko) 2016-07-29 2020-11-20 웨스턴 디지털 테크놀로지스, 인코포레이티드 비휘발성 메모리를 위한 비-바이너리 인코딩
US10581457B2 (en) * 2017-01-09 2020-03-03 Mediatek Inc. Shift coefficient and lifting factor design for NR LDPC code
KR102588969B1 (ko) * 2019-03-19 2023-10-16 에스케이하이닉스 주식회사 오류 정정 디코더 및 이를 포함하는 메모리 시스템
TWI831333B (zh) * 2022-08-18 2024-02-01 慧榮科技股份有限公司 記憶體控制器及快閃記憶體的存取方法

Family Cites Families (88)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0443721A (ja) 1990-06-11 1992-02-13 Matsushita Electric Ind Co Ltd ディジタル信号復号装置
US5612964A (en) 1991-04-08 1997-03-18 Haraszti; Tegze P. High performance, fault tolerant orthogonal shuffle memory and method
CA2067669C (en) 1991-04-30 1997-10-28 Akihisa Ushirokawa Method and apparatus of estimating data sequence transmitted using viterbi algorithm
US5278703A (en) 1991-06-21 1994-01-11 Digital Equipment Corp. Embedded servo banded format for magnetic disks for use with a data processing system
US5392299A (en) 1992-01-15 1995-02-21 E-Systems, Inc. Triple orthogonally interleaed error correction system
US5317472A (en) 1992-03-17 1994-05-31 Schweitzer Engineering Laboratories, Inc. Apparatus for insuring the security of output signals from protective relays used in electric power systems
US5513192A (en) 1992-08-28 1996-04-30 Sun Microsystems, Inc. Fault tolerant disk drive system with error detection and correction
GB9317604D0 (en) 1993-08-24 1993-10-06 Philips Electronics Uk Ltd Receiver for ds-cdma signals
US5417500A (en) 1993-09-13 1995-05-23 Reliance Electric Industrial Company Bearing assembly utilizing improved clamping collar
ZA947317B (en) 1993-09-24 1995-05-10 Qualcomm Inc Multirate serial viterbi decoder for code division multiple access system applications
US5523903A (en) 1993-12-23 1996-06-04 International Business Machines Corporation Sector architecture for fixed block disk drive
US5550870A (en) 1994-03-02 1996-08-27 Lucent Technologies Inc. Viterbi processor
JPH07245635A (ja) 1994-03-04 1995-09-19 Sony Corp 信号点マッピング方法および信号点検出方法
EP0677967A3 (en) 1994-04-12 1997-07-23 Gold Star Co Viterbi decoder for high-definition television.
US5898710A (en) 1995-06-06 1999-04-27 Globespan Technologies, Inc. Implied interleaving, a family of systematic interleavers and deinterleavers
JPH09232973A (ja) 1996-02-28 1997-09-05 Sony Corp ビタビ復号器
US6023783A (en) 1996-05-15 2000-02-08 California Institute Of Technology Hybrid concatenated codes and iterative decoding
US5978414A (en) 1996-07-03 1999-11-02 Matsushita Electric Industrial Co., Ltd. Transmission rate judging unit
US5802118A (en) 1996-07-29 1998-09-01 Cirrus Logic, Inc. Sub-sampled discrete time read channel for computer storage systems
JP3310185B2 (ja) 1996-11-21 2002-07-29 松下電器産業株式会社 誤り訂正装置
US6377610B1 (en) 1997-04-25 2002-04-23 Deutsche Telekom Ag Decoding method and decoding device for a CDMA transmission system for demodulating a received signal available in serial code concatenation
US5983383A (en) 1997-01-17 1999-11-09 Qualcom Incorporated Method and apparatus for transmitting and receiving concatenated code data
US6029264A (en) 1997-04-28 2000-02-22 The Trustees Of Princeton University System and method for error correcting a received data stream in a concatenated system
KR100484127B1 (ko) 1997-08-07 2005-06-16 삼성전자주식회사 비터비디코더
US6005897A (en) 1997-12-16 1999-12-21 Mccallister; Ronald D. Data communication system and method therefor
JP3900637B2 (ja) 1997-12-19 2007-04-04 ソニー株式会社 ビタビ復号装置
US6535553B1 (en) 1998-06-19 2003-03-18 Samsung Electronics Co., Ltd. Passband equalizers with filter coefficients calculated from modulated carrier signals
US6145110A (en) 1998-06-22 2000-11-07 Ericsson Inc. Digital data decoder that derives codeword estimates from soft data
KR100277764B1 (ko) 1998-12-10 2001-01-15 윤종용 통신시스템에서직렬쇄상구조를가지는부호화및복호화장치
US6381726B1 (en) 1999-01-04 2002-04-30 Maxtor Corporation Architecture for soft decision decoding of linear block error correcting codes
US6216249B1 (en) 1999-03-03 2001-04-10 Cirrus Logic, Inc. Simplified branch metric for reducing the cost of a trellis sequence detector in a sampled amplitude read channel
US6216251B1 (en) 1999-04-30 2001-04-10 Motorola Inc On-chip error detection and correction system for an embedded non-volatile memory array and method of operation
US6351832B1 (en) 1999-05-28 2002-02-26 Lucent Technologies Inc. Turbo code symbol interleaver
US6266795B1 (en) 1999-05-28 2001-07-24 Lucent Technologies Inc. Turbo code termination
US6473878B1 (en) 1999-05-28 2002-10-29 Lucent Technologies Inc. Serial-concatenated turbo codes
US6810502B2 (en) 2000-01-28 2004-10-26 Conexant Systems, Inc. Iteractive decoder employing multiple external code error checks to lower the error floor
US7184486B1 (en) 2000-04-27 2007-02-27 Marvell International Ltd. LDPC encoder and decoder and method thereof
US6757862B1 (en) 2000-08-21 2004-06-29 Handspring, Inc. Method and apparatus for digital data error correction coding
US6970511B1 (en) 2000-08-29 2005-11-29 Lucent Technologies Inc. Interpolator, a resampler employing the interpolator and method of interpolating a signal associated therewith
JP4324316B2 (ja) 2000-10-23 2009-09-02 株式会社日立グローバルストレージテクノロジーズ 垂直磁気記録再生装置
WO2002078196A1 (en) 2001-03-22 2002-10-03 University Of Florida Method and coding means for error-correction utilizing concatenated parity and turbo codes
US7295623B2 (en) 2001-07-11 2007-11-13 Vativ Technologies, Inc. High-speed communications transceiver
US6904084B2 (en) 2001-09-05 2005-06-07 Mediatek Incorporation Read channel apparatus and method for an optical storage system
US7073118B2 (en) 2001-09-17 2006-07-04 Digeo, Inc. Apparatus and method for saturating decoder values
US20030093741A1 (en) 2001-11-14 2003-05-15 Cenk Argon Parallel decoder for product codes
US6986098B2 (en) 2001-11-20 2006-01-10 Lsi Logic Corporation Method of reducing miscorrections in a post-processor using column parity checks
ES2381012T3 (es) 2002-07-03 2012-05-22 Dtvg Licensing, Inc Procedimiento y sistema para generar códigos de comprobación de paridad de baja densidad (LDPC)
US6785863B2 (en) 2002-09-18 2004-08-31 Motorola, Inc. Method and apparatus for generating parity-check bits from a symbol set
US7058873B2 (en) 2002-11-07 2006-06-06 Carnegie Mellon University Encoding method using a low density parity check code with a column weight of two
US7702986B2 (en) 2002-11-18 2010-04-20 Qualcomm Incorporated Rate-compatible LDPC codes
US7047474B2 (en) 2002-12-23 2006-05-16 Do-Jun Rhee Decoding concatenated codes via parity bit recycling
US7117427B2 (en) 2003-07-09 2006-10-03 Texas Instruments Incorporated Reduced complexity decoding for trellis coded modulation
US7313750B1 (en) 2003-08-06 2007-12-25 Ralink Technology, Inc. Efficient soft decision demapper to minimize viterbi decoder complexity
US7133228B2 (en) 2003-10-10 2006-11-07 Seagate Technology Llc Using data compression to achieve lower linear bit densities on a storage medium
US7958425B2 (en) 2004-02-19 2011-06-07 Trelliware Technologies, Inc. Method and apparatus for communications using turbo like codes
US7415651B2 (en) 2004-06-02 2008-08-19 Seagate Technology Data communication system with multi-dimensional error-correction product codes
US7996746B2 (en) 2004-10-12 2011-08-09 Nortel Networks Limited Structured low-density parity-check (LDPC) code
KR100703271B1 (ko) 2004-11-23 2007-04-03 삼성전자주식회사 통합노드 프로세싱을 이용한 저밀도 패리티 검사 코드복호 방법 및 장치
US7646829B2 (en) 2004-12-23 2010-01-12 Agere Systems, Inc. Composite data detector and a method for detecting data
US7779325B2 (en) 2005-01-24 2010-08-17 Agere Systems Inc. Data detection and decoding system and method
US7370258B2 (en) 2005-04-28 2008-05-06 Sandbridge Technologies Inc. Iterative concatenated convolutional Reed-Solomon decoding method
US7587657B2 (en) 2005-04-29 2009-09-08 Agere Systems Inc. Method and apparatus for iterative error-erasure decoding
US7802172B2 (en) 2005-06-20 2010-09-21 Stmicroelectronics, Inc. Variable-rate low-density parity check codes with constant blocklength
JP4293172B2 (ja) 2005-09-13 2009-07-08 ソニー株式会社 復号装置および復号方法
US7523375B2 (en) 2005-09-21 2009-04-21 Distribution Control Systems Set of irregular LDPC codes with random structure and low encoding complexity
US7752523B1 (en) 2006-02-13 2010-07-06 Marvell International Ltd. Reduced-complexity decoding of parity check codes
KR101037243B1 (ko) 2006-08-02 2011-05-26 후지쯔 가부시끼가이샤 수신 장치 및 그 복호 방법
US8705752B2 (en) 2006-09-20 2014-04-22 Broadcom Corporation Low frequency noise reduction circuit architecture for communications applications
FR2909499B1 (fr) 2006-12-01 2009-01-16 Commissariat Energie Atomique Procede et dispositif de decodage pour codes ldpc, et appareil de communication comprenant un tel dispositif
US20080304558A1 (en) 2007-06-06 2008-12-11 Hong Kong University Of Science And Technology Hybrid time-frequency domain equalization over broadband multi-input multi-output channels
US8711984B2 (en) 2008-01-22 2014-04-29 Agere Systems Llc Methods and apparatus for map detection with reduced complexity
US8201051B2 (en) 2008-10-15 2012-06-12 Lsi Corporation Method for detecting short burst errors in LDPC system
JP5173021B2 (ja) 2008-05-19 2013-03-27 アギア システムズ インコーポレーテッド データ検出器フィードバックループにおいて遅延を軽減するためのシステム及び方法
WO2009143375A2 (en) 2008-05-21 2009-11-26 The Regents Of The University Of Calfornia Lower-complexity layered belief propagation deconding ldpc codes
US7952824B2 (en) 2009-03-06 2011-05-31 Agere Systems Inc. Systems and methods for defective media region identification
US8578253B2 (en) 2010-01-04 2013-11-05 Lsi Corporation Systems and methods for updating detector parameters in a data processing circuit
US8443249B2 (en) 2010-04-26 2013-05-14 Lsi Corporation Systems and methods for low density parity check data encoding
US8295001B2 (en) 2010-09-21 2012-10-23 Lsi Corporation Systems and methods for low latency noise cancellation
US8237597B2 (en) 2010-09-21 2012-08-07 Lsi Corporation Systems and methods for semi-independent loop processing
US8667039B2 (en) 2010-11-17 2014-03-04 Lsi Corporation Systems and methods for variance dependent normalization for branch metric calculation
US8325433B2 (en) 2011-01-19 2012-12-04 Lsi Corporation Systems and methods for reduced format data processing
US8261171B2 (en) 2011-01-27 2012-09-04 Lsi Corporation Systems and methods for diversity combined data detection
US8699167B2 (en) 2011-02-16 2014-04-15 Lsi Corporation Systems and methods for data detection using distance based tuning
US8446683B2 (en) 2011-02-22 2013-05-21 Lsi Corporation Systems and methods for data pre-coding calibration
US8670955B2 (en) 2011-04-15 2014-03-11 Lsi Corporation Systems and methods for reliability assisted noise predictive filtering
US8611033B2 (en) 2011-04-15 2013-12-17 Lsi Corporation Systems and methods for selective decoder input data processing
US8566666B2 (en) * 2011-07-11 2013-10-22 Lsi Corporation Min-sum based non-binary LDPC decoder
US9015550B2 (en) 2012-10-05 2015-04-21 Lsi Corporation Low density parity check layer decoder for codes with overlapped circulants

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109560818A (zh) * 2017-09-25 2019-04-02 爱思开海力士有限公司 用于ldpc码的改进的最小和解码
CN109560818B (zh) * 2017-09-25 2022-08-09 爱思开海力士有限公司 用于ldpc码的改进的最小和解码
CN109586731A (zh) * 2017-09-29 2019-04-05 奈奎斯特半导体有限公司 用于解码纠错码的***和方法
CN109787639A (zh) * 2017-11-14 2019-05-21 奈奎斯特半导体有限公司 用于解码纠错码的***和方法
CN108768409A (zh) * 2018-06-06 2018-11-06 重庆邮电大学 一种优化的基于归一化最小值的ldpc译码方法
CN113055028A (zh) * 2021-03-18 2021-06-29 北京得瑞领新科技有限公司 Ldpc解码方法、解码器、解码装置及存储介质
CN113055028B (zh) * 2021-03-18 2022-05-17 北京得瑞领新科技有限公司 Ldpc解码方法、解码器、解码装置及存储介质
CN113411087A (zh) * 2021-06-30 2021-09-17 展讯半导体(成都)有限公司 解码q元LDPC的方法、电路及包括其的接收机

Also Published As

Publication number Publication date
TW201513103A (zh) 2015-04-01
DE102014114055A1 (de) 2015-04-02
DE102014114055A8 (de) 2015-05-07
US9130590B2 (en) 2015-09-08
JP2015070606A (ja) 2015-04-13
US20150092290A1 (en) 2015-04-02
KR20150037501A (ko) 2015-04-08

Similar Documents

Publication Publication Date Title
CN104518801A (zh) 非二进制的分层低密度奇偶校验解码器
US9015550B2 (en) Low density parity check layer decoder for codes with overlapped circulants
US9459956B2 (en) Data decoder with trapping set flip bit mapper
US9015547B2 (en) Multi-level LDPC layered decoder with out-of-order processing
US10367526B2 (en) Irregular low density parity check processing system with non-uniform scaling
US8996969B2 (en) Low density parity check decoder with miscorrection handling
US8656249B2 (en) Multi-level LDPC layer decoder
US9048867B2 (en) Shift register-based layered low density parity check decoder
CN103187979B (zh) 基于混合域fft的非二进制ldpc解码器
US20130061107A1 (en) Multi-Level LDPC Layer Decoder
US20130139023A1 (en) Variable Sector Size Interleaver
CN104052496A (zh) 基于最小和的混合非二进制低密度奇偶校验解码器
US20160020783A1 (en) Low Density Parity Check Decoder With Relative Indexing
US8862961B2 (en) LDPC decoder with dynamic graph modification
US20130139022A1 (en) Variable Sector Size LDPC Decoder
EP2712090A2 (en) Iterative detection and LDPC decoding with full and fractional local iterations
US20140082449A1 (en) LDPC Decoder With Variable Node Hardening
US20160191079A1 (en) Low Dynamic Power Check Node Processor For Low Density Parity Check Decoder
US20140229806A1 (en) Systems and Methods for Distributed Low Density Parity Check Decoding
US9727419B2 (en) Non-binary low density parity check code column rotation
US9214959B2 (en) Systems and methods for skip layer data decoding
Marelli et al. BCH and LDPC error correction codes for NAND flash memories
US8949696B2 (en) Systems and methods for trapping set disruption
US20150106666A1 (en) Speculative Bit Error Rate Calculator
US20160277035A1 (en) Non-Binary Low Density Parity Check Decoder With Format Transforming Variable Node Processor

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20160715

Address after: Singapore Singapore

Applicant after: Avago Technologies General IP (Singapore) Pte. Ltd.

Address before: California, USA

Applicant before: LSI Corp.

WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20150415

WD01 Invention patent application deemed withdrawn after publication