JP5007676B2 - 符号化装置、復号化装置、符号化・復号化装置及び記録再生装置 - Google Patents
符号化装置、復号化装置、符号化・復号化装置及び記録再生装置 Download PDFInfo
- Publication number
- JP5007676B2 JP5007676B2 JP2008021282A JP2008021282A JP5007676B2 JP 5007676 B2 JP5007676 B2 JP 5007676B2 JP 2008021282 A JP2008021282 A JP 2008021282A JP 2008021282 A JP2008021282 A JP 2008021282A JP 5007676 B2 JP5007676 B2 JP 5007676B2
- Authority
- JP
- Japan
- Prior art keywords
- parity
- error correction
- code
- data
- bit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000012937 correction Methods 0.000 claims abstract description 285
- 238000001514 detection method Methods 0.000 claims description 39
- 239000011159 matrix material Substances 0.000 claims description 26
- 238000013500 data storage Methods 0.000 claims description 13
- 239000000284 extract Substances 0.000 claims description 8
- 238000007476 Maximum Likelihood Methods 0.000 claims description 6
- 208000011580 syndromic disease Diseases 0.000 description 36
- 238000010586 diagram Methods 0.000 description 23
- 238000004364 calculation method Methods 0.000 description 21
- 238000000034 method Methods 0.000 description 19
- 238000012545 processing Methods 0.000 description 12
- 230000000052 comparative effect Effects 0.000 description 5
- 238000004891 communication Methods 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 2
- 230000001174 ascending effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 125000004122 cyclic group Chemical group 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005415 magnetization Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000000644 propagated effect Effects 0.000 description 1
- 230000011218 segmentation Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 230000017105 transposition Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
- H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
- H03M13/2927—Decoding strategies
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
- G11B20/1833—Error detection or correction; Testing, e.g. of drop-outs by adding special lists or symbols to the coded information
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
- G11B20/1866—Error detection or correction; Testing, e.g. of drop-outs by interleaving
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/09—Error detection only, e.g. using cyclic redundancy check [CRC] codes or single parity bit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/09—Error detection only, e.g. using cyclic redundancy check [CRC] codes or single parity bit
- H03M13/098—Error detection only, e.g. using cyclic redundancy check [CRC] codes or single parity bit using single parity bit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/13—Linear codes
- H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
- H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
- H03M13/1515—Reed-Solomon codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/13—Linear codes
- H03M13/19—Single error correction without using particular properties of the cyclic codes, e.g. Hamming codes, extended or generalised Hamming codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
- H03M13/2703—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques the interleaver involving at least two directions
- H03M13/271—Row-column interleaver with permutations, e.g. block interleaving with inter-row, inter-column, intra-row or intra-column permutations
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
- H03M13/2703—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques the interleaver involving at least two directions
- H03M13/2721—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques the interleaver involving at least two directions the interleaver involves a diagonal direction, e.g. by using an interleaving matrix with read-out in a diagonal direction
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
- H03M13/2778—Interleaver using block-wise interleaving, e.g. the interleaving matrix is sub-divided into sub-matrices and the permutation is performed in blocks of sub-matrices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
- H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
- H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
- H03M13/2918—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes with error correction codes in three or more dimensions, e.g. 3-dimensional product code where the bits are arranged in a cube
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
- H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
- H03M13/2921—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes wherein error correction coding involves a diagonal direction
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
- H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
- H03M13/2927—Decoding strategies
- H03M13/293—Decoding strategies with erasure setting
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
- G11B20/1833—Error detection or correction; Testing, e.g. of drop-outs by adding special lists or symbols to the coded information
- G11B2020/1836—Error detection or correction; Testing, e.g. of drop-outs by adding special lists or symbols to the coded information using a Reed Solomon [RS] code
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
- G11B20/1833—Error detection or correction; Testing, e.g. of drop-outs by adding special lists or symbols to the coded information
- G11B2020/1843—Error detection or correction; Testing, e.g. of drop-outs by adding special lists or symbols to the coded information using a cyclic redundancy check [CRC]
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
- G11B20/1833—Error detection or correction; Testing, e.g. of drop-outs by adding special lists or symbols to the coded information
- G11B2020/185—Error detection or correction; Testing, e.g. of drop-outs by adding special lists or symbols to the coded information using an low density parity check [LDPC] code
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B2220/00—Record carriers by type
- G11B2220/20—Disc-shaped record carriers
- G11B2220/25—Disc-shaped record carriers characterised in that the disc is based on a specific recording technology
- G11B2220/2508—Magnetic discs
- G11B2220/2516—Hard disks
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B2220/00—Record carriers by type
- G11B2220/20—Disc-shaped record carriers
- G11B2220/25—Disc-shaped record carriers characterised in that the disc is based on a specific recording technology
- G11B2220/2537—Optical discs
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
- H03M13/2957—Turbo codes and decoding
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Probability & Statistics with Applications (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- Signal Processing (AREA)
- Algebra (AREA)
- General Physics & Mathematics (AREA)
- Pure & Applied Mathematics (AREA)
- Error Detection And Correction (AREA)
Description
式(1)で、wはLDPC符号化された符号語を表し、Hはパリティ検査行列、Tは転置を表す。
図1は、本発明の一実施の形態の磁気ディスク装置の記録再生システムのブロック図である。図1に示すように、磁気ディスク装置の記録再生系は、大きく分けて、ハードディスクコントローラ(HDC)203と、リードチャネル(RDC)202と、プリアンプ(又はヘッドIC)201からなる。
次に、図1のECC符号器、パリティ符号器及びLDPC符号器の構成を説明する。図2は、図1のECC符号器235、パリティ符号器234及びLDPC符号器のブロック図、図3は、図2のインターリーブ部の動作説明図、図4は、図2のECC符号器及びデ・インターリーブ部の動作説明図、図5は、図2のパリティ符号器の動作説明図、図6は、図2のLDPC符号器の動作説明図、図7は、図2乃至図6によるLDPCブロック、RSブロック及びパリティの関係図、図8は、比較例の説明図である。
図9は、図1の復号器の基本構成のブロック図、図10は、図9の反復復号器の詳細ブロック図、図11は、図9及び図10のLDPC復号器の説明図である。
図12は、図1及び図9のECC復号部のブロック図である。図12に示すように、ECC復号部230は、RS符号部・パリティ部の分割部110、インターリーブ部112、データ保存・更新部114、ECC復号器116、デ・インターリーブ部118からなる。
図13は、本発明の一実施例による符号化及び復号化の説明図であり、図14は、比較例としての非特許文献の技術とLDPCとを組み合わせた符号化及び復号化の説明図である。
前述の図2のインターリーブ方式では、10ビットを例にしたが、他のビット数でもよく、図12で説明したECC復号器116も、シンドローム値保存部262とシンドローム値更新部264とを有しない従来のECC復号器を適用できる。
104 ECC符号器
106 デ・インターリーブ部
110 分割部
112 インターリーブ部
114 データ保存・更新部
116 ECC復号器
118 デ・インターリーブ部
120 パリティ計算部
122 パリティ値チエック部
124 エラー候補テーブル保存器
126 エラーフリップ部
130 ブロック・パリティ尤度分割部
201 プリアンプ
202 リードチャネル
203 ハードディスクコントローラ
220 LDPC符号器
226 反復復号器
227 第1のパリティ・尤度訂正器
230 ECC復号器
233 第2のパリティ・尤度訂正器
234 パリティ符号器
235 ECC符号器
Claims (10)
- データ列を、m(m≧2)ビット毎に、n(n≧2)ブロックのデータ列にインターリーブし、前記インターリーブされた各ブロックのデータ列から第1の誤り訂正符号のパリティを生成し、前記データ列に各ブロックの前記第1の誤り訂正符号のパリティを付加して、誤り訂正符号語を作成するECC符号器と、
前記誤り訂正符号語の複数のビット数毎に、パリティビットを作成し、前記誤り訂正符号語に付加するパリティ符号器と、
前記誤り訂正符号語に前記パリティ符号器により生成されたパリティが付加された第2の誤り訂正符号語を、K(K≧2)ビット毎に、L個(L≧2)のブロックのデータ列に分割し、各ブロックのデータ列から、前記ブロック単位に、線形符号である第2の誤り訂正符号のパリティを生成し、前記第2の誤り訂正符号語に、各ブロックの前記第2の誤り訂正符号のパリティを付加して、第3の誤り訂正符号語を作成する第2のECC符号器とを有し、
前記パリティ符号器は、前記誤り訂正符号語を、L個(L≧2)のブロックに分割し、分割された各前記ブロックからp(p≧1)ビット単位のデータ列を、q(q≧2)個抽出し、p×q個のデータ列に対して、パリティを生成し、前記p×q個のデータ列に対して生成された前記パリティを、前記生成に用いたデータ列を含む前記ブロック以外のブロックに付加する
ことを特徴とする符号化器。 - 前記第2のECC符号器は、パリティ検査行列における“1”の数が低密度であり、かつ線形符号である低密度パリティ検査(LDPC)符号の要件を満たす第3の誤り訂正符号語を作成するとともに、前記パリティ検査行列に対応する生成行列を用いてパリティを生成する
ことを特徴とする請求項1の符号化器。 - 前記ECC符号器は、前記データ列を、m(m≧2)ビット毎に、n(n≧2)ブロックのデータ列にインターリーブするインターリーブ部と、インターリーブされた各ブロックのデータ列から誤り訂正符号のパリティを生成するECC符号部と、前記各ブロックのデータ列を前記mビット毎に、デ・インターリーブし、且つ前記データ列に復元し、且つ前記誤り訂正符号のパリティを前記復元されたデータ列に付加するデ・インターリーブ部とを有する
ことを特徴とする請求項1の符号化器。 - 請求項1記載の第3の誤り訂正符号語に符号化された符号化データを復号化する復号器であって、
受信した前記符号化データ列を、前記第2のECC符号のパリティを用いて、反復復号し、前記符号化データ列を、ビット列に復号化し、且つ各ビットの尤度を出力する反復復号器と、
前記反復復号器の符号化データ列の第1の誤り訂正符号による誤り訂正復号と、前記パリティビットによる誤り検出に従う、前記尤度による前記符号ビット列の訂正復号とを反復して行うECC復号回路とを有し、
前記ECC復号回路は、復号失敗時に、失敗したブロックを含む前記L個のブロックからp(p≧1)ビット単位のデータ列を、q(q≧2)個抽出し、p×q個のデータ列に対して、パリティを再生成し、前記L個のブロック以外のブロックに付加された前記パリティビットと比較して、誤り検出する
ことを特徴とする復号器。 - 前記反復復号器は、前記パリティ検査行列における“1”の数が低密度であり、かつ線形符号である低密度パリティ検査(LDPC)符号の要件を満たす前記第3の誤り訂正符号語から、前記第2の誤り訂正符号語の前記パリティを用いて、前記反復復号し、前記符号化データ列を、前記第2の誤り訂正符号語に硬判定し、且つ各ビットの尤度を出力する
ことを特徴とする請求項4の復号器。 - 前記反復復号器は、前記第2の誤り訂正符号語の前記パリティビット列による誤り検出において、前記第2の誤り訂正符号語のブロックが、前記パリティ検査条件を満たし、誤りが検出されなかった時に、前記反復復号を停止し、且つ前記第2の誤り訂正符号語のブロック内の各ビットの尤度を最大の尤度値に設定する
ことを特徴とする請求項5の復号器。 - 前記ECC復号回路は、前記反復復号器からの符号ビット列の前記第1の誤り訂正符号による誤り訂正を行うECC復号器と、前記ECC復号器の復号失敗に応じて、前記パリティビットによる誤り検出を行い、前記誤り検出結果により、前記尤度により、前記ECC復号器に入力される前記符号ビット列の訂正を行うパリティ・尤度訂正器とを有し、
前記パリティ・尤度訂正器は、前記L個のブロック以外のブロックに付加されたパリティを取り出し、前記再生成されたパリティと比較する
ことを特徴とする請求項5の復号器。 - 前記ECC復号器は、前記反復復号器からの符号ビット列から前記パリティビットを分離し、前記パリティ・尤度訂正器に出力する分割部と、前記パリティビットが分離された前記符号ビット列を、前記m(m≧2)ビット毎に、n(n≧2)ブロックのデータ列にインターリーブするインターリーブ部と、前記インターリーブされた各ブロックのデータ列を保存するデータ保存部とを更に有し、
前記ECC復号器は、前記データ保存部の各ブロックのデータ列を前記誤り訂正符号による誤り訂正を行い、前記パリティ・尤度訂正器は、前記データ保存器のデータ列の訂正を行う
ことを特徴とする請求項7の復号器。 - データ列を、m(m≧2)ビット毎に、n(n≧2)ブロックのデータ列にインターリーブし、前記インターリーブされた各ブロックのデータ列から第1の誤り訂正符号のパリティを生成し、前記データ列に各ブロックの前記第1の誤り訂正符号のパリティを付加して、誤り訂正符号語を作成するECC符号器と、
前記誤り訂正符号語の複数のビット数毎に、パリティビットを作成し、前記誤り訂正符号語に付加するパリティ符号器と、
前記誤り訂正符号語に前記パリティ符号器により生成されたパリティが付加された第2の誤り訂正符号語を、K(K≧2)ビット毎に、L個(L≧2)のブロックのデータ列に分割し、各ブロックのデータ列から、前記ブロック単位に、線形符号である第2の誤り訂正符号のパリティを生成し、前記第2の誤り訂正符号語に、各ブロックの前記第2の誤り訂正符号のパリティを付加して、第3の誤り訂正符号語を作成する第2のECC符号器と、
受信した前記符号化データ列を、前記第2のECC符号のパリティを用いて、反復復号し、前記符号化データ列を、ビット列に復号化し、且つ各ビットの尤度を出力する反復復号器と、
前記反復復号器の符号化データ列の第1の誤り訂正符号による誤り訂正復号と、前記パリティビットによる誤り検出に従う、前記尤度による前記符号ビット列の訂正復号とを反復して行うECC復号回路とを有し、
前記パリティ符号器は、前記誤り訂正符号語を、L個(L≧2)のブロックに分割し、分割された各前記ブロックからp(p≧1)ビット単位のデータ列を、q(q≧2)個抽出し、p×q個のデータ列に対して、パリティを生成し、前記p×q個のデータ列に対して生成された前記パリティを、前記生成に用いたデータ列を含む前記ブロック以外のブロックに付加し、
前記ECC復号回路は、復号失敗時に、失敗したブロックを含む前記L個のブロックからp(p≧1)ビット単位のデータ列を、q(q≧2)個抽出し、p×q個のデータ列に対して、パリティを再生成し、前記L個のブロック以外のブロックに付加された前記パリティビットと比較して、誤り検出する
ことを特徴とする符号化・復号化装置。 - 記憶媒体にデータを書き込み且つ読み取るヘッドと、
前記記憶媒体に書き込むべきデータ列を、データ列を、m(m≧2)ビット毎に、n(n≧2)ブロックのデータ列にインターリーブし、前記インターリーブされた各ブロックのデータ列から第1の誤り訂正符号のパリティを生成し、前記データ列に各ブロックの前記第1の誤り訂正符号のパリティを付加して、誤り訂正符号語を作成するECC符号器と、
前記誤り訂正符号語の複数のビット数毎に、パリティビットを作成し、前記誤り訂正符号語に付加するパリティ符号器と、
前記誤り訂正符号語に前記パリティ符号器により生成されたパリティが付加された第2の誤り訂正符号語を、K(K≧2)ビット毎に、L個(L≧2)のブロックのデータ列に分割し、各ブロックのデータ列から、前記ブロック単位に、線形符号である第2の誤り訂正符号のパリティを生成し、前記第2の誤り訂正符号語に、各ブロックの前記第2の誤り訂正符号のパリティを付加して、第3の誤り訂正符号語を作成し、前記ヘッドに出力する第2のECC符号器と、
前記ヘッドが読み出した前記符号化データ列を、前記第2のECC符号のパリティを用いて、反復復号し、前記符号化データ列を、ビット列に復号化し、且つ各ビットの尤度を出力する反復復号器と、
前記反復復号器の符号化データ列の第1の誤り訂正符号による誤り訂正復号と、前記パリティビットによる誤り検出に従う、前記尤度による前記符号ビット列の訂正復号とを反復して行うECC復号回路とを有し、
前記パリティ符号器は、前記誤り訂正符号語を、L個(L≧2)のブロックに分割し、分割された各前記ブロックからp(p≧1)ビット単位のデータ列を、q(q≧2)個抽出し、p×q個のデータ列に対して、パリティを生成し、前記p×q個のデータ列に対して生成された前記パリティを、前記生成に用いたデータ列を含む前記ブロック以外のブロックに付加し、
前記ECC復号回路は、復号失敗時に、失敗したブロックを含む前記L個のブロックからp(p≧1)ビット単位のデータ列を、q(q≧2)個抽出し、p×q個のデータ列に対して、パリティを再生成し、前記L個のブロック以外のブロックに付加された前記パリティビットと比較して、誤り検出する
ことを特徴とする記録再生装置。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008021282A JP5007676B2 (ja) | 2008-01-31 | 2008-01-31 | 符号化装置、復号化装置、符号化・復号化装置及び記録再生装置 |
US12/276,958 US8151162B2 (en) | 2008-01-31 | 2008-11-24 | Encoding device, decoding device, encoding/decoding device, and recording/reproducing device |
EP08170099.9A EP2086114B1 (en) | 2008-01-31 | 2008-11-27 | Concatenated codes combining Reed-Solomon codes, LDPC codes and parity codes for encoding/decoding devices |
KR1020080124647A KR100976178B1 (ko) | 2008-01-31 | 2008-12-09 | 부호화 장치, 복호화 장치, 부호화·복호화 장치 및 기록 재생 장치 |
CN2008101856752A CN101499806B (zh) | 2008-01-31 | 2008-12-19 | 编码装置、解码装置、编/解码装置以及记录/再现装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008021282A JP5007676B2 (ja) | 2008-01-31 | 2008-01-31 | 符号化装置、復号化装置、符号化・復号化装置及び記録再生装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009181656A JP2009181656A (ja) | 2009-08-13 |
JP5007676B2 true JP5007676B2 (ja) | 2012-08-22 |
Family
ID=40419121
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008021282A Expired - Fee Related JP5007676B2 (ja) | 2008-01-31 | 2008-01-31 | 符号化装置、復号化装置、符号化・復号化装置及び記録再生装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US8151162B2 (ja) |
EP (1) | EP2086114B1 (ja) |
JP (1) | JP5007676B2 (ja) |
KR (1) | KR100976178B1 (ja) |
CN (1) | CN101499806B (ja) |
Families Citing this family (69)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5466953B2 (ja) * | 2008-02-08 | 2014-04-09 | 富士通株式会社 | バックアップ方法及びディスクアレイシステム |
US8352837B1 (en) * | 2009-03-20 | 2013-01-08 | Marvell International Ltd. | System and methods for storing data encoded with error information in a storage medium |
CN101697490B (zh) * | 2009-10-16 | 2013-09-25 | 苏州国芯科技有限公司 | 一种应用在基于理德-所罗门码的ecc模块上的解码方法 |
EP2330745A1 (fr) * | 2009-10-29 | 2011-06-08 | STMicroelectronics SA | Procédé et dispositif de décodage d'une succession de blocs encodés avec un code de correction d'erreur et corrélés par un canal de transmission |
JP5039160B2 (ja) * | 2010-03-02 | 2012-10-03 | 株式会社東芝 | 不揮発性半導体記憶システム |
KR101652452B1 (ko) * | 2010-03-02 | 2016-08-30 | 시게이트 테크놀로지 인터내셔날 | 디코더와 상기 디코더를 포함하는 장치들 |
JP2012050008A (ja) * | 2010-08-30 | 2012-03-08 | Toshiba Corp | 誤り検出訂正方法および半導体メモリ装置 |
US8904258B2 (en) * | 2010-09-07 | 2014-12-02 | Zephyr Photonics | Modulation-forward error correction (MFEC) codes and methods of constructing and utilizing the same |
US8869000B2 (en) * | 2011-01-31 | 2014-10-21 | Marvell World Trade Ltd. | Methods and systems for efficient decoding of concatenated error correction codes |
US8612834B2 (en) * | 2011-03-08 | 2013-12-17 | Intel Corporation | Apparatus, system, and method for decoding linear block codes in a memory controller |
US8887034B2 (en) * | 2011-04-15 | 2014-11-11 | Lsi Corporation | Systems and methods for short media defect detection |
US8667360B2 (en) * | 2011-07-01 | 2014-03-04 | Intel Corporation | Apparatus, system, and method for generating and decoding a longer linear block codeword using a shorter block length |
US9213742B2 (en) * | 2011-09-06 | 2015-12-15 | Cleversafe, Inc. | Time aligned transmission of concurrently coded data streams |
US8640013B2 (en) * | 2011-09-22 | 2014-01-28 | Kabushiki Kaisha Toshiba | Storage device |
US8578241B2 (en) * | 2011-10-10 | 2013-11-05 | Lsi Corporation | Systems and methods for parity sharing data processing |
US8862960B2 (en) * | 2011-10-10 | 2014-10-14 | Lsi Corporation | Systems and methods for parity shared data encoding |
KR101320684B1 (ko) | 2011-11-18 | 2013-10-18 | 한국과학기술원 | 연접 비씨에이치 부호, 복호 및 다계층 복호 회로 및 방법, 이를 이용한 플래쉬 메모리 장치의 오류 정정 회로 및 플래쉬 메모리 장치 |
JP2013109567A (ja) * | 2011-11-21 | 2013-06-06 | Toshiba Corp | ストレージデバイス及び誤り訂正方法 |
US9054840B2 (en) * | 2011-12-15 | 2015-06-09 | Lenovo Enterprise Solutions (Singapore) Pte. Ltd. | Error detection and correction of a data transmission |
JP5992916B2 (ja) * | 2012-03-13 | 2016-09-14 | パナソニック株式会社 | 無線通信装置 |
US9203757B2 (en) * | 2012-03-22 | 2015-12-01 | Texas Instruments Incorporated | Network throughput using multiple reed-solomon blocks |
US8775897B2 (en) * | 2012-05-07 | 2014-07-08 | Lsi Corporation | Data processing system with failure recovery |
TWI477104B (zh) * | 2012-09-13 | 2015-03-11 | Mstar Semiconductor Inc | 錯誤校正裝置與錯誤校正方法 |
KR102081980B1 (ko) * | 2012-10-08 | 2020-02-27 | 삼성전자 주식회사 | 메모리 시스템에서의 라이트 동작 또는 리드 동작 수행 방법 |
US9577673B2 (en) | 2012-11-08 | 2017-02-21 | Micron Technology, Inc. | Error correction methods and apparatuses using first and second decoders |
US9191256B2 (en) * | 2012-12-03 | 2015-11-17 | Digital PowerRadio, LLC | Systems and methods for advanced iterative decoding and channel estimation of concatenated coding systems |
US20140173381A1 (en) * | 2012-12-19 | 2014-06-19 | Quantum, Inc. | Bit error detection and correction with error detection code and list-npmld |
US9468085B2 (en) | 2012-12-29 | 2016-10-11 | Zephyr Photonics Inc. | Method and apparatus for implementing optical modules in high temperatures |
US9190809B2 (en) | 2012-12-29 | 2015-11-17 | Zephyr Photonics Inc. | Method and apparatus for active voltage regulation in optical modules |
US10958348B2 (en) | 2012-12-29 | 2021-03-23 | Zephyr Photonics Inc. | Method for manufacturing modular multi-function active optical cables |
US9728936B2 (en) | 2012-12-29 | 2017-08-08 | Zephyr Photonics Inc. | Method, system and apparatus for hybrid optical and electrical pumping of semiconductor lasers and LEDs for improved reliability at high temperatures |
US9160452B2 (en) | 2012-12-29 | 2015-10-13 | Zephyr Photonics Inc. | Apparatus for modular implementation of multi-function active optical cables |
US9172462B2 (en) | 2012-12-31 | 2015-10-27 | Zephyr Photonics Inc. | Optical bench apparatus having integrated monitor photodetectors and method for monitoring optical power using same |
US9362956B2 (en) * | 2013-01-23 | 2016-06-07 | Samsung Electronics Co., Ltd. | Method and system for encoding and decoding data using concatenated polar codes |
US9362954B1 (en) * | 2013-03-15 | 2016-06-07 | Seagate Technology Llc | Digital communications channel |
CN103338046B (zh) * | 2013-06-21 | 2016-03-30 | 上海交通大学 | 码率兼容的ldpc-rs二维乘积码的编码与译码方法 |
CN103428498A (zh) * | 2013-08-21 | 2013-12-04 | 江苏新瑞峰信息科技有限公司 | 一种无损图像压缩*** |
KR20150084560A (ko) * | 2014-01-14 | 2015-07-22 | 에스케이하이닉스 주식회사 | 인코딩 장치, 디코딩 장치 및 그 동작 방법 |
KR20160141771A (ko) * | 2014-04-01 | 2016-12-09 | 래티스세미컨덕터코퍼레이션 | 직렬 비디오 인터페이스들내 에러 감지 및 정정을 위한 직교하는 데이터 구조화 |
US9577672B2 (en) * | 2014-07-18 | 2017-02-21 | Storart Technology Co., Ltd. | Low density parity-check code decoder and decoding method thereof |
KR101644712B1 (ko) * | 2014-12-15 | 2016-08-02 | 한국과학기술원 | 블록 단위 연접 비씨에이치 부호의 성능을 향상시키는 오류 정정 방법 및 복호 방법 |
US9647694B2 (en) | 2014-12-28 | 2017-05-09 | International Business Machines Corporation | Diagonal anti-diagonal memory structure |
JP6484041B2 (ja) * | 2015-01-22 | 2019-03-13 | 日本放送協会 | 連接符号を用いた送信装置、受信装置及びチップ |
EP3242406B1 (en) * | 2015-01-27 | 2020-01-15 | Huawei Technologies Co., Ltd. | Fec decoding apparatus and method |
CN105095014A (zh) * | 2015-07-01 | 2015-11-25 | 清华大学 | 基于错误纠正编码数据结构的数据隐藏方法 |
JP6488954B2 (ja) * | 2015-09-11 | 2019-03-27 | 富士通株式会社 | 暗号データ処理方法、暗号データ処理システム、暗号データ処理装置および暗号データ処理プログラム |
KR20170076350A (ko) * | 2015-12-24 | 2017-07-04 | 에스케이하이닉스 주식회사 | 데이터 저장 장치 및 그것의 동작 방법 |
US10241851B2 (en) * | 2016-01-11 | 2019-03-26 | Micron Technology, Inc. | Estimation of error correcting performance of low-density parity-check (LDPC) codes |
US10114569B2 (en) * | 2016-10-07 | 2018-10-30 | Cnex Labs, Inc. | Computing system with shift expandable coding mechanism and method of operation thereof |
US10396826B2 (en) * | 2016-10-26 | 2019-08-27 | Huawei Technologies Co., Ltd. | Software defined network with selectable low latency or high throughput mode |
US10374639B2 (en) | 2016-12-06 | 2019-08-06 | Western Digital Technologies, Inc. | Adaptive bit-flipping decoder based on dynamic error information |
US10158380B2 (en) | 2016-12-06 | 2018-12-18 | Sandisk Technologies Llc | ECC and read adjustment based on dynamic memory error model estimation |
US10284233B2 (en) * | 2016-12-06 | 2019-05-07 | Western Digital Technologies, Inc. | ECC adjustment based on dynamic error information |
TWI631830B (zh) * | 2016-12-30 | 2018-08-01 | 慧榮科技股份有限公司 | 解碼方法與相關解碼裝置 |
US11070314B2 (en) * | 2017-08-18 | 2021-07-20 | Nokia Solutions And Networks Oy | Use of LDPC base graphs for NR |
EP3691131A4 (en) * | 2017-09-27 | 2020-10-07 | Mitsubishi Electric Corporation | ENCODER, TRANSMITTER, DECODER AND RECEIVER DEVICE |
US10447313B2 (en) * | 2017-11-28 | 2019-10-15 | X Development Llc | Communication method and system with on demand temporal diversity |
KR102415974B1 (ko) * | 2017-12-14 | 2022-07-04 | 삼성전자주식회사 | 에러 정정 장치, 에러 정정 장치의 동작 방법, 그리고 에러 정정 장치를 포함하는 제어기 |
CN108988990A (zh) * | 2018-07-05 | 2018-12-11 | 郑州云海信息技术有限公司 | 一种处理链路层数据错误的方法 |
KR102678314B1 (ko) * | 2018-08-03 | 2024-06-25 | 삼성전자주식회사 | 유저 데이터에 대한 에러 정정을 수행하는 에러 정정 회로 및 이를이용한 에러 정정 방법 |
JP2021034825A (ja) * | 2019-08-21 | 2021-03-01 | 株式会社東芝 | 磁気ディスク装置 |
CN112865809A (zh) * | 2019-11-27 | 2021-05-28 | 量子芯云(北京)微电子科技有限公司 | Ecc超强数据纠错方法 |
US11356122B2 (en) * | 2020-03-13 | 2022-06-07 | Marvell Asia Pte Ltd. | Systems and methods for interleaved hamming encoding and decoding |
US11057060B1 (en) * | 2020-03-23 | 2021-07-06 | Sage Microelectronics Corporation | Method and apparatus for matrix flipping error correction |
US11522635B2 (en) * | 2020-07-31 | 2022-12-06 | Fujitsu Limited | Device and method for transmitting data by using multilevel coding, and communication system |
CN113395137B (zh) * | 2021-06-08 | 2023-04-25 | 龙迅半导体(合肥)股份有限公司 | 一种fec编解码模块 |
CN113595560B (zh) * | 2021-06-29 | 2024-06-28 | 浪潮电子信息产业股份有限公司 | 一种信息纠错方法、装置、设备及存储介质 |
CN113595561B (zh) * | 2021-07-14 | 2024-07-23 | 深圳宏芯宇电子股份有限公司 | 一种混合解码方法、存储装置控制器及存储*** |
JP2024045862A (ja) * | 2022-09-22 | 2024-04-03 | 株式会社東芝 | 磁気ディスク装置 |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08106733A (ja) * | 1994-10-07 | 1996-04-23 | Hitachi Ltd | 情報記憶媒体利用システム |
US5636231A (en) * | 1995-09-05 | 1997-06-03 | Motorola, Inc. | Method and apparatus for minimal redundancy error detection and correction of voice spectrum parameters |
JP3567733B2 (ja) | 1998-05-08 | 2004-09-22 | 株式会社日立製作所 | 信号復号方法、信号復号回路及びこれを用いた情報伝送通信装置、情報記憶再生装置 |
KR100277764B1 (ko) * | 1998-12-10 | 2001-01-15 | 윤종용 | 통신시스템에서직렬쇄상구조를가지는부호화및복호화장치 |
US6553536B1 (en) * | 2000-07-07 | 2003-04-22 | International Business Machines Corporation | Soft error correction algebraic decoder |
KR100673419B1 (ko) * | 2000-12-28 | 2007-01-24 | 엘지전자 주식회사 | 전송 시스템 및 데이터 처리 방법 |
JP4109556B2 (ja) * | 2003-01-31 | 2008-07-02 | 松下電器産業株式会社 | Ofdm信号の衝突位置検出装置、ofdm受信装置及びofdm信号の衝突位置検出方法及びofdm受信方法 |
JP2004253017A (ja) * | 2003-02-18 | 2004-09-09 | Fujitsu Ltd | 記録媒体再生装置、記録媒体再生方法およびハードディスクコントローラ |
JP2005093038A (ja) * | 2003-09-19 | 2005-04-07 | Fujitsu Ltd | 記録再生装置および記録再生回路 |
KR100539261B1 (ko) * | 2004-05-04 | 2005-12-27 | 삼성전자주식회사 | 디지털 데이터의 부호화 장치와 dvd로의 기록 장치 및그 방법 |
JP4444755B2 (ja) * | 2004-08-17 | 2010-03-31 | Kddi株式会社 | 連接符号システムおよび連接符号処理方法、復号装置 |
US7205912B1 (en) | 2005-10-31 | 2007-04-17 | Seagate Technology Llc | Structured set partitioning and multilevel coding for partial response channels |
JP4558638B2 (ja) | 2005-12-15 | 2010-10-06 | 富士通株式会社 | 符号器および復号器 |
JP4662278B2 (ja) * | 2006-04-28 | 2011-03-30 | 富士通株式会社 | エラー訂正装置、符号器、復号器、方法及び情報記憶装置 |
JP2008021282A (ja) | 2006-06-12 | 2008-01-31 | Brother Ind Ltd | ラベル体及びラベル体作成装置 |
JP2008065969A (ja) * | 2006-08-09 | 2008-03-21 | Fujitsu Ltd | 符号化装置、復号化装置、符号化方法、復号化方法および記憶装置 |
JP4833173B2 (ja) * | 2006-10-30 | 2011-12-07 | 富士通株式会社 | 復号化器、符号化・復号化装置及び記録再生装置 |
KR101119302B1 (ko) * | 2007-04-20 | 2012-03-19 | 재단법인서울대학교산학협력재단 | 통신 시스템에서 저밀도 패리티 검사 부호 부호화 장치 및방법 |
US8065594B2 (en) * | 2007-06-29 | 2011-11-22 | Limberg Allen Leroy | 8VSB DTV signals with PCCC and subsequent trellis coding |
-
2008
- 2008-01-31 JP JP2008021282A patent/JP5007676B2/ja not_active Expired - Fee Related
- 2008-11-24 US US12/276,958 patent/US8151162B2/en not_active Expired - Fee Related
- 2008-11-27 EP EP08170099.9A patent/EP2086114B1/en not_active Expired - Fee Related
- 2008-12-09 KR KR1020080124647A patent/KR100976178B1/ko not_active IP Right Cessation
- 2008-12-19 CN CN2008101856752A patent/CN101499806B/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
EP2086114B1 (en) | 2014-01-15 |
US20090199073A1 (en) | 2009-08-06 |
CN101499806A (zh) | 2009-08-05 |
KR100976178B1 (ko) | 2010-08-17 |
EP2086114A3 (en) | 2012-09-12 |
EP2086114A2 (en) | 2009-08-05 |
US8151162B2 (en) | 2012-04-03 |
JP2009181656A (ja) | 2009-08-13 |
CN101499806B (zh) | 2013-08-21 |
KR20090084653A (ko) | 2009-08-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5007676B2 (ja) | 符号化装置、復号化装置、符号化・復号化装置及び記録再生装置 | |
JP4833173B2 (ja) | 復号化器、符号化・復号化装置及び記録再生装置 | |
US8255763B1 (en) | Error correction system using an iterative product code | |
US7725800B2 (en) | Decoding techniques for correcting errors using soft information | |
JP4198904B2 (ja) | 記録再生装置、信号復号回路、エラー訂正方法、及び反復型復号器 | |
US8042030B2 (en) | Encoding apparatus, decoding apparatus, encoding method, decoding method, and storage device | |
KR101110586B1 (ko) | 연결된 반복 및 대수 코딩 | |
JP5251000B2 (ja) | 誤り訂正回路及び媒体記憶装置 | |
US8127216B2 (en) | Reduced state soft output processing | |
US20090327832A1 (en) | Decoder and recording/reproducing device | |
JP4118127B2 (ja) | データの復号方法およびそれを用いたディスク装置 | |
JP2005093038A (ja) | 記録再生装置および記録再生回路 | |
JP2007087529A (ja) | 信号復号装置、信号復号方法、および記憶システム | |
JP2000057709A (ja) | 磁気ディスク誤り訂正方法及び装置 | |
US20090276685A1 (en) | Data decoding apparatus, magnetic disk apparatus, and data decoding method | |
Fahrner et al. | Low-complexity GEL codes for digital magnetic storage systems | |
US20090307561A1 (en) | Decoding device, decoding method, and recording and reproducing device | |
JP4088133B2 (ja) | リードチャネル復号器、リードチャネル復号方法およびリードチャネル復号プログラム | |
JP4294407B2 (ja) | 信号処理方法及び信号処理回路 | |
JP2010152960A (ja) | エラー訂正回路及び記憶装置 | |
JP2004193727A (ja) | 信号処理方法及び信号処理回路 | |
JP2009271963A (ja) | 復号方法、ハードディスクコントローラ及びハードディスク装置 | |
JP2008152915A (ja) | リードチャネル復号器、リードチャネル復号方法およびリードチャネル復号プログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100820 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110819 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110830 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111028 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120501 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120514 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150608 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |