KR100251254B1 - 파워 손실을 절감할 수 있는 전압 감시 회로 - Google Patents

파워 손실을 절감할 수 있는 전압 감시 회로 Download PDF

Info

Publication number
KR100251254B1
KR100251254B1 KR1019970010273A KR19970010273A KR100251254B1 KR 100251254 B1 KR100251254 B1 KR 100251254B1 KR 1019970010273 A KR1019970010273 A KR 1019970010273A KR 19970010273 A KR19970010273 A KR 19970010273A KR 100251254 B1 KR100251254 B1 KR 100251254B1
Authority
KR
South Korea
Prior art keywords
voltage
power supply
mos transistor
supply terminal
node
Prior art date
Application number
KR1019970010273A
Other languages
English (en)
Other versions
KR970068169A (ko
Inventor
오와다 마사카쯔
Original Assignee
가네꼬 히사시
닛본 덴기 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛본 덴기 가부시끼가이샤 filed Critical 가네꼬 히사시
Publication of KR970068169A publication Critical patent/KR970068169A/ko
Application granted granted Critical
Publication of KR100251254B1 publication Critical patent/KR100251254B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/08—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
    • H03K5/082—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding with an adaptive threshold
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
    • H03K5/2481—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors with at least one differential stage

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Logic Circuits (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Measurement Of Current Or Voltage (AREA)
  • Amplifiers (AREA)

Abstract

버퍼링 회로에 있어서, CMOS인버터(QP3.QN3)는 노드와 그라운드 단자간에 결합된다. 소스-팔로워형 MOS 트랜지스터(QN5')는 전원단자와 노드간에 결합되고, 그 소스 팔로워형 MOS 트랜지스터의 게이트에는 전원단자의 전압에 의존하지 않는 기준 전압이 공급된다. MOS 트랜지스터(QP5)는 소스-팔로워형 MOS 트랜지스터와 병렬로 결합되고, 상기 MOS 트랜지스터의 게이트에는 CMOS 인버터의 출력신호(B)의 반전 신호(VOUT)가 공급된다.

Description

파워 손실을 절감할 수 있는 전압 감시 회로
본 발명은 차동 증폭기 회로를 포함한 전압 감시 회로와 상보형 금속 산화물 반도체(CMOS) 인버터로 형성된 버퍼링 회로에 관한 것으로서, 특히 개선된 버퍼링 회로에 관한 것이다.
종래 기술의 전압 감시 회로는 출력 전압을 발생하도록 아날로그 입력 전압과 기준 전압을 수신하는 차동 증폭기 회로를 포함하며, 디지털 출력 전압을 출력하도록 차동 증폭기 회로의 출력 전압을 수신하는 직렬 형태의 2개의 CMOS 인버터로 형성된 버퍼링 회로를 포함한다. 이후 이에 대해서 상세히 설명하기로 한다.
CMOS 인버터의 제1단(stage)에서, 입력 전압의 하이 레벨이 충분히 높지 않다면, 제1단 CMOS 인버터의 P채널 MOS 트랜지스터와 N채널 MOS 트랜지스터 양자가 온으로 되어 있으면, 온 전류 또는 전체 전류가 제1단의 CMOS 인버터를 통해 흐르게 되어 전력이 손실되게 된다.
상기한 통과 전류를 저감하기 위해서는 제1단 CMOS 인버터의 트랜지스터의 게이트 길이는 트랜지스터의 전류 능력을 억압하도록 보다 길게 만들어져야 한다.
종래 기술의 전압 감시 회로에 있어서, 트랜지스터의 게이트 길이가 길게 만들어지면, 트랜지스터의 크기는 증대되고, 그에 따라 제1단 CMOS 인버터의 입력 캐패시턴스가 커지게 된다. 그 결과 응답 속도가 느려진다.
또 다른 종래 기술의 전압 감시 회로(일본 특허 출원 6-152341을 참조)에 있어서, 다이오드 접속 N 채널 MOS 트랜지스터와 P 채널 MOS 트랜지스터는 전원 단자와 제1단 CMOS 인버터 사이에 접속된다. P 채널 MOS 트랜지스터는 전압 감시 회로의 출력 전압에 의해 제어된다. 즉, 출력 전압이 로우일 때, 전원 전압 단자의 전압은 제1단 CMOS 인버터에 인가된다. 한편, 출력 전압이 하이일 때, 전원 전압단자의 전압 보다 낮은 전압이 다이오드 접속 MOS 트랜지스터에 의해서 제1단 CMOS 인버터에 인가된다. 이에 대해서는 나중에 상술하기로 한다.
이처럼 또다른 종래 기술의 전압 감시 회로에 있어서, 제1단 CMOS 인버터의 트랜지스터의 게이트 길이가 커질 필요가 없으므로, 제1단 CMOS 인버터의 입력 캐피시턴스는 저감되고, 응답 속도는 증대된다.
또 다른 종래 기술의 전압 감시 회로에 있어서, 전원 단자의 전압이 너무 낮으면 통과 전류는 여전히 제1단 CMOS 인버터를 흐르며 그에 따라 파워 손실이 있게 된다.
본 발명의 목적은 전원 단자의 전압에 관계없이 통과 전류를 차단할 수 있는 버퍼링 회로를 제공하는 것이다.
본 발명의 또다른 목적은 이러한 버퍼링 회로를 포함하는 전압 감시 회로를 제공하는 것이다.
제1도는 제1의 종래 기술의 전압 감시 회로를 도시하는 회로도.
제2도는 제1도의 회로의 동작을 도시하는 타이밍도.
제3도는 제2의 종래 기술의 전압 감시 회로를 도시하는 회로도.
제4도는 제3도의 회로의 동작을 도시하는 타이밍도.
제5도는 본 발명에 따른 전압 감시 회로의 일실시예를 도시하는 회로도.
제6도는 제5도의 전압을 발생하는 분압기(voltage divider)의 회로도.
제7도는 제5도의 회로의 동작을 도시하는 타이밍도.
* 도면의 주요부분에 대한 부호의 설명
1 : 차동 증폭기 2 : 버퍼링 회로
본 발명에 의하면, 버퍼링 회로에 있어서, CMOS 인버터는 노드와 접지 단자 사이에 접속된다. 소스 폴로워형 MOS 트랜지스터는 전원 단자와 노드 사이에 접속되며, 전원단자의 전압에 의존하지 않는 기준 전압(소정 전압)이 소스 폴로워형 MOS 트랜지스터의 게이트에 인가되고 있다. MOS 트랜지스터는 소스 폴로워형 MOS 트랜지스터에 병렬로 접속되고, CMOS 인버터의 출력 신호의 반전된 신호는 MOS 트랜지스터의 게이트에 인가된다.
소스 폴로워형 MOS 트랜지스터는 전원 전압 단자의 전압에 종속하지 않는 전압이나 이러한 전압에 종속하는 전압을 발생할 수 있다.
이후, 본 발명을 보다 상세히 설명하기 위해 도면을 참조하여 설명하기로 한다.
양호한 실시예를 설명하기에 앞서 제1도, 제2도, 제3도, 제4도를 참조하여 종래 기술의 감시회로에 대해서 설명하기로 한다.
종래 기술의 전압 감시 회로를 도시하는 제1도에서, 참조부호(1)은 아날로그 입력 전압 VIN을 기준 전압 VREF과 비교하는 차동 증폭기회로를, (2)는 차동 증폭기 회로(1)의 출력에 따른 디지털 출력 전압 VOUT을 출력하는 버퍼링 회로를 나타낸다. 차동 증폭기 회로(1)는 전원 단자 VCC에 접속된 정전류원 I1이정전류원 I1에 접속된 소스들을 가진 전류 스위치로서 P-채널 MOS 트랜지스터 QP1와 QP2, 및 접지단자 GND 에 접속된 부하들로서 N-채널 MOS 트랜지스터 QN1와 QN2를 포함한다. 이 경우, 상기 트랜지스터들 QN1와 QN2의 게이트들은 상기 트랜지스터 QP1의 드레인에 접속된다. 따라서, 상기 트랜지스터 QN1및 QN2는 전류 미러 회로를 형성한다.
버퍼링 회로(2)는 직렬로 연결된 2개의 CMOS 인버터를 포함하고 있다. 즉, 제1단은 전원 단자 VCC와 접지 단자 GND 사이의 P-채널 MOS 트랜지스터 QP3와 N-채널 MOS 트랜지스터 QN3에 의해 형성되고 제2단은 전원 단자 VCC와 접지 단자 GND 사이의 P-채널 MOS 트랜지스터 QP4와 N-채널 MOS 트랜지스터 QN4에 의해 형성된다.
제1도 회로의 동작에 대해서는 다음의 제2도를 참조하여 설명한다.
시간 t0 에서, 입력 전압 VIN은 기준 전압 VREF보다 높게 된다. 이에 따라서, 상기 트랜지스터 QP1와 QP2는 각각 온과 오프로 전환되며, 따라서 상기 트랜지스터 QN1및 QN2는 온 상태에 있게된다. 결과적으로, 노드 A 에서의 전압은 낮아지며, 노드 B 에서의 전압은 높아진다. 또한 상기 출력 전압 VOUT은 낮아진다.
다음, 시간 t1 에서, 입력 전압 VIN이 상기 기준 전압 VREF보다 낮아질 때, 상기 트랜지스터 QP1및 QP2가 각각 온과 오프로 전환되고, 그 결과, 노드 A는 상기 전류원 I1에 의해 상기 트랜지스터 QP2를 통해 충전되게 되며 따라서 상기 노드 A 의 전압이 증가된다.
시간 t2 에서, 상기 노드 A 의 전압이 CMOS 인버터(QP3및 QN3)의 임계 전압보다 높아질 때, 상기 노드 B 의 전압은 GND 로 감소된다. 그 결과, CMOS 인버터(QP4및 QN4)의 전압 VOUT은 VCC로 증가된다.
이 상태에서, 상기 트랜지스터들 QP1와 QP2의 소스들의 노드 C 에서의 전압이
Figure kpo00002
으로 클램핑되며, 이때 Vthp는 상기 P-채널 MOS 트랜지스터들의 임계 전압이다. 그러므로, 상기 노드 A 에서의 전압이 VCC가 아닌, VREF+ ｜Vthp｜로 증가된다. 따라서, VREF+ ｜Vthp｜< VCC- ｜Vthp｜일 경우, 상기 트랜지스터 QP3는 여전히 온으로 전환된다. 즉, 전체 전류(through current)가 상기 CMOS 인버터(QP3및 QN3)를 통해 흐른다.
앞서 언급된 전체 전류를 감소시키기 위해, 상기 트랜지스터들 QP3및 QN3의 게이트 길이들이 당해 트랜지스터들 QP3및 QN3의 전류의 양(current ability)을 억제하기 위해 좀 더 길게 형성된다.
다음으로, 시간 t3 에서, 입력 전압 VIN이 기준 전압 VREF보다 높아질 때, 상기 트랜지스터 QP1및 QP2는 각각 온 및 오프로 전환되고, 그 결과, 상기 트랜지스터 QN2의 게이트는 정전류원 I1에 의해 상기 트랜지스터 QP1를 통해 충전되므로 상기 트랜지스터 QN2가 온으로 전환된다. 그러므로, 상기 노드 A의 전압이 감소된다.
끝으로, 시간 t4 에서, 상기 노드 A의 전압이 상기 CMOS 인버터(QP3및 QN3)의 임계 전압보다 낮아질 때, 상기 노드 B의 전압은 VCC로 증가된다. 결과적으로, CMOS 인버터(QP4및 QN4)의 전압은 GND 로 감소된다.
제1도에 도시된 바와 같은 제1의 종래 기술에 따른 전압 모니터 회로에 있어서, 상기 트랜지스터들 QP3및 QN3의 게이트 길이가 좀더 커질 경우, 상기 트랜지스터들 QP3및 QN3의 크기는 증가되며, 이는 상기 CMOS 인버터(QP3및 QN3)의 입력 캐피시턴스를 증가시킨다. 게다가, 통상적으로, 상기 정전류원 I1에 의해 결정된 자동 증폭기 회로(1)의 구동 전력이 매우 작기 때문에, 노드 A 에서의 전압의 변화 속도는 매우 낮다. 그러므로, 상기 트랜지스터들 QP3및 QN3의 전류 량이 작을 경우, 상기 노드 B 에서의 전압의 변화 속도는 보다 더 감소된다. 따라서, 제1도 회로의 응답 속도는 감소된다.
제3도는, 제2의 종래 기술에 따른 전압 모니터 회로(JP-A-6-152341 참조)를 도시하며, 다이오드-접속의 N-채널 MOS 트랜지스터 QN5및 P-채널 MOS 트랜지스터 QP5가 제1도의 소자들에 추가되어 있다. 상기 트랜지스터들 QN5및 QP5은 전원 단자 VCC와 트랜지스터 QP3의 소스 사이에서 병렬로 접속된다. 또한, 상기 출력 전압 VOUT이 상기 트랜지스터 QP5의 게이트에 인가된다.
제3도 회로의 동작은 제4도를 참조하여 설명된다.
시간 t0 에서, 입력 전압 VIN은 기준 전압 VREF보다 높아진다. 그러므로, 상기 트랜지스터 QP1및 QP2는 각각 온 및 오프로 전환된다. 따라서 상기 트랜지스터 QN1및 QN2는 온으로 된다. 결과적으로, 상기 노드 A의 전압이 낮아지게 되므로, 노드 B의 전압이 높아진다. 또한, 출력 전압 VOUT은 낮아진다. 이 경우에는, 트랜지스터 QP5가 출력 전압 VOUT에 의해 온으로 전환되기 때문에, 노드 D의 전압이 VCC로 된다.
다음에, 시간 t1 에서, 입력 전압 VIN이 기준 전압 VREF보다 낮아질 때, 상기 트랜지스터들 QP1및 QP2는 각각 온 및 오프로 전환되고, 그에 따라서 상기 트랜지스터 QN2가 오프로 전환된다. 결과적으로, 상기 노드 A 는 상기 정전류원 I1에 의해 상기 트랜지스터 QP2를 통해 충전되며, 그 결과 상기 노드 A의 전압이 증가된다.
시간 t2 에서, 노드 A의 전압이 상기 CMOS 인버터(QP3및 QN3)의 임계 전압 보다 높아질 때, 상기 노드 B의 전압이 GND 로 감소된다. 그 결과, 상기 CMOS 인버터(QP4및 QN4)의 전압 VOUT은 VCC로 증가된다.
이 상태에서, 트랜지스터(QP5)는 출력전압(VOUT)에 의해 동작이 중지되며, 노드(D)에서의 전압은 다음과 같다.
Figure kpo00003
이 때, Vthn는 N채널 MOS 트랜지스터들의 임계전압이다. 한편 노드(A)에서의 전압은 다음과 같다.
Figure kpo00004
식 (1)과 (2)로부터, 트랜지스터(QP3)의 소스 게이트 전압은 다음과 같다.
Figure kpo00005
트랜지스터 (QP3)를 완전하게 오프로 전환하여 전체 전류를 차단하기 위해서는 다음 조건들이 만족되어야한다.
Figure kpo00006
그러므로, VCC< VREF+ ｜Vthn+ 2｜Vthp｜
Figure kpo00007
이 때에, Vthn= -Vthp= Vth이다.
다음에, 시간(t3)에서 입력전압(VIN)이 기준전압(VREF)보다 높을 때는, 트랜지스터(QP1,QP2)가 각각 온과 오프로 전환되므로, 트랜지스터(Qn2)의 게이트는 정전류원(I1)에 의해서 트랜지스터(Qp1)를 통해 충전된다. 이에 따라서, 트랜지스터(Qn2)는 온으로 전환되고 노드(A)의 전압이 감소되게 된다.
최종적으로, 시간(t4)에서, 노드(A)의 전압이 CMOS 인버터(QP3, QN3)의 임계 전압보다 낮게 되는 때에는, 노드(B)의 전압이 VCC로 증가하게 된다. 결과적으로, CMOS 인버터(Qp4, Qn4)의 전압(VOUT)은 GND(접지 상태)은 GND로 저감된다. 또한 이 경우에는, 트랜지스터(QP5)가 출력 전압(VOUT)에 의해 온으로 전환되기 때문에, 노드(D)의 전압이 VCC로 회복되게 된다.
그러므로, 제3도에 도시된 전압 감시회로에서는 트랜지스터(Qp3, Qn3)의 게이트 길이들이 증대될 필요가 없기 때문에, CMOS 인버터(Qp3, Qn3)의 입력 캐패시턴스가 감소된다. 이에 따라서, 제3도의 회로의 응답속도가 빨라진다.
제3도에 도시되는 바와 같이, 종래의 기술의 제2전압 감시회로에서는, 식(4)에 의한 상술한 조건이 만족되지 않는다면, 전류가 CMOS인버터(Qp3, Qn3)를 통과하게 되고 전력 소비의 증대를 초래한다. 예컨대, 노드(A)의 전압 진폭은 매우 작기 때문에, 노드(A)의 고레벨 전압이 저감된다면 조건(4)은 만족될 수 있다.
조건(4)을 효과적으로 만족하기 위해서는, 전원 단자(VCC)와 노드(D)사이에서 직렬로 연결된 Qn5등 다이오드와 연결되는 N채널 MOS 트랜지스터들의 수가 증가될 것이다. 그러므로 노드(D)의 전압은 저레벨로 감소되게 된다. 이 경우에는 노드(B)의 고레벨 전압도 역시 저감된다. 가장 나쁜 경우는 노드(B)의 고레벨 전압이 트랜지스터(Qn4)를 온으로 전환할 수 없다는 것이다.
제5도는 본 발명의 한 실시예를 도시하고 있으며, 소스 팔로워 형태인 N채널 MOS트랜지스터(Qn5')가 제3도의 다이오드로 연결된 N 채널 MOS트랜지스터(Qn5) 대신에 제공되어 있다.
즉, 기준전압 VREF'(>VREF)은 트랜지스터(Qn5')의 게이트에 인가된다.
기준전압(VREF, VREF')은, 제6도에 도시된 바와같이, 분압기 회로(voltage divider circuit)에 의해 발생될 수 있다. 이 경우에서는, 전압(Vo)은 VCC에 의존하지 않거나 의존의 정도가 상당히 적다.
제5도에 있는 회로의 동작에 대해서 제7도를 참조하여 설명한다.
시간(t0)에서, 입력전압(Vin)은 기준전압(VREF)보다 크다. 그러므로 트랜지스터(Qp1, Qp2)들은 각각 동작과 비동작 상태가 되므로, 트랜지스터(Qn1, Qn2)들은 동작상태에 있게 된다. 결과적으로, 노드(A)에서의 전압은 낮아지므로, 노드(B)에서의 전압이 높아지고, 또한, 출력전압(Vout)은 낮아지게 된다. 이 경우에서, 트랜지스터(Qp5)가 출력전압(Vout)에 의해 온으로 전환되므로, 노드(D)에서의 전압은 VCC가 된다.
다음에, 시간(t1)에서 입력전압(Vin)이 기준전압(VREF)보다 낮게 되고, 트랜지스터(Qp1, Qp2)는 각각 온과 오프로 전환되므로, 트랜지스터(Qn2)는 오프로 되고, 이에 따라서 노드(A)는 정전류원(I1)에 의해서 트랜지스터(Qp2)를 통해 충전되므로, 노드(A)의 전압은 증대하게 된다.
시간(t2)에서, 노드(A)의 전압이 CMOS 인버터(Qp3, Qn3)의 임계전압보다 높게 되면, 노드(B)의 전압은 GND로 감소하게 된다. 결과적으로 CMOS 인버터(Qp4, Qn4)의 전압(Vout)은 VCC로 증대하게 된다.
이 상태에서, 트랜지스터(Qp5)는 출력전압(Vout)에 의해 오프로 되며, 노드(D)의 전압은 다음과 같다.
Figure kpo00008
한편, 노드(A)의 전압은 다음과 같다.
Figure kpo00009
식(5), (6)으로부터, 트랜지스터(Qp3)의 소스-게이트 전압은 다음과 같다.
Figure kpo00010
트랜지스터(Qp3)를 완전히 오프로 전환하여 전체 전류를 차단하기 위해서는 다음 조건들이 만족되어야한다.
Figure kpo00011
Figure kpo00012
이 때, Vthn= -Vthp= Vth이다.
식(8)에 의해 표현된 조건은 VCC에 의해 영향을 받지 않는다. 예컨대, 제6도에 도시된 분압기 회로는 식(8)을 만족시키는 전압(VREF, VREF')를 발생시킬 수 있다.
다음에, t3에서 입력 전압(Vin)이 기준 전압(VREF) 보다 높은 경우, 트랜지스터(QF1, QF2)는 각각 온 및 오프로 전환되고, 트랜지스터(QN2)는 일정한 전류원(I1)에 의해 트랜지스터(QF1)를 통해 충전되며, 트랜지스터(QN2)는 온으로 전환된다. 따라서, 노드(A)에서의 전압은 감소하게 된다.
결국, 시각 t4에서, 노드(A)에서의 전압이 CMOS 인버터(QP3, QN3)의 임계 전압보다 낮게 되면, 노드(B)에서의 전압은 VCC까지 증가한다. 따라서, CMOS 인버터 (QP4, QN4)의 전압(VOUT)은 GND까지 감소한다. 또한, 이와 같은 경우에 트랜지스터 (QP5)가 출력 전압(VOUT)에 의해 온으로 전환되기 때문에, 노드(D)에서의 전압은 VCC까지 회복된다.
따라서, 상술한 실시예에서 트랜지스터(QP3, QN3)의 게이트 길이는 더 이상 커질 필요가 없기 때문에, CMOS 인버터(QP3, QN3)의 입력 캐패시턴스는 감소될 수 있어서 응답 속도를 증가시킬 수 있다. 또한, 식(8)에 의해 나타낸 상술한 조건이 만족된다면, CMOS(QP3, QN3) 인버터를 통해 흐르는 관통 전류는 중단될 수 있어서, 전력 소비를 감소시킬 수 있다.
상술한 바와 같이, 본 발명에 따르면 전체 전류는 전력 공급 전압과 관계없이 중단될 수 있어서 전력 소비를 줄일 수 있다.

Claims (18)

  1. 버퍼링 회로에 있어서, 제1 및 제2전원 단자(VCC, GND)와, 노드와, 상기 노드와 상기 제2전원 단자간에 접속된 CMOS 인버터(QP3, QN3)와, 상기 제1전원 단자와 상기 노드간에 접속되고, 게이트가 소정 전압을 수신하는 소스-팔로워형 MOS 트랜지스터(QN5')와, 상기 소스-팔로워형 MOS 트랜지스터에 병렬로 접속되고, 게이트가 상기 CMOS 인버터의 출력 신호(B)의 반전된 신호(VOUT)를 수신하는 MOS 트랜지스터(QP5)를 포함하는 버퍼링 회로.
  2. 제1항에 있어서, 상기 소정 전압은 상기 제1전원 단자의 전압에 의존하지 않는 버퍼링 회로.
  3. 제1항에 있어서, 상기 소정 전압은 상기 제1전원 단자의 전압에 대한 의존이 보다 적은 버퍼링 회로.
  4. 제1항에 있어서, 상기 CMOS 인버터에 대한 입력 신호가 제1레벨인 경우, 상기 소스-팔로워형 MOS 트랜지스터에 의해 발생되는 전압이 상기 CMOS 인버터에 공급되고, 상기 CMOS 인버터에 대한 입력 신호가 제2레벨인 경우, 상기 제1전원 단자의 전압이 상기 CMOS 인버터에 공급되는 버퍼링 회로.
  5. 버퍼링 회로에 있어서, 제1 및 제2전원 단자(VCC, GND)와, 입력 신호(A)를 수신하여 출력 신호(B)를 출력하는 것으로서, 제1도전형의 제1MOS 트랜지스터( QP3), 및 상기 제1MOS 트랜지스터와 상기 제2 전원 단자간에 접속된 제2도전형의 제2MOS트랜지스터(QN3)를 포함하는 CMOS 인버터와, 상기 제1전원 단자와 상기 제1MOS 트랜지스터간에 접속되고, 게이트가 소정 전압을 수신하는 상기 제2도전형의 제3MOS 트랜지스터(QN5'), 및 상기 제1전원 단자와 상기 제1MOS 트랜지스터간에 접속되고, 게이트가 상기 출력 신호의 반전 신호를 수신하는 상기 제1도전형의 제4MOS 트랜지스터(QP5)를 포함하는 버퍼링 회로.
  6. 제5항에 있어서, 상기 소정 전압은 상기 제1전원 단자의 전압에 의존하지 않는 버퍼링 회로.
  7. 제5항에 있어서, 상기 소정 전압은 상기 제1전원 단자의 전압에 대한 의존이 보다 작은 버퍼링 회로.
  8. 제5항에 있어서, 상기 입력 신호가 제1레벨인 경우, 상기 소스-팔로워형 MOS 트랜지스터에 의해 발생되는 전압이 상기 CMOS 인버터에 공급되고, 상기 입력 신호가 제2레벨인 경우, 상기 CMOS 인버터에는 상기 제1전원 단자의 전압이 공급되는 버퍼링 회로.
  9. 전압 감시 회로에 있어서, 제1 및 제2전원 단자(VCC, GND)와, 노드(D)와, 입력 전압(VIN)과 기준 전압(VREF)을 수신하기 위한, 상기 제1 및 제2전원 단자간에 접속된 MOS 차동 증폭기(1)로서, 상기 입력 전압과 상기 기준 전압간의 차에 응답하여 제1전압(A)을 발생하는 상기 MOS 차동 증폭기(1)와, 상기 MOS 차동 증폭기에 접속되고 상기 노드와 상기 제2전원 단자간에 접속되는 제1CMOS 인버터(QP3, QN3)와, 상기 제1CMOS 인버터에 접속되고 상기 제1 및 제2전원 단자 간에 접속되어, 출력 전압(VOUT)을 출력하는 제2 CMOS 인버터(QP4, QN4)와, 상기 제1 전원 단자와 상기 노드간에 접속되고, 게이트가 소정 전압을 수신하는 소스-팔로워형 MOS 트랜지스터(QN5')와, 상기 소스-팔로워형 MOS 트랜지스터와 병렬로 접속되고, 게이트가 상기 출력 전압을 수신하는 MOS 트랜지스터(QP5)를 구비하는 전압 감시 회로.
  10. 제9항에 있어서, 상기 소정 전압은 상기 제1전원단자의 전압에 의존하지 않는 전압 감시 회로.
  11. 제9항에 있어서, 상기 소정 전압은 상기 제1전원단자의 전압에 대한 의존이 보다 적은 전압 감시 회로.
  12. 제9항에 있어서, 상기 기준전압과 상기 소정 전압을 발생하기 위한 분압기를 더 구비하는 전압 감시 회로.
  13. 제9항에 있어서, 상기 출력전압이 제1레벨인 경우, 상기 소스-팔로워형 MOS트랜지스터에 의해 발생되는 전압이 상기 제1CMOS 인버터에 공급되고, 상기 출력전압이 제2레벨인 경우, 상기 제1CMOS 인버터에는 상기 제1전원단자의 전압이 공급되는 전압 감시 회로.
  14. 제9항에 있어서, 상기 소스-팔로워형 MOS 트랜지스터는 N채널형이고 상기 MOS트랜지스터는 P채널형인 전압 감시 회로.
  15. 전압 감시 회로에 있어서, 제1 및 제2전원단자(VCC, GND)와, 노드(D)와, 상기 제1 및 제2전원단자간에 결합되고, 입력전압(VIN)과 기준전압(VREF)을 수신하는 MOS 차동 증폭기(11)로서, 상기 입력 전압과 기준 전압 간의 차에 응답하여 제1전압(A)을 발생하는 MOS 차동 증폭기(11)와, 상기 MOS 차동 증폭기에 접속되고, 상기 노드와 상기 제2전원단자간에 접속되어, 제1도전형의 제1MOS 트랜지스터(QP3)와 제2도전형의 제2MOS 트랜지스터(QN3)를 포함하는 제1CMOS 인버터와, 상기 제1CMOS 인버터에 접속되고, 상기 제1 및 제2전원단자간에 접속되어, 출력전압(VOUT)을 출력하는 제2CMOS 인버터(QP4, QN4)로서, 상기 제1도전형의 제3MOS 트랜지스터(QP4)와 제2도전형의 제4MOS 트랜지스터(QN4)를 포함하는 제2MOS 인버터(QP4, QN4)와, 상기 제1전원단자와 상기 노드간에 접속되고, 게이트가 소정 전압을 수신하는 상기 제2도전형의 제5MOS 트랜지스터(QN5'), 및 상기 제5MOS 트랜지스터와 병렬로 접속되며, 게이트가 상기 출력전압을 수신하는 제6MOS 트랜지스터(QN6')를 구비하는 전압 감시 회로.
  16. 제15항에 있어서, 상기 소정 전압은 상기 제1전원단자의 전압에 의존하지 않는 전압 감시 회로.
  17. 제15항에 있어서, 상기 소정 전압은 상기 제1전원단자의 전압에 대한 의존이 보다 적은 전압 감시 회로.
  18. 제15항에 있어서, 상기 소정 전압과 상기 기준 전압을 발생하는 분압기를 더 구비하는 전압 감시 회로.
KR1019970010273A 1996-03-22 1997-03-22 파워 손실을 절감할 수 있는 전압 감시 회로 KR100251254B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP96-093086 1996-03-22
JP8093086A JP2885177B2 (ja) 1996-03-22 1996-03-22 電源モニタ回路

Publications (2)

Publication Number Publication Date
KR970068169A KR970068169A (ko) 1997-10-13
KR100251254B1 true KR100251254B1 (ko) 2000-04-15

Family

ID=14072726

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970010273A KR100251254B1 (ko) 1996-03-22 1997-03-22 파워 손실을 절감할 수 있는 전압 감시 회로

Country Status (3)

Country Link
US (1) US5929679A (ko)
JP (1) JP2885177B2 (ko)
KR (1) KR100251254B1 (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6366136B1 (en) * 1999-09-09 2002-04-02 National Semiconductor Corporation Voltage comparator circuit with hysteresis
TW466830B (en) * 2000-05-12 2001-12-01 United Microelectronics Corp Input buffer
JP2002133863A (ja) * 2000-10-19 2002-05-10 Mitsubishi Electric Corp 電位検出回路
US6650161B2 (en) * 2000-12-28 2003-11-18 Intel Corporation Clock distribution network having regulated power supply
KR100416625B1 (ko) * 2002-05-09 2004-01-31 삼성전자주식회사 기준전압 변동을 감소시키는 차동 타입의 입출력 버퍼
JP4245904B2 (ja) * 2002-11-14 2009-04-02 セイコーインスツル株式会社 電圧検出回路
US7327168B2 (en) 2002-11-20 2008-02-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
CN100380811C (zh) 2002-12-13 2008-04-09 株式会社半导体能源研究所 半导体器件和使用该半导体器件的显示器件
CN100338879C (zh) 2002-12-25 2007-09-19 株式会社半导体能源研究所 配备了校正电路的数字电路及具有该数字电路的电子装置
KR100535114B1 (ko) * 2003-03-28 2005-12-07 주식회사 하이닉스반도체 파워 업 검출 장치
US7064586B2 (en) * 2003-12-19 2006-06-20 Infineon Technologies, Ag Input buffer circuit including reference voltage monitoring circuit
US7215175B1 (en) * 2004-09-01 2007-05-08 Sun Microsystems, Inc. Fuse sensing scheme with auto current reduction
KR100859832B1 (ko) * 2006-09-21 2008-09-23 주식회사 하이닉스반도체 반도체 메모리 장치의 내부전위 모니터 장치 및 모니터방법
JP5008032B2 (ja) * 2007-08-30 2012-08-22 ソニーモバイルディスプレイ株式会社 遅延回路、半導体制御回路、表示装置、および電子機器
KR20150112108A (ko) * 2014-03-26 2015-10-07 삼성디스플레이 주식회사 표시 장치
CN115308467A (zh) * 2021-05-07 2022-11-08 脸萌有限公司 集成电路内部电压检测电路、检测方法以及集成电路

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5326175A (en) * 1976-08-23 1978-03-10 Seiko Instr & Electronics Ltd Electronic watch
JPS5672522A (en) * 1979-11-16 1981-06-16 Matsushita Electric Ind Co Ltd Complementary circuit
JPS5877317A (ja) * 1981-11-02 1983-05-10 Matsushita Electric Ind Co Ltd シユミツト・トリガ回路
JPS5923915A (ja) * 1982-07-30 1984-02-07 Toshiba Corp シユミツトトリガ回路
JPS62194732A (ja) * 1986-02-21 1987-08-27 Hitachi Ltd デジタルバツフア回路
JPS63164526A (ja) * 1986-12-25 1988-07-07 Toshiba Corp レベルコンバ−タ
FR2613491B1 (fr) * 1987-04-03 1989-07-21 Thomson Csf Dispositif de detection du niveau haut d'une tension en technologie mos
US4859873A (en) * 1987-07-17 1989-08-22 Western Digital Corporation CMOS Schmitt trigger with independently biased high/low threshold circuits
JP2654507B2 (ja) * 1987-12-15 1997-09-17 セイコー電子工業株式会社 電圧検出回路
JP2544815B2 (ja) * 1989-10-12 1996-10-16 三菱電機株式会社 レベルシフト回路
JP2546436B2 (ja) * 1990-11-07 1996-10-23 日本電気株式会社 電圧比較回路
JPH06291640A (ja) * 1993-03-30 1994-10-18 Toshiba Corp レベル変換回路
JPH0720165A (ja) * 1993-07-05 1995-01-24 Nec Ic Microcomput Syst Ltd 電圧検出回路

Also Published As

Publication number Publication date
JP2885177B2 (ja) 1999-04-19
US5929679A (en) 1999-07-27
KR970068169A (ko) 1997-10-13
JPH09257839A (ja) 1997-10-03

Similar Documents

Publication Publication Date Title
KR100251254B1 (ko) 파워 손실을 절감할 수 있는 전압 감시 회로
US5969542A (en) High speed gate oxide protected level shifter
US4663584A (en) Intermediate potential generation circuit
US4555642A (en) Low power CMOS input buffer circuit
US5469085A (en) Source follower using two pairs of NMOS and PMOS transistors
US4577124A (en) CMOS Logic circuit
US6791391B2 (en) Level shifting circuit
US5585747A (en) High speed low power sense amplifier
US20060097769A1 (en) Level shift circuit and semiconductor circuit device including the level shift circuit
US5128556A (en) Current-switching type logic circuit
KR100285979B1 (ko) 전압레벨 변환회로
US6879198B2 (en) Differential input receiver with hysteresis
US6236195B1 (en) Voltage variation correction circuit
KR0132976B1 (ko) 3치 입력 버퍼 회로
KR100370679B1 (ko) 레벨시프트회로
JP2769653B2 (ja) 反転回路
JP3540401B2 (ja) レベルシフト回路
JP2686014B2 (ja) 半導体装置
US5831465A (en) Variable delay circuit
EP0320779B1 (en) Sense amplifier
KR100863529B1 (ko) 연산 증폭기 회로
JPS60142620A (ja) 半導体集積回路
JP2565296B2 (ja) 入力回路
US11750098B2 (en) Voltage conversion circuit having self-adaptive mechanism
JP3037177B2 (ja) 遅延回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121227

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20131218

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20141230

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee