KR100535114B1 - 파워 업 검출 장치 - Google Patents

파워 업 검출 장치 Download PDF

Info

Publication number
KR100535114B1
KR100535114B1 KR10-2003-0019589A KR20030019589A KR100535114B1 KR 100535114 B1 KR100535114 B1 KR 100535114B1 KR 20030019589 A KR20030019589 A KR 20030019589A KR 100535114 B1 KR100535114 B1 KR 100535114B1
Authority
KR
South Korea
Prior art keywords
potential
power
power supply
supply voltage
voltage
Prior art date
Application number
KR10-2003-0019589A
Other languages
English (en)
Other versions
KR20040084473A (ko
Inventor
강창석
이재진
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2003-0019589A priority Critical patent/KR100535114B1/ko
Priority to US10/737,960 priority patent/US20040189357A1/en
Publication of KR20040084473A publication Critical patent/KR20040084473A/ko
Priority to US11/166,725 priority patent/US20050231246A1/en
Application granted granted Critical
Publication of KR100535114B1 publication Critical patent/KR100535114B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
    • H03K17/223—Modifications for ensuring a predetermined initial state when the supply voltage has been applied in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/08—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dram (AREA)
  • Electronic Switches (AREA)
  • Measurement Of Current Or Voltage (AREA)

Abstract

본 발명에 따른 파워 업 검출 장치는, 전원전압을 일정 비율로 분배하는데, 전위 검출 수단으로부터 출력된 비교결과에 따라 분배비가 변화되는 전압 분배수단과, 전압 분배 수단에 의해 분배된 전위와 특정 전위를 비교하여, 비교 결과를 출력하는 전위 검출 수단을 포함하여, 전원전압이 상승하여 일정 전압 이상이 되어 파워 업 신호가 발생된 후에, 입력된 외부 전원전압이 노이즈에 의해 상태가 변하더라도 일정 전압 이하로 떨어지지 않으면 파워 업 신호의 레벨이 변하지 않기 때문에 안정적으로 반도체 소자를 초기화할 수 있다.

Description

파워 업 검출 장치{Apparatus for detecting power up}
본 발명은 전원전압이 일정 전압 이상이 되는 시점을 검출하는 파워 업 검출 장치에 관한 것으로, 보다 상세하게는 전원전압이 노이즈에 영향을 받지 않고 안정된 동작을 수행하는 파워 업 검출 장치에 관한 것이다.
일반적으로 파워 업 검출 장치는 외부로부터 인가되는 전원전압을 검출하여 전원전압이 특정전위 이상이 되기 전에 반도체 소자를 초기화하고, 전원전압이 특정 전위 이상인 경우 반도체 소자가 동작하도록 하는 장치이다.
도 1은 종래 기술에 따른 파워 업 검출 장치를 나타낸 회로도이다.
파워 업 검출 장치는 전원전압 VCC을 일정 비율로 분배하는 전압 분배부(1)와, 전압 분배부(1)에 의해 분배된 전위 N0를 검출하는 전위검출부(2)와, 전위검출부(2)에 의해 검출된 전위 N1를 반전시키는 인버터 INV1와, 인버터 INV1로부터 출력된 신호 N2를 버퍼링하여 파워 업 검출 신호 PWR를 출력하는 버퍼(3)를 포함한다.
여기서, 전압 분배부(1)는 전원전압 VCC과 접지전압 사이에 직렬 연결된 두개의 저항 R1, R2을 포함하여, 두개의 저항 R1, R2의 공통 노드에서 분배된 전위 N0를 출력한다.
전위검출부(2)는 전원전압 VCC과 접지전압 사이에 직렬 연결된 저항 R3 및 게이트에 전압 분배부(1)에 의해 분배된 전위 N0가 인가되는 엔모스 트랜지스터를 포함하여, 저항 R3의 한 단자 및 엔모스 트랜지스터 NM1의 드레인의 공통 노드에서 검출된 전위 N1를 출력한다.
버퍼(3)는 인버터 INV1로부터 출력된 신호 N2를 순차 반전하는 두개의 인버터 INV2, INV3를 포함한다.
이와 같이 구성된 종래 기술에 따른 파워 업 검출 장치의 동작을 설명하면 다음과 같다.
파워 업 검출 장치는, 외부 전원전압 VCC이 칩에 인가되면 외부 전원전압 VCC의 전위를 검출하여 일정 전위에 도달할 때 파워 업 신호 PWR를 발생한다.
여기서, 파워 업 신호 PWR는, 칩이 초기화(initialize)를 위해, 즉, 내부 전원을 안정화시키기 위해, 내부 전원 전위가 일정전위로 설정(setup)될 때까지 일정한 노드 또는 회로들을 하이 또는 로우 상태로 프리차지 한다.
그러나 도 2에 도시된 바와 같이 외부 전원전압 VCC이 리플(ripple) 노이즈를 가지고 입력되면 일정 전위 V1에 도달할 때마다 파워 업 신호 PWR의 상태가 변하여(toggling) 전류 소모가 증가하고 최악의 경우 오동작을 하게 되는 문제점이 발생한다.
특히 전원전압이 낮아지면서 파워 업 신호가 발생되는 전원전위 레벨과 동작 전원전위 레벨 사이의 간격이 작아지게 되어 전원전위에 노이즈가 발생할 경우 원하지 않는 파워 업 신호 PWR가 발생하여 반도체 소자를 초기화 시키는 문제점이 발생한다.
상기 문제점을 해결하기 위한 본 발명의 목적은, 전원전압이 상승하여 일정 전압 이상이 되어 파워 업 신호가 발생된 후에, 입력된 외부 전원전압이 노이즈에 의해 상태가 변하더라도 일정 전압 이하로 떨어지지 않으면 파워 업 신호의 레벨이 변하지 않도록 하여 안정적으로 반도체 소자를 초기화할 수 있는 파워 업 검출 장치를 제공하는 것이다.
상기 목적을 달성하기 위한 본 발명의 파워 업 검출 장치는, 전위 검출수단으로부터 출력된 비교 결과에 따라 전원전압을 일정 비율로 분배하는 전압 분배수단; 및 전압 분배 수단에 의해 분배된 전위와 특정 전위를 비교하여, 비교 결과를 출력하는 전위 검출 수단을 포함하고, 전압 분배수단은, 전원전압단과 출력단자 사이에 연결되고, 전위 검출 수단으로부터 출력된 비교 결과에 따라 저항 값이 조절되는 풀 업 저항 수단; 및 출력단자와 접지전압 사이에 연결된 풀다운 저항 수단을 포함하는 것을 특징으로 한다.
또한, 상기 목적을 달성하기 위한 본 발명의 파워 업 검출 장치의 다른 실시예는, 전원전압을 일정 비율로 분배하는 전압 분배수단; 전압 분배 수단에 의해 분배된 전위와 특정 전위를 비교하여, 비교 결과를 출력하는 전위 검출 수단; 전위 검출 수단으로부터 출력된 비교 결과를 안정화시켜 파워 업 신호를 출력하는 버퍼수단; 및 파워 업 신호에 따라 전위 검출 수단의 출력단자를 일정 전위로 설정하는 구동수단을 포함하는 것을 특징으로 한다.
상술한 목적 및 기타의 목적과 본 발명의 특징 및 이점은 첨부도면과 관련한 다음의 상세한 설명을 통해 보다 분명해 질 것이다.
이하, 첨부 도면을 참조하여 본 발명의 실시예를 상세히 설명하면 다음과 같다.
도 3은 본 발명에 따른 파워 업 검출 장치를 나타낸 회로도이다.
파워 업 검출 장치는, 전원전압 VCC을 일정 비율로 분배하는 전압 분배부(10)와, 분배된 전위를 일정 전위와 비교하여 그 비교결과 N1를 출력하는 전위 검출부(20)와, 비교결과 N1를 반전시키는 인버터 INV11와, 인버터 INV11로부터 출력된 신호 N2를 순차 반전하여 파워 업 신호 PWR를 출력하는 버퍼부(30)를 포함한다.
전압 분배부(10)는 전원전압 VCC과 출력단자 N0 사이에 직렬 연결된 저항 R11 및 저항 조절부(11)와, 출력단자 N0와 접지전압 VSS 사이에 연결된 저항 R12을 포함한다. 두개의 저항 R11, R12의 공통 노드 N0에서 분배된 전위가 출력된다.
여기서, 저항 조절부(11)는 전원전압 VCC과 저항 R11 사이에 연결되고, 게이트가 접지전압 VSS에 연결된 피모스 트랜지스터 PM11 및 게이트가 전위 검출부(20)의 출력단자 N1에 연결된 피모스 트랜지스터 PM12를 포함하여, 전위 검출부(20)의 출력단자 N1의 전위에 따라 저항 값을 조절할 수 있다.
전위 검출부(20)는 전원전압 VCC과 접지전압 VSS 사이에 직렬 연결된 저항 R13 및 게이트에 전압 분배부(10)에 의해 분배된 전위 N0가 인가되는 엔모스 트랜지스터 NM11를 포함하여, 저항 R13의 한 단자와 엔모스 트랜지스터 NM11의 드레인의 공통 노드에서 비교 결과 전위 N1가 출력된다.
버퍼부(30)는 인버터 INV11로부터 출력된 전위 N2를 순차 반전하여 파워 업 신호 PWR의 전위를 안정화시키는 두개의 인버터 INV12, INV13를 포함한다.
전압 분배부(10)는 전원전압 VCC을 저항들의 비율에 따라 분배하는데, 전압 분배부(10)에 의해 분배된 전위 N0는 다음의 [수학식 1]과 같이 나타낼 수 있다.
[수학식 1]
여기서 풀업 저항 값 Rup은 전원전압 VCC과 출력단자 N0 사이의 저항 값의 합이며, 저항 조절부(11)의 저항 값 Rt과 저항 R11의 저항 값을 더한 저항 값이고, 풀다운 저항 값 Rdn은 출력단자 N0와 접지전압 VSS 사이의 저항 값이며, 저항 R12의 저항 값이다.
저항 조절부(11)는 전원전압 VCC과 저항 R11의 한 단자 사이에 병렬 연결된 두개의 피모스 트랜지스터 PM11, PM12를 포함한다.
하나의 피모스 트랜지스터 PM11는 게이트가 접지전압 VSS에 연결되어 항상 턴 온 되어 저항 소자로써 작용한다.
다른 하나의 피모스 트랜지스터 PM12는 게이트가 전위 검출부(20)의 출력단자 N1에 연결되어 출력단자 N1의 전위에 따라 턴 온 되어 저항 소자로써 작용하거나 턴 오프 되어 오픈된 스위치 소자로써 작용한다.
전원전압 VCC의 전압 레벨이 낮아서, 전압 분배부(10)에 의해 분배된 전위 N0가 전위 검출부(20)의 엔모스 트랜지스터 NM11의 문턱 전압 Vtn보다 낮은 경우, 엔모스 트랜지스터 NM11가 턴 오프 상태를 유지하기 때문에, 전위 검출부(20)의 출력단자 N1의 전위는 하이 레벨이 된다.
여기서, 전위 검출부(20)의 출력단자 N1의 전위가 하이 레벨인 경우, 저항 조절부(11)의 피모스 트랜지스터 PM12는 턴 오프 상태를 유지하여 저항 조절부(11)의 저항 값 Rt은 피모스 트랜지스터 PM11가 턴 온 된 상태의 저항 값 Rpm11과 동일하다.
따라서 전압 분배부(10)에 분배되는 전위 N0는 [수학식 2]와 같이 나타낼 수 있다.
[수학식 2]
결과적으로 전위 검출부(20)의 출력단자 N1의 하이 레벨의 전위는 인버터 INV11에 의해 반전되고, 버퍼부(30)에 의해 안정화되어 로우 레벨을 갖는 파워 업 신호 PWR로 출력된다.
한편, 전원전압 VCC의 전압 레벨이 점점 높아져서, 전압 분배부(10)에 의해 분배된 전위 N0가 전위 검출부(20)의 엔모스 트랜지스터 NM11의 문턱 전압 Vtn보다 높은 경우, 엔모스 트랜지스터 NM11가 턴 온 되기 때문에, 전위 검출부(20)의 출력단자 N1의 전위는 로우 레벨이 된다.
전위 검출부(20)의 출력단자 N1의 전위가 로우 레벨인 경우, 저항 조절부(11)의 피모스 트랜지스터 PM12는 턴 온 되어 저항 조절부(11)의 저항 값 Rt은 피모스 트랜지스터 PM11가 턴 온 된 상태의 저항 값 Rpm11과 피모스 트랜지스터 PM12가 턴 온 된 상태의 저항 값 Rpm12의 병렬 연결된 저항 값 Rt이 된다. 즉, 저항 조절부(11)의 저항 값 Rt은 [수학식 3]과 같이 나타낼 수 있다.
[수학식 3]
저항 조절부(11)의 피모스 트랜지스터 PM12가 턴 온 되어 저항 소자로써 작용할 때의 저항 조절부(11)의 저항 값 Rt은 저항 조절부(11)의 피모스 트랜지스터 PM12가 턴 오프 되어 스위치 소자로써 작용할 때의 저항 조절부(11)의 저항 값 Rt보다 작다.
따라서 풀업 저항 값 Rup이 작아지기 때문에, 전압 분배부(10)에 의해 분배된 전위 N0가 상승한다.
동일한 전원전압 VCC 레벨에서, 저항 조절부(11)의 피모스 트랜지스터 PM12가 턴 오프 된 상태에서 전압 분배부(10)에 의해 분배된 전위 N0가 피모스 트랜지스터 PM12가 턴 온 된 상태에서 전압 분배부(10)에 의해 분배된 전위 N0가 더 높다.
도 4는 도 3에 도시된 본 발명에 따른 파워 업 검출회로의 동작을 나타낸 파형도로써, 이를 참조하여 다시 말하면, 전압 분배부(10)에 의해 분배된 전위 N0가 전위 검출부(20)의 엔모스 트랜지스터 NM11를 턴 온 시키기 위한 전위 레벨, 즉 엔모스 트랜지스터 NM11의 문턱전압 Vtn이 되기 위한 전원전압 VCC 레벨은, 저항 조절부(11)의 피모스 트랜지스터 PM12가 턴 오프 된 상태(V2)보다 저항 조절부(11)의 피모스 트랜지스터 PM12가 턴 온 된 상태(V1)에서 더 낮아진다.
따라서 전위 검출부(20)의 엔모스 트랜지스터 NM11가 턴 온 되어, 파워 업 신호 PWR가 하이 레벨이 된 후에, 전원전압 VCC 레벨이 노이즈(noise) 및 리플(riffle)에 의해 변할지라도, 일정 레벨 차이 이상만큼 변하지 않으면, 즉 전압 분배부(10)에 의해 분배된 전위 N0가 전위 검출부(20)의 엔모스 트랜지스터 NM11의 문턱 전압 Vtn보다 높으면, 파워 업 신호 PWR의 전위 레벨은 변하지 않는다.
도 5는 도 3에 도시된 본 발명에 따른 파워 업 검출회로의 동작을 나타낸 파형도이다. 여기서는 전원전압 VCC에 리플(riffle)이 실린 경우를 예를 들어 설명한다.
전원전압 VCC 레벨이 증가하여 저항 조절부(11)의 피모스 트랜지스터 PM12가 턴 오프 된 상태에서의 전압 분배부(10)에 의해 분배된 전위 N0가 전위 검출부(20)의 엔모스 트랜지스터 NM11를 턴 온 시키고, 파워 업 신호 PWR가 하이 레벨이 된다.
따라서 저항 조절부(11)의 피모스 트랜지스터 PM12가 턴 온 되어, 전압 분배부(11)의 풀 업 저항 값 Rup이 작아지기 때문에, 전원전압 VCC 레벨이 노이즈 또는 리플에 의해 변하더라도 파워 업 신호 PWR가 하이 레벨을 유지한다.
도 6은 본 발명에 따른 파워 업 검출 장치의 다른 실시예를 나타낸 회로도이다.
파워 업 검출 장치는, 전원전압 VCC을 일정 비율로 분배하는 전압 분배부(40)와, 분배된 전위를 일정 전위와 비교하여 그 비교결과 N1를 출력하는 전위 검출부(50)와, 비교결과 N1를 반전시키는 인버터 INV21와, 인버터 INV21로부터 출력된 신호 N2를 순차 반전하여 파워 업 신호 PWR를 출력하는 버퍼부(60)와, 파워 업 신호 PWR의 반전된 전위에 따라 버퍼부(60)의 입력단자 N2를 풀 업 시키는 풀업부(70)를 포함한다.
전압 분배부(40)는 전원전압 VCC과 접지전압 사이에 직렬 연결된 두개의 저항 R21, R22을 포함하고, 두개의 저항 R21, R22의 공통 노드에서 분배된 전위 N0가 출력된다.
전위 검출부(50)는 전원전압 VCC과 접지전압 VSS 사이에 직렬 연결된 저항 R23 및 게이트에 전압 분배부(40)에 의해 분배된 전위 N0가 인가되는 엔모스 트랜지스터 NM21를 포함하여, 저항 R23의 한 단자와 엔모스 트랜지스터 NM21의 드레인의 공통 노드에서 비교 결과 전위 N1가 출력된다.
버퍼부(60)는 인버터 INV21로부터 출력된 전위 N2를 순차 반전하여 파워 업 신호 PWR의 전위를 안정화시키는 두개의 인버터 INV22, INV23를 포함한다.
풀업부(70)는 게이트가 버퍼부(60)의 인버터 INV22의 출력단자 N3에 연결된 피모스 트랜지스터 PM21를 포함한다.
현재 파워 업 신호 PWR가 로우 레벨인 경우, 풀업부(70)의 피모스 트랜지스터 PM21는 턴 오프 상태를 유지하고 있기 때문에, 전원 전압 VCC의 특정 전위 V1에서 파워 업 신호 PWR가 하이 레벨로 천이한다.
한편, 현재 파워 업 신호 PWR가 하이 레벨인 동작 구간인 경우, 풀업부(70)의 피모스 트랜지스터 PM21는 턴 온 상태를 유지하고 있기 때문에, 파워 업 신호 PWR가 하이 레벨로 천이되는 전원전압 VCC의 특정 전위 V1보다 낮은 전위 V2에서 파워 업 신호 PWR가 로우 레벨로 천이한다.
따라서 전원전압 VCC이 상승하여 특정 전위 V1에서 파워 업 신호 PWR가 로우 레벨에서 하이 레벨로 천이하고, 전원전압 VCC이 노이즈를 포함하거나 리플이 발생되어 전원전압 VCC의 특정 전위 V1보다 낮은 전압으로 떨어지더라도, 풀업부(70)의 피모스 트랜지스터 PM21가 턴 온 상태를 유지하고 있기 때문에, 전원전압 VCC의 특정 전위 V1보다 낮은 전위 V2보다 낮아지지 않는다면, 파워 업 신호 PWR는 다시 로우 레벨로 천이하지 않는다.
여기서는 풀업부(70)의 피모스 트랜지스터 PM21를 사용하여 버퍼부(60)의 입력단자 N2를 하이 레벨로 풀업 시키는 경우를 예를 들어 설명하였지만, 회로 설계에 따라 파워 업 신호 PWR과 동일 위상을 갖는 신호에 따라 제어되어 전위 검출부(50)의 출력단자 N1를 로우 레벨로 풀다운 시키는 풀다운부(미도시)를 사용할 수 있다. 여기서 풀다운부(미도시)는 파워 업 신호 PWR과 동일 위상을 갖는 신호가 게이트에 인가되는 엔모스 트랜지스터(미도시)를 사용할 수 있다.
이상에서 살펴본 바와 같이, 본 발명에 따른 파워 업 검출 장치는 전원전압이 상승하여 일정 전압 이상이 되어 파워 업 신호가 발생된 후에, 입력된 외부 전원전압이 노이즈에 의해 상태가 변하더라도 일정 전압 이하로 떨어지지 않으면 파워 업 신호의 레벨이 변하지 않기 때문에 안정적으로 반도체 소자를 초기화할 수 있는 효과가 있다.
아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.
도 1은 종래 기술에 따른 파워 업 검출 장치를 나타낸 회로도.
도 2는 도 1에 도시된 파워 업 검출 장치의 동작 타이밍도.
도 3은 본 발명에 따른 파워 업 검출 장치를 나타낸 회로도.
도 4는 도 3에 도시된 파워 업 검출 장치의 정상 동작 타이밍도.
도 5는 전원전압에 리플이 발생할 경우, 도 3에 도시된 파워 업 검출 장치의 동작 타이밍도.
도 6은 본 발명의 다른 실시예에 따른 파워 업 검출 장치를 나타낸 회로도.

Claims (8)

  1. 전위 검출수단으로부터 출력된 비교 결과에 따라 전원전압을 일정 비율로 분배하는 전압 분배수단; 및
    상기 전압 분배 수단에 의해 분배된 전위와 특정 전위를 비교하여, 상기 비교 결과를 출력하는 상기 전위 검출 수단을 포함하고,
    상기 전압 분배수단은,
    전원전압단과 출력단자 사이에 연결되고, 상기 전위 검출 수단으로부터 출력된 상기 비교 결과에 따라 저항 값이 조절되는 풀 업 저항 수단; 및
    상기 출력단자와 접지전압단 사이에 연결된 풀다운 저항 수단을 포함하는 것을 특징으로 하는 파워 업 검출 장치.
  2. 제 1항에 있어서,
    상기 전위 검출 수단으로부터 출력된 상기 비교 결과를 순차 반전시켜 안정화 시키는 버퍼 수단을 더 포함하는 것을 특징으로 하는 파워 업 검출 장치.
  3. 삭제
  4. 제 1 항에 있어서,
    상기 풀 업 저항 수단은,
    상기 전원전압과 출력단자 사이에 병렬 연결된 다수개의 저항 수단을 포함하는데,
    상기 다수개의 저항 수단 중에서 적어도 하나 이상의 저항 수단은 상기 전위 검출 수단으로부터 출력된 검출 결과에 따라 저항 값이 조절되는 것을 특징으로 하는 파워 업 검출 장치.
  5. 제 4 항에 있어서,
    상기 저항 수단은 모스 트랜지스터로 구성되는 것을 특징으로 하는 파워 업 검출 장치.
  6. 전원전압을 일정 비율로 분배하는 전압 분배수단;
    상기 전압 분배 수단에 의해 분배된 전위와 특정 전위를 비교하여, 비교 결과를 출력하는 전위 검출 수단;
    상기 전위 검출 수단으로부터 출력된 비교 결과를 안정화시켜 파워 업 신호를 출력하는 버퍼수단; 및
    상기 파워 업 신호에 따라 상기 전위 검출 수단의 출력단자를 일정 전위로 설정하는 구동수단을 포함하는 것을 특징으로 하는 파워 업 검출 장치.
  7. 제 6 항에 있어서,
    상기 구동수단은, 상기 파워 업 신호에 따라 상기 전위 검출 수단의 출력단자를 상기 전원전압으로 설정하는 풀 업 수단으로 구성하는 것을 특징으로 하는 파워 업 검출 장치.
  8. 제 6 항에 있어서,
    상기 구동수단은, 상기 파워 업 신호에 따라 상기 전위 검출 수단의 출력단자를 상기 접지전압으로 설정하는 풀다운 수단으로 구성하는 것을 특징으로 하는 파워 업 검출 장치.
KR10-2003-0019589A 2003-03-28 2003-03-28 파워 업 검출 장치 KR100535114B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR10-2003-0019589A KR100535114B1 (ko) 2003-03-28 2003-03-28 파워 업 검출 장치
US10/737,960 US20040189357A1 (en) 2003-03-28 2003-12-18 Power-up detector
US11/166,725 US20050231246A1 (en) 2003-03-28 2005-06-27 Power-up detector

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0019589A KR100535114B1 (ko) 2003-03-28 2003-03-28 파워 업 검출 장치

Publications (2)

Publication Number Publication Date
KR20040084473A KR20040084473A (ko) 2004-10-06
KR100535114B1 true KR100535114B1 (ko) 2005-12-07

Family

ID=32985892

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0019589A KR100535114B1 (ko) 2003-03-28 2003-03-28 파워 업 검출 장치

Country Status (2)

Country Link
US (2) US20040189357A1 (ko)
KR (1) KR100535114B1 (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7126391B1 (en) 2003-07-16 2006-10-24 Cypress Semiconductor Corporation Power on reset circuits
US7078944B1 (en) * 2003-07-16 2006-07-18 Cypress Semiconductor Corporation Power on reset circuit
KR100551074B1 (ko) * 2003-12-30 2006-02-10 주식회사 하이닉스반도체 반도체 메모리 소자의 파워업 회로
KR100552655B1 (ko) * 2004-09-17 2006-02-20 주식회사 하이닉스반도체 반도체 기억 소자의 파워 업 회로 및 그 보상 방법
KR100693784B1 (ko) * 2004-11-01 2007-03-12 주식회사 하이닉스반도체 전압레벨 검출장치 및 그를 이용한 내부전압 발생장치
KR100560942B1 (ko) * 2004-12-30 2006-03-14 주식회사 하이닉스반도체 Ｐｖｔ 변화에 무관하게 안정적으로 동작하는 파워-업검출 회로 및 이를 포함하는 반도체 장치
KR100815184B1 (ko) * 2005-09-29 2008-03-19 주식회사 하이닉스반도체 반도체 소자의 파워 업 신호 생성장치
US7602222B2 (en) * 2005-09-30 2009-10-13 Mosaid Technologies Incorporated Power up circuit with low power sleep mode operation
US7830200B2 (en) * 2006-01-17 2010-11-09 Cypress Semiconductor Corporation High voltage tolerant bias circuit with low voltage transistors
US7755419B2 (en) 2006-01-17 2010-07-13 Cypress Semiconductor Corporation Low power beta multiplier start-up circuit and method
US7265595B1 (en) 2006-03-03 2007-09-04 Cypress Semiconductor Corporation Stochastic reset circuit
KR100855984B1 (ko) * 2007-02-27 2008-09-02 삼성전자주식회사 향상된 셋업 전압 특성을 갖는 기준전압 발생기 및 이를제어하는 방법
KR101003151B1 (ko) * 2009-05-14 2010-12-21 주식회사 하이닉스반도체 반도체 메모리 장치의 파워 업 신호 생성 회로
CN102298951A (zh) * 2010-06-25 2011-12-28 鸿富锦精密工业（深圳）有限公司 控制装置及具有控制装置的电子设备

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5291472A (en) * 1976-01-28 1977-08-01 Seiko Instr & Electronics Ltd Voltage detection circuit
IT1253679B (it) * 1991-08-30 1995-08-22 Sgs Thomson Microelectronics Circuito di rispristino all'accensione di un circuito integrato aventeun consumo statico nullo.
JP3319559B2 (ja) * 1996-01-16 2002-09-03 株式会社東芝 オートクリア回路
JP2885177B2 (ja) * 1996-03-22 1999-04-19 日本電気株式会社 電源モニタ回路
US5929673A (en) * 1996-04-08 1999-07-27 Texas Instruments Incorporated Ultra low current power-up signal switching circuit
JP3288249B2 (ja) * 1997-03-31 2002-06-04 東芝マイクロエレクトロニクス株式会社 パワーオンリセット回路
US6215342B1 (en) * 1999-07-14 2001-04-10 Fairchild Semiconductor Corporation Power-on reset circuit for dual-supply system
US6204704B1 (en) * 1999-08-03 2001-03-20 Lucent Technologies Inc. Micropower, minimal area DC sensing power-up reset circuit
KR100476703B1 (ko) * 2002-07-19 2005-03-16 주식회사 하이닉스반도체 파워 업 회로
US6744291B2 (en) * 2002-08-30 2004-06-01 Atmel Corporation Power-on reset circuit

Also Published As

Publication number Publication date
US20050231246A1 (en) 2005-10-20
US20040189357A1 (en) 2004-09-30
KR20040084473A (ko) 2004-10-06

Similar Documents

Publication Publication Date Title
KR100535114B1 (ko) 파워 업 검출 장치
JP4926275B2 (ja) トランジスタスナップバック保護を組み込むレベルシフタ回路
JP3076300B2 (ja) 出力バッファ回路
US5767710A (en) Power-up reset signal generating circuit for an integrated circuit
KR100900785B1 (ko) 반도체 소자의 내부전압 발생기 및 발생방법
US20070205819A1 (en) Delay circuit with constant delay time regardless of process condition or voltage variation and pulse generator using the same
JP2010147835A (ja) パワーオンリセット回路
US5610542A (en) Power-up detection circuit
JP2006203856A (ja) オシレータ及びこれを用いたチャージポンプ回路
US6144238A (en) Integrated power-on-reset circuit
US7098713B2 (en) Delay circuit having function of filter circuit
JP4172378B2 (ja) パワーオンリセット回路
US6958641B2 (en) Delay circuit with more-responsively adapting delay time
KR20030087741A (ko) 기준전압 변동을 감소시키는 차동 타입의 입출력 버퍼
KR100583097B1 (ko) 파워 업 검출 장치
US10263604B2 (en) Triangular wave generator
US9030246B2 (en) Semiconductor device
KR100630977B1 (ko) 파워온 리셋 회로
US9275749B1 (en) Internal power voltage generating circuit, semiconductor memory device and semiconductor device
KR100940825B1 (ko) 반도체 집적회로의 파워-업 회로
CN110943716B (zh) 一种振荡器电路及非易失存储器
KR100826642B1 (ko) 파워업 초기화신호 발생회로
KR20050101842A (ko) 전원전압 레벨 디텍터 및 그를 포함하는 파워 온 리셋 회로
WO1998036497A1 (en) Bus driver circuit including a slew rate indicator circuit having a series of delay elements
JP2009141758A (ja) パワーオンリセット回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111121

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20121121

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee