KR100233024B1 - 기준주파수의 위상에 안정된 로컬주파수 발전기로부터의 위상을 정렬하는 방법 및 장치 - Google Patents

기준주파수의 위상에 안정된 로컬주파수 발전기로부터의 위상을 정렬하는 방법 및 장치 Download PDF

Info

Publication number
KR100233024B1
KR100233024B1 KR1019950704737A KR19950704737A KR100233024B1 KR 100233024 B1 KR100233024 B1 KR 100233024B1 KR 1019950704737 A KR1019950704737 A KR 1019950704737A KR 19950704737 A KR19950704737 A KR 19950704737A KR 100233024 B1 KR100233024 B1 KR 100233024B1
Authority
KR
South Korea
Prior art keywords
phase
delay line
delay
oscillator
active
Prior art date
Application number
KR1019950704737A
Other languages
English (en)
Other versions
KR960702216A (ko
Inventor
닐스 퍼 에케 리드버그
Original Assignee
에를링 블로메
텔레폰아크티에볼라게트 엘엠 에릭슨
타게 뢰브그렌
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에를링 블로메, 텔레폰아크티에볼라게트 엘엠 에릭슨, 타게 뢰브그렌 filed Critical 에를링 블로메
Publication of KR960702216A publication Critical patent/KR960702216A/ko
Application granted granted Critical
Publication of KR100233024B1 publication Critical patent/KR100233024B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0685—Clock or time synchronisation in a node; Intranode synchronisation
    • H04J3/0688—Change of the master or reference, e.g. take-over or failure of the master
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H04L7/0033—Correction by delay
    • H04L7/0037—Delay of clock signal
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S331/00—Oscillators
    • Y10S331/02—Phase locked loop having lock indicating or detecting means

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Oscillators With Electromechanical Resonators (AREA)
  • Circuits Of Receivers In General (AREA)
  • Pulse Circuits (AREA)

Abstract

본 발명에 따라서, 무한수의 단계 또는 주어진 크기의 증분이 두 병렬 지연선 사이의 순간적인 스위칭으로 예컨대 수정 발진기 (XO)로 부터의 신호의 위상 정렬을 위해 지연선에서 얻어진다. 한 지연선은 능동 또는 사용가능 지연선으로 작동하는 반면 다른 지연선은 사용불가 또는 수동이 된다. 수동지연선이 능동지연선과 같은 상대 위상을 가지는 신호를 산출하도록 동시에 보장되어야 한다.
이 절대위상은 N×2π 만큼 다른데, 이때 N은 0보다 양의 정수 또는 음의 정수이다. 본 발명 방법과 장치는 능동지연성이 그의 조정 범위내에서 지속적으로 작동할 수 있게 하고, 로컬발진기의 위상에 지속적으로 록되게 유지될 수 있다. 본 발명 장치는 발진기(2), 위상비교기(2) 및 계수기논리(4)와 또 다른 위상비교기(7) 및 능동모드에 놓여진 두 병렬지연선 (10,11)중 하나로 부터의 신호 선택을 위한 선택회로(6)를 포함한다.

Description

[발명의 명칭]
기준주파수의 위상에 안정된 로컬주파수 발전기로부터의 위상을 정렬하는 방법 및 장치
[발명의 상세한 설명]
[기술분야]
본 발명은 무한수의 작은 지연단계를 가감하기 위한 또는 로컬클럭(local clock)과 기준클럭(reference clock) 사이의 위상차 및 주파수차를 보상하기 위한 목적을 위한 증분의 방법 및 장치에 관한 것으로서, 특히 병렬로 두 개의 지연선을 사용하는 장치와 방법에 관한 것이다.
[선행기술]
오늘날의 통상적인 데이터베이스된 전자시스템들은 그 클럭주파수가 로컬 시스템을 제어하는 로컬클럭발생기에 기초를 둔다. 외부세계에 대해 지역시스템으로 작업을 할 수 있도록 하기 위해서 보편적으로 외부세계에 로컬클럭을 동기화시키는 것이 반드시 필요하다. 이는 일반적으로 귀환 위상 록킹루프의 도움으로 어떤 외부기준에 지역발진기를 위상록킹시킴으로서 이루어진다. 그러한 장치는 보통 PPL (위상 록 루프 : Phase Locked Loop)로 설계된다. 이러한 점에서 있어서 지역발진기는 자유롭게 발진하는 발진기일 수 있거나 또는 주파수 결정소자로서 수정 또는 이와 비슷한 형태의 공진기를 사용하는 발진기일 수 있다. 후자의 경우, 외부기준이 실패될지라도 발진기는 높은 정확도의 주파수와 위상 및 긴 시간 간격을 유지한다. 일반적으로 전압제어발진기(VCO) 또는 전압제어수정발진기(VXCO)에 아날로그 제어전압을 인가하는 위상검출기가 사용된다.
현 기술 시점에 따르면, 로컬클럭에 대한 위상에러로서 그 자신을 나타내는 지연을 가변지연선의 도움으로 보상하는 것이 가능하다. 예컨대 원하지 않은 외부지연은 위상에러를 균등화시키기위해 지역시스템의 클럭발진기내에 대응지연을 삽입시키는 가변지연으로 보상될 수 있다. 또한 가변지연과 함께 종종 고정된 부가지연이 선택되어 이에 의해 가변지연이 작게 만들어질 수 있도록 한다. 그러나 보상되어질 지연이 임의적이고 시간에 대해 큰 폭으로 변한다면 이는 성공적일 수 없다.
예컨대 US-A 4,865,514호는 발진기의 디지털 보상 작동방법 및 장치를 기술해 놓았다. 이 공보는 실제적으로 동일한 주파수로 작동하는 두 클럭 신호 사이에 위상정렬을 제공하고자 하는 것으로서, 가변 디지털 지연은 그 위상이 다른 클럭의 위상에 정렬되는 보정된 클럭신호를 전달한다.
US-A 5,079,519호는 논리게이트 그룹을 위한 디지털 위상 록 루프를 기술해 놓은 것으로서, 장치는 지연선상에 적절한 태핑 포인트를 선택하는 계수기로 입력신호와 출력신호 사이의 결정된 위상 지연을 유지한다. 영국 특허 명세서 GB-A 2,236,223호는 다수의 서로 다른 위상 신호를 만드는 태프된 지연선을 포함하는 비슷한 디지털 위상 록 루프를 기술한 것으로서, 신호중 하나는 선택회로를 통해 선택된다. 현 기술시점에 따른 지연선을 사용하는 기술의 다른 예는 US-A 5,012,198호, US-A 4,795,985호 및 US-A 4,667,648호와 같은 명세서에서 찾아볼 수 있다.
VOC를 사용하는 종래의 해법 대신에 디지털 해법을 선택하는 기술로 다음의 장점이 구해진다.
-디지탈 해법은 사용자 한정 집적회로 (ASIC) 내에 쉽사리 집적화될 수 있다.
-에러 감시 메카니즘의 디지털 시스템내에 쉽사리 구현될 수 있고, 그리고 부가될 수 있다. 아날로그 해법의 경우, 아날로그 제어신호를 측정할 필요가 있기 때문에 이는 어렵게 된다.
-디지탈 해법은 아날로그 해법보다 일반적으로 훨씬 유사한 구조이고 생산하기 쉽다.
모든 공지된 선행 기술 해법의 공통적인 단점은 지연이 가변지연선으로 획득될 수 있는 최대 또는 최소가능한 지연에 가장 인접한 곳에 놓이도록 지연이 시간에 따라 변하는 경우 문제가 발생하는 것이다. 지연에 큰 변화가 예기되는 경우, 회로내에 록크된 위상정렬이 쉽사리 유지되도록 하는 큰 지연간격이 지연선에 포함될 필요가 있다. 반대로 그러한 큰 위상 록킹간격(interval)은 비교적 만족스럽지 못한 위상해상도 및/또는 위상정확도가 된다. 이러한 단점을 극복하기 위한 다른 방법은 지연선으로 예컨대 절대 위상내에 2π를 역으로 점프하고 그리고 지연선의 가변영역중심 어딘가에 위상록킹 루프를 다시 록-인 시킬 수 있게 하는 논리회로를 포함하는 것이다.
지연에서 한주기(2π)의 역점프는 사소한 것이 아닌데, 이는 스텝 길이가 동일회로의 서로 다른 예에서 크게 변할 수 있기 때문인데, 예컨대 0.1 ~ 0.3㎱정도일 수 있다. 이외에도 위상 점프후 상대 위상이 일치하도록 하기 위해 어느 정도의 시간이 필요하게 되고, 따라서 이 기술을 사용하게 되면 필연적으로 현저한 불연속이 예기될 수 있다.
따라서 발진기가 많은 전기간동안 시간에 따라 그 위상이 변하는 외부 또는 내부기준신호의 위상을 정확히 쫓아가지만 위상점프의 발생 또는 출력신호내에 과도가 없이 발진기로부터 출력신호의 지속적인 위상을 유지하는 문제에 대한 간단한 해법이 필요하게 된다.
[발명의 요약]
본 발명에 따른 방법 및 장치에 따라서, 발진기로 부터의 신호로 및 신호들로부터 무한수의 작은 지연단계를 가감하는 가능성이 만들어지는 바, 유한수의 직렬 연결된 작은 지연소자를 포함하는 지연선이 사용되고, 그리고 디지털적으로 선택가능한 수의 지연단계후 신호는 탭 오프(tapped-off) 된다.
본 발명의 제1목적에 따라서, 주어진 크기의 무한수의 단계가 다른 지연선으로 잠시 스위칭함으로서 지연선에서 획득되되, 지연선 사이의 순간 스위칭은 사용가능한 또는 능동 지연선에서 조정된 수동 또는 사용불가한 위상-정렬된 지연선으로 스위칭함으로서 이루어져 수동 지연선은 능동 지연선의 지연보다 한 클럭주기 큰 또는 작은 지연을 가져, 이에 의해 기준신호의 위상이 지속적으로 변경하는 경우, 예컨대 로컬발진기의 주파수와 기준신호의 주파수 사이에 지속적으로 작은 주파수차가 있는 경우 로컬 발진기의 위상이 지속적으로 유지될 수 있게 해준다.
본 발명의 제2목적에 따라서, 지연선 사이에 잠시의 스위칭이 이루어진 후, 앞서 능동이었던 지연선은 수동 (passive)이 되고 그리고 위상이 다시 지연선을 예컨대 한 클럭 주기로 시간 변위시키기에 적합한 반면, 발진기 출력신호의 지속적인 록킹을 유지할 정도로 변하면 대응하는 방법으로 상기 선 사이에 다음 순간 스위칭을 위해 준비된다.
본 발명의 제1실시예에 따라, 발진기로 부터의 신호의 위상정렬을 위한 능동 및 수동 지연선을 이루기위해 디지털적으로 선택가능한 태핑 포인트를 가지는 두 개의 분리된 지연선으로 구성된 지연선 배열이 사용된다.
본 발명의 제2실시예에 따라, 사용된 지연선 배열은 발진기로 부터의 신호의 위상정렬을 위한 능동 및 수동 지연선을 이루기 위해 디지털적으로 선택가능한 태핑 포인트의 두 배열을 가지는 한 지연선으로 구성된다.
[도면의 간단한 설명]
본 발명은 첨부도면과 실시예를 참조해 기술될 것이다.
제1도는 외부기준으로 지역클럭의 위상을 정렬시키기위한 통상의 장치, 예컨대 크리스탈 발진기를 나타낸 도면.
제2도는 바람직하지 않은 내부지연에 지역클럭의 위상을 정렬시키기 위한 통상의 장치를 나타낸 도면.
제3도는 두 개의 교호 지연선의 도움으로 지역발진기를 지속적으로 정렬시키기 위한 본 발명에 따라 구성된 단순화된 장치를 나타낸 도면.
제4도는 두 개의 상호 독립 태핑점을 가지는 지연선의 도움으로 지역발진기를 지속적으로 정렬시키기 위한 본 발명에 따라 구성된 단순화된 장치를 나타낸 도면.
제5도는 본 발명에 따라 세 개의 발진기 배열을 사용하는 장치를 설명하는 블럭개략도.
[본 발명의 실시예]
제1도는 선행기술에 따라, 외부지연에 종속인 외부기준신호에 관하여 내부 발진기의 위상보상을 설명하는 단순화된 개략도이다. 이 공지된 기술의 예는 회로가 단독으로 위상에러를 보상하기 때문에 발진기는 원칙적으로 기준과 동일한 주파수를 가진다는 것을 알 수 있다. 설명된 경우에서, 지연선의 조절 또는 조정 범위밖으로 떨어지지 않기 위해 적어도 플러스 또는 마이너스 한주기로 가변지연을 조만간 리셋 (reset) 시킬 필요가 있게 된다.
제2도는 제1도에 설명된 것과 동일한 원리에 따라 로컬 발진기의 위상 보상을 유사하게 설명하는 블록도이다. 바람직하지 않은 지연이 발생하는데, 예컨대 클럭제어는 카드 또는 보오드 상의 디지털회로에 공통 동기클럭을 제공할 수 있도록 되기 위해 보통 버퍼링을 필요로 하기 때문이다. 이 버퍼링은 클럭신호를 지연시켜 이와 함께 필연적으로 블록에서 바람직하지 않은 지연으로 표시되는 위상에러를 도입하게 된다. 이 바람직하지 않은 지연은 사용된 회로의 변화에 따라 변경될 수 있다. 로컬 클럭을 위한 주어진 위상을 확립 시키기 위해 바람직하지 않은 지연보다 큰 고정된 부가지연이 사용되고, 그리고 바람직하지 않은 변화 지연후 로컬 클럭을 위한 위상은 위상 비교기와 가변지연의 도움으로 제2도에 설명된 함수에 따라 확립될 수 있다. 바람직하지 않은 지연이 이 방식으로 보상될 수 있기 때문에 높은 클럭킹 주파수로 작업하고, 더 나은 동기화를 유지하는 것이 가능하다.
제3도는 기준클럭에 위상록킹을 위한 본 발명 장치를 설명하는 개략도로서 바람직하지 않은 FD가 동시에 보상된다. 본 발명 장치는 지연에서 디지털적으로 연속적인 증분가변 변경을 허용하고 그리고 원칙적으로 무한수의 단계로 위상을 보상한다. 제3도에 도시된 장치는 그 출력신호가 지연 FD로 예컨대 버퍼 배열(3)에서 보상되어야만 하는 수정발진기(XO)의 형태인 로컬 클럭 펄스 발생기(2)를 포함하는데, 로컬클럭의 위상이 외부기준(1)과 일치되는 것이 바람직하다. 외부기준(1)은 로컬 수정 발진기(XO)와 동일한 주파수를 가지는 것으로 여겨진다. 외부기준과 위상비교는 제어논리(4)를 조종하는 위상비교기(5)의 도움으로 통상적으로 수행된다. 제어논리는 로컬 클럭 펄스발생기(2)와 i 일렬로 접속되는 두 개의 가변지연선 (10 및 11)을 조정하는 통상적인 상승 및 하강(up and down) 계수기를 포함한다. 반대로, 각 지연선 (10 및 11)은 유한수의 작은 지연소자를 포함하는데, 지연은 회로를 디지털적으로 제어함으로서 구해져 신호는 주어진 수의 그러한 증분 지연단계를 통과한 후 구해지게 된다. 회로는 또한 가변지연선 (10 및 11) 각각으로 부터의 선택하기 위해 그리고 지연 FD를 수행하는 버퍼장치(3)에 완전히 알려지지않고 변할 수 있는 신호를 전달하기 위해 제어논리에 의해 제어되는 선택회로를 포함한다. 두 가변지연선 (10 및 11)으로 부터의 출력은 원칙적으로 위상 비교기(5)와 동일한 방법으로 동작하는 다른 위상 비교기(7)에 전달된다. 설명된 바람직한 실시예의 경우, 제어논리는 이 실시예의 위상 비교기(7)가 그의 출력상에 절대위상차 2Nπ를 가지는 신호를 공급받는다는 가정으로 동작한다. 이때 n은 0보다는 양의 정수 또는 음의 정수이다. 바람직한 실시예에서 N = -1 또는 +1인데 이는 지연선에 대해 가장 유리한 절대값이다. 그 다음에 비교기(7)는 제어신호를 제어논리(4)에 전달한다.
제3도에 설명된 장치는 다음의 방법으로 작동한다. 가변지연선 (10 및 11)은 공지된 방법으로 위상비교기로 부터의 제어신호에 감응해 제어논리를 통해 단계적으로 나아가 가변지연선 (10 및 11) 둘다에 의해 전달된 신호위상은 각각 버퍼장치(3)에서 지연 FD를 보상하여 로컬클럭의 위상은 외부기준(1)과 일치하게 된다. 이점에 있어서, 제어논리의 계수기는 가변지연선 (10 및 11)을 조종하여 한 지연선은 그의 완전 지연 간격의 제 1반내에 있고, 다른 지연선은 따라서 그의 완전 지연간격의 다른 반내에 있게 된다. 즉, 예컨대 선택회로(6)를 공급하는 그들 출력사이의 절대위상내에 정확히 2π의 차이가 있게 된다.
제어논리(4)는 이 경우 버퍼장치(3)에 전달되는 한 입력신호를 선택회로가 선택하게 한다. 수정발진기(2)와 외부기준으로 부터의 신호사이 위상에러는 작은 불연속적인 단계로 지속적으로 꾸준히 보상되게 된다. 선택회로(6)에 의해 분산된 신호를 버퍼장치(3) 전달하는 능동 지연회로가 그의 위상 보상 한계에 도달하기 시작하면, 제어논리는 통례적으로 선택회로가 전환을 하도록 (switch-over) 명령해 대신에 다른 지연선으로 부터의 신호가 통과하도록 허용한다. 지금까지 이 다른 지연선은 수동신호 변환기이다. 이들 가변 지연선 사이의 변환은 로컬클럭에 순간적으로 발생하는데, 이는 원칙적으로 그들이 동일한 상대위상을 가지고 그리고 실시된 바람직한 실시예에서 절대위상은 두 지연선 (10 및 11) 사이에서 정확히 2π 다르기 때문이다.
따라서, 제어논리(4)에서 선택회로로의 그러한 명령은 앞선 능동 가변 지연선이 수동이 되게하고 앞선 수동회로가 능동이 되게 한다. 만일 위상이 현재 수동인 회로의 지연조절한계를 통과시키기 위해 연속적으로 드리프트한다면 제어논리는 그들의 계수기 값을 리셋시켜 위상에서 전, 후방으로 2π점프하게 된다. 그러나, 이 위상점프는 능동지연선을 통해 지속적으로 공급되는 로컬클럭의 위상에 영향을 미치지 않는다. 2π의 위상점프 완료시 수동지연선의 상대위상이 위상 비교기(7) 및 제어논리의 도움으로 능동지연선의 위상과 동일하게 구해질 수 있다. 따라서 이 위상 재조사를 이루기 위한 임계시간 간격이 없다. 기술된 방법으로 가변지연선 (10 및 11) 사이를 지속적으로 스위칭하고 그리고 나서 수동 지연선을 조정함으로서, 위상조정 범위 너머로 프로세싱함이 없이 그리고 출력위상신호가 다른 필요한 위상점프 N×2π를, N은 양의 정수 또는 음의 정수, 수반함이 없이 무한수의 단계로 지연을 조정하는 것이 가능하다.
제4도는 본 발명에 따른 다른 실시예를 도시한 것으로서, 두 개의 분리된 가변지연선 (10 및 11) 대신에 이중배열의 신호 태핑포인트 또는 출구(outlet)를 포함하는 하나의 단일 디지털 지연선(15)을 사용하는 장치를 포함한다. 나머지 블록(1~7)은 제3도의 비슷한 함수블럭과 대응한다. 지연선에서 각 신호출구는 제3도의 실시예와 비슷하게 제어논리(4)에 의해 제어되는 두 개의 제어입력에 의해 디지털적으로 선택된다. 따라서 이 경우, 능동지연선(15)은 지속적으로 능동이고 그리고 대신에 지연선의 능동 및 수동신호 태핑으로 동작한다. 다른점에서는 함수는 제3도를 참조해 논의된 함수와 동일하다. 그러나, 이 후자해법은 제3도내 선 (10 및 11)과 같은 분리된 지연선내 지연 단계에 관한 제조공차에 있어서 어떠한 차이도 제4도에 따른 해법으로 회피될 수 있다는 점에서 장점을 가진다.
제5도는 본 발명에 따른 클럭 발진기 장치의 사용응용을 도시한 것이다. 설명된 경우에서, 제5도에서 블록으로 표시되는 장치는 물론 장치는 더이상의 프레인(plane)으로 확장될 수 있다 하더라도 각각이 수정-제어클럭발진기(XO)를 포함하는 세 개의 다른 플레인 기준(A, B 및 C)으로 작동된다. 기준 또는 마스터(master)는 각각 유지보수논리(ML1, ML2 및 ML3)의 도움으로 각 선택기(SA, SB 및 SC)를 통해 선택된다. 유지보수논리 각각은 각 제어선 (ML1, ML2 및 ML3)으로 선택기 (SA, SB 및 SC)에서 기준의 선택에 영향을 준다. 본 발명에 따라, 각 발진기(XO)는 제3도 또는 제4도에 따라 선택된 기준에 대해 제어되고 위상-보상된다. 각 제어논리(CLA, CLB 및 CLC)는 에러지시신호(CLERR)를 각 유지보수논리(ML1, ML2 및 ML3)에 전달한다. 본래 이 에러지시신호는 제4도 또는 제5도의 위상비교기(5)의 도움으로 구해진다. 에러지시신호는 주어진 플레인이 주어진 기준위상으로 그의 수정 발진기(XO)의 위상을 더 이상 정렬할 수 없다는 것을 지시한다. 따라서 이는 에러의 존재를 지시하지만, 그러나 시스템내에 여유도가 존재하기 때문에 잘못된 발진기는 에러가 수정되기 전 까지 시스템으로부터 제외될 수 있다. 따라서 시스템의 모든 기능은 영향을 받지 않는다.
그러므로 본 발명회로는 각 플레인의 위상출력이 감시되고 지속적으로 제어될 수 있게 하며 이 위상은 에러 또는 잘못이 존재하지 않는 보통의 경우 다른 두 플레인의 위상과 일치하게 된다. 원칙적으로 플레인 (A, B 또는 C)중 어느 하나라도 기준으로 역할할 수 있고, 그리고 만일 한 프레인이 잘못되게 되면 잘못된 발진기(XO)가 수정되기전까지 서로 제어할 수 있는 두 플레인이 남는다는 것을 알 수 있을 것이다.

Claims (8)

  1. 안정된 로컬 주파수 발진기로 부터의 신호의 위상을 내부 또는 외부 기준 주파수 위상(1)에 정렬시키기 위해 위상 비교기(5)와 디지털적으로 증분하는 가변 지연선을 사용해, 그 위상과 주파수가 내부 또는 외부기준(1)과 다른 안정된 로컬 주파수 발진기(2)의 위상을 정렬하기 위한 방법에 있어서, 능동지연선이 그의 위상조정한계에 도달하면 발진기(2)로 부터의 신호와 직렬인 능동지연선 (10, 11)과 수동지연선 (10, 11)을 스위칭시키되, 절대 위상으로 능동 및 수동 지연선 사이에 정확히 한 클럭주기 또는 몇몇 클럭주기의 차이가 있고, 상기 선 사이에 스위칭이 있으면 내부 또는 외부기준 위상(1)에 로컬 발진기(5)로 부터의 지연-방식 무제한 지속 증분 위상 정렬을 얻기위하여 기능의 변경이 이루어져 다른 스위치가 이루어지는 시간에 선행 능동 지연선은 수동지연선이 되고 선행 수동 지연선은 능동 지연선이 되며; 및 상기 수동 지연선이 그의 위상 조절능력의 한계에 도달하면 상기 능동지연선으로 부터의 상대 위상이 능동 지연선으로 부터의 출력위상과 일치시키도록 지속되게 적어도 상기 발진기(2)의 플러스 또는 마이너스한 클럭주기로 수동지연선은 조정시키는 것이 특징인 방법.
  2. 제1항에 있어서, 상호간의 상대지연이 발진기92)의 주파수에서 적어도 한 주기와 대응하는 값만큼 다른 두 개의 병렬증분 가변 지연선 (10, 11)을 사용하는 것이 특징인 방법.
  3. 제1항에 있어서, 상호간의 상대지연이 발진기(2)의 주파수의 한 주기와 적어도 대응하는 양만큼 다른 태핑 포인트의 두 배열을 포함하는 증분 가변지연선(15)을 사용하는 것이 특징인 방법.
  4. 위상비교기(5), 계수기논리 및 디지털적으로 증부나는 가변 지연선을 포함하는 주어진 기준주파수의 위상에 안정된 로컬주파수 발진기로 부터의 위상을 정렬 하기 위한 장치에 있어서, 장치는 부가적인 위상 비교기(7)와 선택회로(6)를 추가로 포함하되, 상기 선택회로는 계수기 논리를 포함하는 제어논리(4)로 제어되고; 발진기(2)와 직렬인 가변지연선은 부가적인 위상비교기(7)의 도움으로 동일한 상대 위상지연을 산출하는 제 1 지연선 및 제2지연선으로 병렬로 분할되되, 제1지연선이 선택회로에 의해 능동모드에 놓여지면 반면에 제2지연선은 수동이 되고, 수동 지연선은 발진기(2)의 발진주파수의 플러스 또는 마이너스한 완전주기 또는 몇 완전주기만큼 다른 절대위상을 획득하고; 및 선택회로는 능동모드에 놓여진 지연선으로 부터의 신호를 전달하는 것이 특징인 장치.
  5. 제4항에 있어서, 제1 및 제2 가변지연선은 두 개의 변개의 상호 분리된 증분 가변지연선 (10, 11)을 포함하는 것이 특징인 장치.
  6. 제4항에 있어서, 제1 및 제2 가변지연선은 두 개의 상호 분리되고, 제어 가능한 패팅-포인트를 포함하는 한 개의 단일 증분 가변지연선(15)으로 구성되는 것이 특징인 장치.
  7. 제5항 또는 제6항에 있어서, 발진기(2)용 공진기 소자, 바람직하게는 쿼츠 수정이 없는 장치가 집적회로 모듈을 형성하는 것이 특징인 장치.
  8. 제5항 또는 제6항에 있어서, 발진기(2)용 공진기 소자, 바람직하게는 쿼츠 수정을 가지는 장치가 LSI 모듈을 형성하는 것이 특징인 장치.
KR1019950704737A 1993-04-28 1994-03-24 기준주파수의 위상에 안정된 로컬주파수 발전기로부터의 위상을 정렬하는 방법 및 장치 KR100233024B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
SE9301435-5 1993-04-28
SE9301435A SE501190C2 (sv) 1993-04-28 1993-04-28 Digitalt styrd kristalloscillator
PCT/SE1994/000268 WO1994026032A1 (en) 1993-04-28 1994-03-24 Digital controlled xtal osc

Publications (2)

Publication Number Publication Date
KR960702216A KR960702216A (ko) 1996-03-28
KR100233024B1 true KR100233024B1 (ko) 1999-12-01

Family

ID=20389747

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950704737A KR100233024B1 (ko) 1993-04-28 1994-03-24 기준주파수의 위상에 안정된 로컬주파수 발전기로부터의 위상을 정렬하는 방법 및 장치

Country Status (16)

Country Link
US (1) US5550514A (ko)
EP (1) EP0700600B1 (ko)
JP (1) JP3255418B2 (ko)
KR (1) KR100233024B1 (ko)
CN (1) CN1035352C (ko)
AU (1) AU677662B2 (ko)
BR (1) BR9406334A (ko)
CA (1) CA2159189A1 (ko)
DE (1) DE69416586T2 (ko)
DK (1) DK0700600T3 (ko)
ES (1) ES2129638T3 (ko)
FI (1) FI955138A (ko)
GR (1) GR3030223T3 (ko)
NO (1) NO310090B1 (ko)
SE (1) SE501190C2 (ko)
WO (1) WO1994026032A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100574927B1 (ko) * 1999-10-29 2006-05-02 삼성전자주식회사 듀얼 위상검출기

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5666079A (en) * 1994-05-06 1997-09-09 Plx Technology, Inc. Binary relative delay line
DE4427972C1 (de) * 1994-08-08 1995-07-27 Siemens Ag Integrierbare Taktrückgewinnungsschaltung
JP3355894B2 (ja) * 1995-09-27 2002-12-09 安藤電気株式会社 可変遅延回路
GB9704719D0 (en) * 1997-03-07 1997-04-23 Plessey Semiconductors Ltd Frequency tracking arrangements
DE19714494C1 (de) * 1997-04-08 1998-10-01 Siemens Ag Verfahren und Vorrichtung zum Synchronisieren eines Taktgenerators
US6084933A (en) * 1997-11-17 2000-07-04 Advanced Micro Devices, Inc. Chip operating conditions compensated clock generation
US5939916A (en) * 1997-12-23 1999-08-17 Northern Telecom Limited Phase shifter suitable for clock recovery systems
JP3789222B2 (ja) * 1998-01-16 2006-06-21 富士通株式会社 Ｄｌｌ回路及びそれを内蔵するメモリデバイス
US6522188B1 (en) 1998-04-10 2003-02-18 Top Layer Networks, Inc. High-speed data bus for network switching
JP2001075671A (ja) * 1999-09-08 2001-03-23 Nec Corp 位相補償回路
US6204709B1 (en) * 1999-09-30 2001-03-20 Nortel Networks Limited Unlimited phase tracking delay locked loop
JP4060514B2 (ja) * 2000-05-22 2008-03-12 株式会社東芝 同期信号発生回路
DE10029421C2 (de) 2000-06-15 2002-07-11 Infineon Technologies Ag Kalibriervorrichtung und -verfahren für die Taktgenerierung auf einem integrierten Schaltkreis
US6518812B1 (en) * 2000-07-20 2003-02-11 Silicon Graphics, Inc. Discrete delay line system and method
US6424197B1 (en) * 2000-10-24 2002-07-23 Exar Corporation Rising and falling edge aperture delay control circuit in analog front end of imaging system
US6819726B2 (en) * 2000-12-07 2004-11-16 International Business Machines Corporation Dynamic phase alignment circuit
DE10064929A1 (de) * 2000-12-23 2002-07-04 Alcatel Sa Verfahren und Kompensationsmodul zur Phasenkompensation von Taktsignalen
JP3478284B2 (ja) * 2001-08-10 2003-12-15 ソニー株式会社 半導体装置
KR20030037591A (ko) * 2001-11-06 2003-05-14 삼성전자주식회사 넓은 동기 범위를 가지는 적응형 지연동기루프
US7333527B2 (en) * 2001-11-27 2008-02-19 Sun Microsystems, Inc. EMI reduction using tunable delay lines
FR2844655A1 (fr) * 2002-09-13 2004-03-19 St Microelectronics Sa Transformation d'un signal periodique en un signal de frequence ajustable
US6710636B1 (en) * 2002-10-03 2004-03-23 Cypress Semiconductor Corporation Method and system for high resolution delay lock loop
US6980041B2 (en) * 2002-10-04 2005-12-27 Hewlett-Packard Development Company, L.P. Non-iterative introduction of phase delay into signal without feedback
US6977538B2 (en) * 2002-10-18 2005-12-20 Agilent Technologies, Inc. Delay unit for periodic signals
DE10330796B4 (de) * 2002-10-30 2023-09-14 Hynix Semiconductor Inc. Registergesteuerter Delay Locked Loop mit Beschleunigungsmodus
FR2854293B1 (fr) * 2003-04-25 2005-07-22 St Microelectronics Sa Dispositif de reception de donnees serie
JP2005049970A (ja) * 2003-07-30 2005-02-24 Renesas Technology Corp 半導体集積回路
JP4102864B2 (ja) * 2004-07-23 2008-06-18 テクトロニクス・インターナショナル・セールス・ゲーエムベーハー 遅延可変回路
KR100713082B1 (ko) * 2005-03-02 2007-05-02 주식회사 하이닉스반도체 클럭의 듀티 비율을 조정할 수 있는 지연 고정 루프
US7190202B1 (en) * 2005-04-05 2007-03-13 Xilink, Inc. Trim unit having less jitter
US7332950B2 (en) * 2005-06-14 2008-02-19 Micron Technology, Inc. DLL measure initialization circuit for high frequency operation
CN1960183B (zh) * 2005-10-31 2010-07-28 盛群半导体股份有限公司 自动调整的高准确性振荡器
DE112007000758B4 (de) 2006-03-31 2011-04-14 Anritsu Corp., Atsugi-shi Datensignal-Erzeugungsvorrichtung #
US7583117B2 (en) * 2006-04-20 2009-09-01 Realtek Semiconductor Corp. Delay lock clock synthesizer and method thereof
JP5088941B2 (ja) * 2006-08-10 2012-12-05 パナソニック株式会社 可変遅延装置
US8575993B2 (en) 2011-08-17 2013-11-05 Broadcom Corporation Integrated circuit with pre-heating for reduced subthreshold leakage
US9106400B2 (en) * 2012-10-23 2015-08-11 Futurewei Technologies, Inc. Hybrid timing recovery for burst mode receiver in passive optical networks
CN103065172B (zh) * 2012-12-26 2015-09-16 广州中大微电子有限公司 一种rfid读写器的接收端电路及其实现方法
US9395745B2 (en) * 2014-02-10 2016-07-19 Analog Devices, Inc. Redundant clock switchover
DE102015101745B4 (de) * 2014-02-10 2016-12-08 Analog Devices, Inc. Redundante takt-umschaltung
CN107872221B (zh) * 2016-09-26 2021-04-27 深圳市中兴微电子技术有限公司 一种全相位数字延迟锁相环装置及工作方法
CN108075770B (zh) * 2016-11-15 2024-04-16 无锡中微爱芯电子有限公司 一种数字延迟锁定环
CN112485519A (zh) * 2020-12-03 2021-03-12 成都市精准时空科技有限公司 一种基于延迟线的绝对频差测量方法及***及装置及介质
US11775002B2 (en) 2021-07-27 2023-10-03 International Business Machines Corporation Redundant clock switch

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4119796A (en) * 1976-11-01 1978-10-10 Versitron, Inc. Automatic data synchronizer
JPS6083166A (ja) * 1983-10-14 1985-05-11 Hitachi Ltd 半導体集積回路装置
EP0185779B1 (en) * 1984-12-21 1990-02-28 International Business Machines Corporation Digital phase locked loop
JPS6270922A (ja) * 1985-09-04 1987-04-01 Fujitsu Ltd クロツク位相調整方式
US4795985A (en) * 1986-04-01 1989-01-03 Hewlett-Packard Company Digital phase lock loop
US4796095A (en) * 1986-09-09 1989-01-03 Rioch Company, Limited Method of generating image scanning clock signals in optical scanning apparatus
US4868514A (en) * 1987-11-17 1989-09-19 International Business Machines Corporation Apparatus and method for digital compensation of oscillator drift
JP2629028B2 (ja) * 1988-08-10 1997-07-09 株式会社日立製作所 クロック信号供給方法および装置
JPH0292021A (ja) * 1988-09-29 1990-03-30 Mitsubishi Rayon Co Ltd ディジタルｐｌｌ回路
JPH0396015A (ja) * 1989-09-08 1991-04-22 Oki Electric Ind Co Ltd 高速デジタルｐｌｌ装置
CA2001266C (en) * 1989-10-23 1996-08-06 John Robert Long Digital phase aligner and method for its operation
US5118975A (en) * 1990-03-05 1992-06-02 Thinking Machines Corporation Digital clock buffer circuit providing controllable delay
US5079519A (en) * 1991-02-14 1992-01-07 Notorola, Inc. Digital phase lock loop for a gate array
JPH04373009A (ja) * 1991-06-21 1992-12-25 Hitachi Ltd クロック信号の位相調整方法及び電子装置
US5281874A (en) * 1992-02-14 1994-01-25 Vlsi Technology, Inc. Compensated digital delay semiconductor device with selectable output taps and method therefor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100574927B1 (ko) * 1999-10-29 2006-05-02 삼성전자주식회사 듀얼 위상검출기

Also Published As

Publication number Publication date
NO954230D0 (no) 1995-10-23
JP3255418B2 (ja) 2002-02-12
DE69416586D1 (de) 1999-03-25
DE69416586T2 (de) 1999-06-24
KR960702216A (ko) 1996-03-28
DK0700600T3 (da) 1999-05-10
CA2159189A1 (en) 1994-11-10
NO954230L (no) 1995-12-08
NO310090B1 (no) 2001-05-14
EP0700600A1 (en) 1996-03-13
JPH08509584A (ja) 1996-10-08
AU677662B2 (en) 1997-05-01
SE9301435D0 (sv) 1993-04-28
CN1121753A (zh) 1996-05-01
EP0700600B1 (en) 1999-02-17
GR3030223T3 (en) 1999-08-31
ES2129638T3 (es) 1999-06-16
FI955138A0 (fi) 1995-10-27
WO1994026032A1 (en) 1994-11-10
BR9406334A (pt) 1995-12-26
AU6692794A (en) 1994-11-21
FI955138A (fi) 1995-10-27
SE9301435L (sv) 1994-10-29
CN1035352C (zh) 1997-07-02
US5550514A (en) 1996-08-27
SE501190C2 (sv) 1994-12-05

Similar Documents

Publication Publication Date Title
KR100233024B1 (ko) 기준주파수의 위상에 안정된 로컬주파수 발전기로부터의 위상을 정렬하는 방법 및 장치
US5451894A (en) Digital full range rotating phase shifter
KR100207656B1 (ko) 디지털 위상 보정 장치
US5719514A (en) Delay circuit compensating for variations in delay time
US7839222B2 (en) Systems and methods using programmable fixed frequency digitally controlled oscillators for multirate low jitter frequency synthesis
KR870011522A (ko) 클럭 제어 회로
KR100423795B1 (ko) 혼성 컴퓨터 시스템에서 노드들을 동기시키기 위한 방법및 장치
US6362670B1 (en) Controlled slew reference switch for a phase locked loop
US4706040A (en) Frequency synthesizer circuit
KR20040009269A (ko) 다중 클럭 위상 결정 시스템
US5530726A (en) Method and apparatus for switching of duplexed clock system
KR200314154Y1 (ko) 디피피엘엘에서 주파수와 위상 동시 보상 장치
WO1987001534A1 (en) Phase changer
US6147562A (en) Apparatus for synchronizing master and slave processors
JPH08274629A (ja) ディジタルｐｌｌ回路
US5990713A (en) Adjustable phase clock circuit using the same and related methods
JPH1032489A (ja) ディジタル遅延制御クロック発生器及びこのクロック発生器を使用する遅延ロックループ
KR100245579B1 (ko) 디지탈 pll회로
EP0691745B1 (en) Method and device for phase-shifting a signal
KR920003362B1 (ko) 미세 위상차 보정회로 및 보정 방법
JP3160904B2 (ja) 位相同期発振回路装置
KR20000009339U (ko) 시스템클럭 이중화 장치
JPH02262717A (ja) 周波数シンセサイザ
JPS6229217A (ja) クロツク分配回路
JPH027719A (ja) 周波数シンセサイザ

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070904

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee