KR100193888B1 - 반도체 소자의 층간 절연막 형성 방법 - Google Patents
반도체 소자의 층간 절연막 형성 방법 Download PDFInfo
- Publication number
- KR100193888B1 KR100193888B1 KR1019950046305A KR19950046305A KR100193888B1 KR 100193888 B1 KR100193888 B1 KR 100193888B1 KR 1019950046305 A KR1019950046305 A KR 1019950046305A KR 19950046305 A KR19950046305 A KR 19950046305A KR 100193888 B1 KR100193888 B1 KR 100193888B1
- Authority
- KR
- South Korea
- Prior art keywords
- interlayer insulating
- insulating film
- film
- forming
- semiconductor device
- Prior art date
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
본 발명은 반도체 소자의 층간 절연막 형성 방법에 관한 것으로, SOG막과 그 상부에 형성되는 플라즈마 보조 TEOS막의 접착력을 강화시키기 위하여 SOG막을 평탄화시킨 후 HMDS를 이용하여 표면 처리하므로서 층간 절연막의 절연 특성이 향상되어 소자의 수율 및 신뢰성이 향상될 수 있도록 한 반도체 소자의 층간 절연막 형성 방법에 관한 것이다.
Description
제1도는 종래 반도체 소자의 층간 절연막 형성 방법을 설명하기 위한 소자의 단면도.
제2a도 및 제2b도는 본 발명에 따른 반도체 소자의 층간 절연막 형성 방법을 설명하기 위한 소자의 단면도.
* 도면의 주요부분에 대한 부호의 설명
1, 11 : 실리콘기판 2, 12 : 절연층
3, 13 : 하부 금속 배선 4, 14 : 제1층간 절연막
5, 15 : SOG막 6, 16 : 제2층간 절연막
17 : HMOS
본 발명은 반도체 소자의 층간 절연막 형성 방법에 관한 것으로, 특히 SOG막과 그 상부에 형성되는 플라즈마 보조 TEOS막의 접착력을 강화시킬 수 있도록 한 반도체 소자의 층간 절연막 형성 방법에 관한 것이다.
일반적으로 반도체 소자가 고집적화됨에 따라 금속층은 이중 또는 다중 구조로 형성된다. 그러므로 도전층간의 절연 및 평탄화는 필수적이며, 이를 위하여 층간 절연막을 형성한다. 반도체 소자의 제조 공정에서 상기 평탄화를 위하여 평탄도 및 매립 능력이 우수한 스핀온글래스(Spin-On-Glass; 이하, SOG라 함)를 널리 사용한다. 초고집적 반도체 소자의 제조 공정에서 사용되는 SOG로는 [SiOa(CH3)b(OC2H5)c(OH)d]n의 구조 (여기서 a, b, c, d는 상수이며, n=5 내지 100이다.)를 가지며, 분자량이 500 내지 10,000인 실록산(Siloxane) SOG가 있다. 그러면 상기 SOG를 이용한 종래 반도체 소자의 층간 절연막 형성 방법을 제1도를 통해 설명하면 다음과 같다.
종래 반도체 소자의 층간 절연막 형성 방법은 제1도에 도시된 바와 같이 절연층(2)이 형성된 실리콘 기판(1) 상부의 선택된 영역에 하부 금속 배선(3)을 형성하고, 전체 구조 상부에 제1층간 절연막(4) 및 SOG막(5)을 순차적으로 형성한다. 그리고 CF4/CHF3가 포함된 혼합 가스를 사용한 식각 공정으로 제1층간 절연막(4)의 표면이 노출될 때까지 SOG막(5)을 부분 에치백(Etchback)하여 표면을 평탄화시킨 후 전체 구조 상부에 제2층간 절연막(6)을 형성한다.
그런데 식각 공정후 SOG막(5)과 제2층간 절연막(6)의 계면에서 갈라짐(Delamination) 현상(A 부분)이 발생한다. 이러한 현상은 SOG막(5)을 식각하는 동안 SOG막(5) 표면에 탄화불소(Fluorocarbon)계의 폴리머(Polymer)가 생성되고, 폴리머가 산화막으로 형성된 제2층간 절연막(6)과의 접착력을 저하시키기 때문에 발생된다. 다시 말하면 낮은 표면 에너지를 가지고 피복된 물질과 약한 반응을 하기 때문에 계면 특성이 불량해지는 것이다. 이로 인해 반도체 소자의 수율 및 신뢰성이 저하된다.
따라서, 본 발명은 SOG막을 평탄화시킨 후 HMDS를 이용하여 표면 처리하므로서 상기한 단점을 해소할 수 있는 반도체 소자의 층간 절연막 형성 방법을 제공하는데 그 목적이 있다.
상술한 목적을 달성하기 위한 본 발명은 절연층이 형성된 실리콘 기판 상부에 하부 금속 배선을 형성한 후 전체 구조 상부에층간 절연막 및 SOG막을 순차적으로 형성하고 열처리 공정을 실시하는 단계와, 상기 층간 절연막의 표면이 노출될때까지 상기 SOG막을 부분 에치백하여 표면을 평탄화시키는 단계와, 헥사메틸디실라센으로 상부 표면을 처리한 후 전체 구조 상부에 플라즈마 보조 TEOS막을 형성하는 단계로 이루어지는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
제2a도 및 제2b도는 본 발명에 따른 반도체 소자의 층간 절연막 형성 방법을 설명하기 위한 소자의 단면도이다.
제2a도를 참조하면, 절연층(12)이 형성된 실리콘 기판(11) 상부의 선택된 영역에 하부 금속배선(13)을 형성한다. 전체 구조 상부에 제1층간 절연막(14) 및 SOG막(15)을 순차적으로 형성하고 400 내지 450℃의 질수(N2) 가스 분위기에서 열처리 공정을 실시한다. 그리고 CF4/CHF3가 포함된 혼합가스를 사용한 식각 공정으로 제1층간 절연막(14)의 표면이 노출될 때까지 SOG막(15)을 부분 에치백하여 표면을 평탄화시킨다.
제1층간 절연막(14)으로는 플라즈마 보조 TEOS막을 1000 내지 3000Å의 두께로 형성하며, SOG막(15)은 3000 내지 7000Å의 두께로 형성한다.
제2b도는 헥사메틸디실라센(HexaMethylDiSilazane; 이하, HMDS라 함)(17)으로 전체 구조 상부를 표면 처리한 후 전체 구조 상부에 제2층간 절연막(16)을 형성한 상태의 단면도이다.
표면 처리는 100 내지 120℃온도의 오븐(Oven)에서 증기 상태의 HMDS를 사용하여 30 내지 60분 동안 실시하며, 제2층간 절연막(16)은 HMDS(17)의 유효 시간(Lifetime)을 고려하여 표면 처리한 후 4시간 이내에 형성해야 한다. 또한 제2층간 절연막(16)으로는 플라즈마 보조 TEOS막을 5000 내지 8000Å의 두께로 형성한다. 그러면 표면 처리에 의해 SOG막(15)과 제2층간 절연막(16)간의 계면에서 접착력이 향상되는 과정을 하기의 식을 참조하여 설명하면 다음과 같다.
상기의 식에서와 같이 표면 처리된 HMDS(17)는 SOG막(15) 및 제2층간 절연막(16)에 트리메틸 실리콘(Trimethyl Si)기인 -Si-(CH3)3의 형태로 흡착된다. 트리메틸 실리콘기는 소수성(Hydrophobic)이므로 SOG막(15)의 수분 흡수를 억제하는 효과가 있다. 그러므로 SOG막(15)과 제2층간 절연막(16)의 접착력이 향상된다.
상술한 바와 같이 본 발명에 의하면 SOG막을 평탄화시킨 후 HMDS를 이용하여 표면 처리하므로서 SOG막과 제2층간 절연막의 접착력이 강화되어 층간 절연막의 절연 특성이 향상된다. 그러므로 소자의 수율 및 신뢰성이 향상될 수 있는 탁월한 효과가 있다.
Claims (7)
- 절연층이 형성된 실리콘 기판 상부에 하부 금속 배선을 형성한 후 전제 구조 상부에 층간 절연막 및 SOG막을 순차적으로 형성하고 열처리 공정을 실시하는 단계와, 상기 층간 절연막의 표면이 노출될 때까지 상기 SOG막을 부분 에치백하여 표면을 평탄화시키는 단계와, 헥사메틸디실라센으로 상부 표면을 처리한 후 전체 구조 상부에 플라즈마 보조 TEOS막을 형성하는 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 층간 절연막 형성 방법.
- 제1항에 있어서, 상기 층간 절연막은 1000 내지 3000Å의 두께로 형성되며, 상기 플라즈마 보조 TEOS막은 5000 내지 8000Å의 두께로 형성되는 것을 특징으로 하는 반도체 소자의 층간 절연막 형성 방법.
- 제1항에 있어서, 상기 제2플라즈마 보조 TEOS막은 상기 표면 처리후 4시간 이내에 형성되는 것을 특징으로 하는 반도체 소자의 층간 절연막 형성 방법.
- 제1항에 있어서, 상기 SOG막은 3000 내지 7000Å의 두께로 형성되는 것을 특징으로 하는 반도체 소자의 층간 절연막 형성 방법.
- 제1항에 있어서, 상기 열처리 공정은 400 내지 450℃의 질소(N2)가스 분위기에서 실시되는 것을 특징으로 하는 반도체 소자의 층간 절연막 형성 방법.
- 제1항에 있어서, 상기 표면 처리는 100 내지 250℃ 온도의 오븐에서 30 내지 60분동안 실시되는 것을 특징으로 하는 반도체 소자의 층간 절연막 형성 방법.
- 제1항 또는 제6항에 있어서, 상기 표면 처리시 상기 헥사메틸디실라센은 증기 상태인 것을 특징으로 하는 반도체 소자의 층간 절연막 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950046305A KR100193888B1 (ko) | 1995-12-04 | 1995-12-04 | 반도체 소자의 층간 절연막 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950046305A KR100193888B1 (ko) | 1995-12-04 | 1995-12-04 | 반도체 소자의 층간 절연막 형성 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970052781A KR970052781A (ko) | 1997-07-29 |
| KR100193888B1 true KR100193888B1 (ko) | 1999-06-15 |
Family
ID=66592919
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950046305A KR100193888B1 (ko) | 1995-12-04 | 1995-12-04 | 반도체 소자의 층간 절연막 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100193888B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990051680A (ko) * | 1997-12-19 | 1999-07-05 | 김영환 | 반도체 장치의 다층 배선 형성 방법 |
-
1995
- 1995-12-04 KR KR1019950046305A patent/KR100193888B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR970052781A (ko) | 1997-07-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100372216B1 (ko) | O.5 및 0.5 미크론 이하의 ulsi 회로용 인터레벨 유전체소자로서의수소실세큐옥산계유동가능한산화물 | |
| US6479407B2 (en) | Semiconductor device and process for producing the same | |
| US6348407B1 (en) | Method to improve adhesion of organic dielectrics in dual damascene interconnects | |
| KR100364026B1 (ko) | 층간 절연막 형성방법 | |
| US6187662B1 (en) | Semiconductor device with low permittivity interlayer insulating film and method of manufacturing the same | |
| KR100436495B1 (ko) | 스핀온글래스 조성물을 이용한 반도체 장치의 산화실리콘막 형성방법 및 이를 이용한 반도체 장치의 소자분리 방법 | |
| US7705431B1 (en) | Method of improving adhesion between two dielectric films | |
| KR20020019877A (ko) | 실리콘 기판상에서 실리콘 질화물상의 이산화 실리콘증착의 비율을 감소하기 위한 웨이퍼 선처리 방법 | |
| JPH1074755A (ja) | マイクロエレクトロニク構造および形成方法 | |
| KR100383498B1 (ko) | 반도체 장치 제조방법 | |
| US6274933B1 (en) | Integrated circuit device having a planar interlevel dielectric layer | |
| US20040121581A1 (en) | Method of forming dual-damascene structure | |
| KR100193888B1 (ko) | 반도체 소자의 층간 절연막 형성 방법 | |
| EP1037271A2 (en) | Method for forming an interlayer insulating film, and semiconductor device | |
| KR101013483B1 (ko) | 반도체 장치의 제조 방법 | |
| KR20130014608A (ko) | 반도체 장치 및 그 제조 방법 | |
| KR100248159B1 (ko) | 반도체장치에 있어서 이온주입을 통한 에스오지층형성방법 | |
| KR0172539B1 (ko) | 반도체 소자의 에스.오.지막 형성방법 | |
| JPH0570119A (ja) | 半導体装置の製造方法 | |
| JP4028032B2 (ja) | 半導体装置及びその製造方法 | |
| JP2000058541A (ja) | 半導体装置の製造方法 | |
| KR100237748B1 (ko) | 반도체 장치의 층간 절연막 형성방법 | |
| KR19980030940A (ko) | 반도체소자의 금속층간절연막 형성방법 | |
| JPH07176613A (ja) | 半導体装置の製造方法 | |
| KR0165358B1 (ko) | 반도체소자의 층간절연층 평탄화방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130122 Year of fee payment: 15 |
|
| FPAY | Annual fee payment |
Payment date: 20140116 Year of fee payment: 16 |
|
| LAPS | Lapse due to unpaid annual fee |