KR19990051680A - 반도체 장치의 다층 배선 형성 방법 - Google Patents

반도체 장치의 다층 배선 형성 방법 Download PDF

Info

Publication number
KR19990051680A
KR19990051680A KR1019970071045A KR19970071045A KR19990051680A KR 19990051680 A KR19990051680 A KR 19990051680A KR 1019970071045 A KR1019970071045 A KR 1019970071045A KR 19970071045 A KR19970071045 A KR 19970071045A KR 19990051680 A KR19990051680 A KR 19990051680A
Authority
KR
South Korea
Prior art keywords
interlayer insulating
film
insulating film
sog film
sog
Prior art date
Application number
KR1019970071045A
Other languages
English (en)
Inventor
박상훈
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019970071045A priority Critical patent/KR19990051680A/ko
Publication of KR19990051680A publication Critical patent/KR19990051680A/ko

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 장치의 다층 배선 형성 방법에 관한 것으로서, 특히 하부 배선이 형성된 구조물 전면에 층간 절연을 위해 제 1 층간 절연막을 형성하며, 제 1 층간 절연막 전면에 SOG막을 증착하고 증착된 SOG막을 경화시키며, 반응성 이온 식각법으로 SOG막을 전면 식각해서 하부 배선에 대응하는 제 1 층간 절연막의 표면이 노출되도록 한 후에 전면 식각된 SOG막과 노출된 제 1 층간 절연막의 표면을 하이드라진 가스로 반응시키며, 하이드라진 가스에 표면처리된 SOG막과 제 1 층간 절연막 위에 제 2 층간 절연막을 형성하며, 순차적으로 적층된 제 2 층간 절연막, SOG막 및 제 1 층간 절연막을 선택 식각하여 하부 배선이 노출되는 콘택홀을 형성하며, 콘택홀에 금속층을 매립하여 하부 배선과 연결되는 상부 배선을 형성한다. 본 발명에 의하면, 하부 금속 배선과 상부 금속 배선을 연결하기 위한 콘택홀 내의 측벽에는 SOG막이 노출되지 않기 때문에 후속 열공정에 의해 콘택홀 내에 형성되는 상부 금속 배선의 연결을 끊어짐 없이 양호하게 제조할 수 있다.

Description

반도체 장치의 다층 배선 형성 방법
본 발명은 반도체 장치의 다층 배선 형성 방법에 관한 것으로서, 특히 다층 금속 배선을 평탄화하기 위해 사용되는 SOG(Spin On Glass)막으로 층간 절연막의 신뢰성을 높이는 반도체 장치의 다층 배선 형성 방법에 관한 것이다.
대부분의 반도체 소자 제조 업체에서는 주력 제품으로 0.5㎛ 이하의 디자인 룰을 가진 반도체 소자를 제조하는데 있어서, 다층 금속 배선간을 절연시키면서 평탄화하는 방법으로 SOG막을 일반적으로 사용하고 있다. 그 이유는 SOG막이 좁은 배선 간격을 충실히 채워 공백(void) 생성을 억제하기 때문이다. 그러나, SOG막을 이용한 다층 금속 배선은 위와 같은 장점에도 불구하고 SOG막과 층간 절연막의 계면에서 박막의 들뜸(peeling) 현상이 발생하게 된다.
이하, 첨부한 도면 도 1a 내지 도 1d는 미국 특허 5,177,588의 "Semiconductor device including nitride layer"에서 제안된 다층 배선 방법으로 위에서 언급된 박막의 들뜸 현상을 해결하고자 하였다. 도 1a에 나타난 바와 같이 실리콘 기판(10) 상부에 하부 구조물로서 Ti/TiN의 장벽 금속막, Al+0.5%Cu로 이루어진 알루미늄 합금막 및 TiN의 난반사 방지막이 순차적으로 적층된 복합 금속막들을 하부 금속 배선(12)으로 형성한다. 그리고, 하부 금속 배선(12)이 형성된 기판(10) 전면에 PE-CVD(Plasma Enhanced Chemical Vapor Deposition) 방식으로 산화막을 1,000∼5,000Å의 두께로 증착하여 제 1 층간 절연막(14)을 형성한다.
이어서 도 1b에 나타난 바와 같이 제 1 층간 절연막(14)의 전면에 4,000∼5,000Å의 두께로 SOG막(16)을 형성한다.
그 다음 도 1c에 나타난 바와 같이 0.3 Torr의 반응 챔버내 압력, 400KHz의 인가 주파수, 400W의 인가 전력, 1000sccm(standard cubic centimeter per minute)의 조건으로 질소(NH2) 가스를 사용한 플라즈마를 진공 챔버내에서 10Å 또는 그 이상의 두께로 SOG막(16)을 질화처리한다. 그리고, 질화처리된 SOG막(16)을 450℃의 온도에서 열공정을 실시하여 SOG에 NH2가 결합된 복합막(17)으로 변형시킨다.
도 1d에 나타난 바와 같이 복합막(17)이 형성된 결과물 전면에 PE-CVD 방식으로 산화막을 5,000∼7,000Å의 두께로 증착하여 제 2 층간 절연막(18)을 형성한다. 그 다음 사진 및 식각 공정으로 제 2 층간 절연막(18)에서부터 하부 금속 배선(12)의 표면에 이르도록 콘택홀(도시하지 않음)를 형성한 후에 알루미늄 합금막으로 이루어진 상부 금속 배선(19)을 형성한다. 이로 인해 상부 금속 배선(19)은 하부 금속 배선(12)에 접촉하게 된다.
상기와 같은 종래 기술에 따른 다층 배선 공정은 SOG막(16)의 표면에만 NH2가 결합되도록 한다. 한편, 콘택홀 내의 측벽에 노출된 SOG막(16)이 두꺼울수록 SOG막(16)하부에는 질화처리가 되지 않는 층상 구조를 가지고 있기 때문에 약 450℃의 고온 상태에서 상부 금속 배선을 형성할 때에 도 2에서와 같이 SOG막(16)과 제 2 층간 절연막(18)의 계면에서 들뜸 현상이 발생하게 된다. 따라서, 반도체 장치의 상부 금속 배선(19)은 하부 금속 배선(12)에 연결되지 못하고 들뜸 현상이 발생하는 부위에서 끊어지게 되는 문제점이 있었다.
본 발명의 목적은 상기와 같은 종래 기술의 문제점을 해결하기 위하여 하부 금속 배선과 상부 금속 배선을 연결하기 위한 콘택홀 내의 측벽에 SOG로 이루어진 층간 절연막이 노출되지 않도록 형성하므로써 후속 열공정에 의해 콘택홀 내에 형성되는 상부 금속 배선의 연결을 끊어짐 없이 양호하게 제조할 수 있는 반도체 장치의 다층 금속 배선 형성 방법을 제공하는데 있다.
도 1a 내지 도 1d는 종래 기술에 의한 반도체 장치의 다층 배선 공정을 순차적으로 나타낸 공정 순서도.
도 2는 종래 기술에 의한 반도체 장치의 다층 배선에서 나타나는 들뜸 현상을 나타낸 반도체 장치의 수직 단면도.
도 3a 내지 도 3e는 본 발명에 따른 반도체 장치의 다층 배선 공정을 순차적으로 나타낸 공정 순서도.
*도면의 주요 부분에 대한 부호의 설명*
20 : 실리콘 기판
22 : 하부 금속 배선
24 : 제 1 층간 절연막
26 : SOG막
27 : 복합막
28 : 제 2 층간 절연막
29 : 상부 금속 배선
상기 목적을 달성하기 위하여 본 발명은 반도체 장치의 다층 금속 배선을 제조 함에 있어서, 하부 배선이 형성된 구조물 전면에 증간 절연을 위해 제 1 층간 절연막을 형성하는 단계; 상기 제 1 층간 절연막 전면에 SOG막을 증착하고 증착된 SOG막을 경화시키는 단계; 반응성 이온 식각법으로 상기 SOG막을 전면 식각해서 하부 배선에 대응하는 제 1 층간 절연막의 표면이 노출되도록 하는 단계; 전면 식각된 SOG막과 노출된 제 1 층간 절연막의 표면을 하이드라진 가스로 반응시키는 단계; 하이드라진 가스에 표면 처리된 상기 SOG막과 제 1 층간 절연막 위에 제 2 층간 절연막을 형성하는 단계; 순차적으로 적층된 상기 제 2 층간 절연막, SOG막 및 제 1 층간 절연막을 선택 식각하여 하부 배선이 노출되는 콘택홀을 형성하는 단계; 및 상기 콘택홀에 금속층을 매립하여 하부 배선과 연결되는 상부 배선을 형성하는 단계를 포함하는 것을 특징으로 한다.
본 발명의 제조 방법에 있어서, 상기 제 1 층간 절연막 전면에 증착하는 SOG막의 두께는 4,000∼5,000Å으로 형성하며, SOG막을 경화시키는 공정은 400∼450℃의 질소 분위기에서 30∼60분 동안 실시한다. 또한, 상기 반응성 이온 식각법으로 상기 SOG막을 전면 식각해서 하부 배선에 대응하는 제 1 층간 절연막의 표면이 노출되도록 하는 공정은 CF4, CHF3, Ar 가스를 사용한다.
본 발명의 제조 방법에 있어서, 상기 반응성 이온 식각법으로 상기 SOG막을 전면 식각해서 하부 배선에 대응하는 제 1 층간 절연막의 표면이 노출되도록 하는 공정 다음에는, 산소 플라즈마를 이용하여 유기 물질을 제거하는 단계; 초순수로 9∼11분 동안 세정하여 솔벤트 물질을 제거하는 단계; 및 115∼125℃에서 1∼10분 동안 상기 결과물을 굽는 단계를 더 포함하는 것을 특징으로 한다.
본 발명의 제조 방법에 있어서, 상기 전면 식각된 SOG막과 노출된 제 1 층간 절연막의 표면을 하이드라진 가스로 반응시키는 공정은 반응성 이온 NHx를 진공 챔버에서 생성시켜 SOG막과 노출된 제 1 층간 절연막의 표면에 NHx로 이루어진 막을 얇게 도포하는 것을 특징으로 한다. 이때, 상기 공정은 10∼100mTorr의 반응 챔버내 압력, 390∼410KHz의 인가 주파수, 200∼500W의 인가 전력 등의 조건으로 실시한다.
상기 목적을 달성하기 위하여 본 발명의 다른 제조 방법은 하부 배선이 형성된 구조물 전면에 증간 절연을 위해 SOG막을 증착하고 증착된 SOG막을 경화시키는 단계; 및 상기 SOG막 표면에 하이드라진 가스를 반응시켜 SOG막 위에 NHX막을 형성하는 단계를 포함하는 것을 특징으로 한다. 이때, 상기 SOG막에 하이드라진 가스를 반응시키는 공정은 10∼100mTorr의 반응 챔버내 압력, 390∼410KHz의 인가 주파수, 200∼500W의 인가 전력 등의 조건으로 실시하는 것을 특징으로 한다.
본 발명에 의하면, SOG막 표면에 하이드라진 처리 공정을 실시하였기 때문에 열공정시 SOG막과 층간 절연물질 간의 들뜸 현상을 최소화할 수 있다.
이하, 첨부 도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세하게 설명하도록 한다.
먼저, 도 3a에 나타난 바와 같이 실리콘 기판(20)에 스퍼터링 방식으로 Ti/TiN막의 장벽 금속막, Al+0.5%Cu의 알루미늄 합금막 및 TiN막의 난반사 방지막을 순차적으로 적층한다. 여기서 적층된 복합 금속막들은 하부 금속 배선(22)으로 이용된다. 그리고, 하부 금속 배선(22)을 가지는 기판(20) 전면에 PE-CVD 방식으로 산화막을 1,000∼5,000Å의 두께로 증착하여 제 1 층간 절연막(24)을 형성한다.
도 3b에 나타난 바와 같이 제 1 층간 절연막(24) 전면에 4,000∼5,000Å의 두께로 SOG막(26)을 형성한 후에 400∼450℃의 질소 분위기에서 약 30∼60분 동안 SOG막(26)을 경화시켜 막 내에 존재하는 불순물, 예를 들면 -OH, 수분 등을 제거한다.
이어서 도 3c에 나타난 바와 같이 CF4/CHF3/Ar 가스를 이용한 반응성 이온 식각 공정(reactive ion etching)으로 SOG막(26)을 전면 식각하되, 하부 금속 배선 상부에 대응하는 제 1 층간 절연막(24)의 표면에는 SOG막(26)이 남아 있지 않도록 한다. 즉, 제 1 층간 절연막(24)의 단차가 낮은 하부 금속 배선(22) 간의 홈 부분에만 SOG막(26)이 남아 있도록 하여 결과물 표면을 평탄화시킨다. 그 다음 산소 플라즈마 공정으로 평탄화된 결과물의 유기 물질인 탄화수소(-CxHy) 폴리머를 제거하고, 초순수로 10분 동안 세정하여 솔벤트 물질을 제거하고, 120℃에서 1∼10분 동안 구워서 기판에 잔류할 가능성이 있는 미량의 수분을 완벽하게 제거시킨다.
이어서 도 3d에 나타난 바와 같이 10∼100mTorr의 반응 챔버내 압력, 390∼410KHz의 인가 주파수, 200∼500W의 인가 전력, 100∼1,000sccm의 조건으로 하이드라이진(N2H2) 가스에 의한 반응성 이온 NHx를 진공 챔버 내에서 생성시킨 후에 SOG막(26)의 표면에 NHx가 결합된 복합막(27)을 형성한다. 이 복합막(27)은 불순물을 용이하게 흡착하여 댕글링 본드를 제거하는 역할을 한다.
이어서 도 3e에 나타난 바와 같이 상기 복합막(27) 전면에 PE-CVD의 방식으로 산화막을 약 5,000∼7,000Å의 두께로 증착하여 제 2 층간 절연막(28)을 형성한다. 그리고, 사진 및 식각 공정으로 제 2 층간 절연막(28)에서부터 하부 금속 배선(22)의 표면에 이르도록 콘택홀(도시하지 않음)을 형성한 후에 상기 콘택홀을 통해서 하부 금속 배선(12)과 접촉되는 상부 금속 배선(29)을 형성한다. 이때, 상부 금속 배선(29)은 Ti/TiN막의 장벽 금속막, Al+0.5%Cu의 알루미늄 합금막 및 TiN막의 난반사 방지막이 순차적으로 적층된 복합 금속막들로 이루어져 있으며, 150∼500℃의 온도에서 형성하도록 한다.
한편, 상기와 같은 제조 공정에 따른 본 발명은 SOG막을 증착한 후에 바로 경화시키기 때문에 SOG막을 전면 식각한 이후에는 추가의 경화 공정을 실시하지 않는다. 왜냐하면 SOG막의 추가 경화 공정은 SOG막을 더욱 열화시키게 되고 이 상태에서 약 8시간 이상의 시간 지체가 있게 될 경우 -OH, 수분과 같은 불순물이 더욱 쉽게 SOG막 표면에 흡착하여 이후 실시하는 400℃ 이상의 열 공정시 SOG막과 제 2 층간 절연막의 계면에서 들뜸 현상을 일으키기 때문이다. 그러나, 본 발명의 제조 공정에 따라서 SOG막에 플라즈마를 이용한 하이드라진 처리를 하면 약 48시간이 경과한 다음에 후속 공정을 진행하여도 콘택홀 내부에 SOG막으로 인한 들뜸 현상이 발생하지 않는다.
상기한 바와 같이 본 발명에 따른 다층 배선 형성 방법을 이용하게 되면, 하부 금속 배선과 상부 금속 배선을 연결하기 위한 콘택홀 내의 측벽에 SOG막이 노출되지 않기 때문에 후속 열공정에 의해 콘택홀 내에 형성되는 상부 금속 배선의 연결을 끊어짐 없이 양호하게 제조할 수 있다. 따라서, 본 발명은 반도체 장치의 배선 공정시 제조 수율 및 신뢰성을 향상시킬 수 있는 효과가 있다.

Claims (9)

  1. 반도체 장치의 다층 금속 배선을 제조 함에 있어서,
    하부 배선이 형성된 구조물 전면에 증간 절연을 위해 제 1 층간 절연막을 형성하는 단계;
    상기 제 1 층간 절연막 전면에 SOG막을 증착하고 증착된 SOG막을 경화시키는 단계;
    반응성 이온 식각법으로 상기 SOG막을 전면 식각해서 하부 배선에 대응하는 제 1 층간 절연막의 표면이 노출되도록 하는 단계;
    전면 식각된 SOG막과 노출된 제 1 층간 절연막의 표면을 하이드라진 가스로 반응시키는 단계;
    하이드라진 가스에 표면처리된 상기 SOG막과 제 1 층간 절연막 위에 제 2 층간 절연막을 형성하는 단계;
    순차적으로 적층된 상기 제 2 층간 절연막, SOG막 및 제 1 층간 절연막을 선택 식각하여 하부 배선이 노출되는 콘택홀을 형성하는 단계; 및
    상기 콘택홀에 금속층을 매립하여 하부 배선과 연결되는 상부 배선을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 다층 배선 형성 방법.
  2. 제1항에 있어서, 상기 제 1 층간 절연막 전면에 증착하는 SOG막의 두께는 4,000∼5,000Å으로 형성하는 것을 특징으로 하는 반도체 장치의 다층 배선 형성 방법.
  3. 제1항에 있어서, 상기 증착된 SOG막을 경화시키는 공정은 400∼450℃의 질소 분위기에서 30∼60분 동안 실시하는 것을 특징으로 하는 반도체 장치의 다층 배선 형성 방법.
  4. 제1항에 있어서, 상기 반응성 이온 식각법으로 상기 SOG막을 전면 식각해서 하부 배선에 대응하는 제 1 층간 절연막의 표면이 노출되도록 하는 공정은 CF4, CHF3, Ar 가스를 사용하는 것을 특징으로 하는 반도체 장치의 다층 배선 형성 방법.
  5. 제1항에 있어서, 상기 반응성 이온 식각법으로 상기 SOG막을 전면 식각해서 하부 배선에 대응하는 제 1 층간 절연막의 표면이 노출되도록 하는 공정 다음에는,
    산소 플라즈마를 이용하여 유기 물질을 제거하는 단계;
    초순수로 9∼11분 동안 세정하여 솔벤트 물질을 제거하는 단계; 및
    115∼125℃에서 1∼10분 동안 상기 결과물을 굽는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치의 다층 배선 형성 방법.
  6. 제1항에 있어서, 상기 전면 식각된 SOG막과 노출된 제 1 층간 절연막의 표면을 하이드라진 가스로 반응시키는 공정은 반응성 이온 NHx를 진공 챔버에서 생성시켜 SOG막과 노출된 제 1 층간 절연막의 표면에 NHx로 이루어진 막을 얇게 도포하는 것을 특징으로 하는 반도체 장치의 다층 배선 형성 방법.
  7. 제6항에 있어서, 상기 공정은 10∼100mTorr의 반응 챔버내 압력, 390∼410KHz의 인가 주파수, 200∼500W의 인가 전력 등의 조건으로 실시하는 것을 특징으로 하는 반도체 장치의 다층 배선 형성 방법.
  8. 하부 배선이 형성된 구조물 전면에 증간 절연을 위해 SOG막을 증착하고 증착된 SOG막을 경화시키는 단계; 및
    상기 SOG막 표면에 하이드라진 가스를 반응시켜 SOG막 위에 NHX막을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 다층 배선 형성 방법.
  9. 제8항에 있어서, 상기 SOG막에 하이드라진 가스를 반응시키는 공정은 10∼100mTorr의 반응 챔버내 압력, 390∼410KHz의 인가 주파수, 200∼500W의 인가 전력 등의 조건으로 실시하는 것을 특징으로 하는 반도체 장치의 다층 배선 형성 방법.
KR1019970071045A 1997-12-19 1997-12-19 반도체 장치의 다층 배선 형성 방법 KR19990051680A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970071045A KR19990051680A (ko) 1997-12-19 1997-12-19 반도체 장치의 다층 배선 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970071045A KR19990051680A (ko) 1997-12-19 1997-12-19 반도체 장치의 다층 배선 형성 방법

Publications (1)

Publication Number Publication Date
KR19990051680A true KR19990051680A (ko) 1999-07-05

Family

ID=66090725

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970071045A KR19990051680A (ko) 1997-12-19 1997-12-19 반도체 장치의 다층 배선 형성 방법

Country Status (1)

Country Link
KR (1) KR19990051680A (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6421944A (en) * 1987-07-16 1989-01-25 Mitsubishi Electric Corp Manufacture of semiconductor device
JPH02254741A (ja) * 1989-03-28 1990-10-15 Sharp Corp 多層配線の製法
JPH0334323A (ja) * 1989-06-29 1991-02-14 Nec Corp 半導体装置の製造方法
KR970052781A (ko) * 1995-12-04 1997-07-29 김주용 반도체 소자의 층간 절연막 형성 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6421944A (en) * 1987-07-16 1989-01-25 Mitsubishi Electric Corp Manufacture of semiconductor device
JPH02254741A (ja) * 1989-03-28 1990-10-15 Sharp Corp 多層配線の製法
JPH0334323A (ja) * 1989-06-29 1991-02-14 Nec Corp 半導体装置の製造方法
KR970052781A (ko) * 1995-12-04 1997-07-29 김주용 반도체 소자의 층간 절연막 형성 방법

Similar Documents

Publication Publication Date Title
KR100529663B1 (ko) 반도체 장치 및 그 제조 방법
US6146991A (en) Barrier metal composite layer featuring a thin plasma vapor deposited titanium nitride capping layer
JPH09102541A (ja) 半導体装置及びその製造方法
US20040188842A1 (en) Interconnect structure
KR100376873B1 (ko) 반도체 장치의 배선 및 배선 연결부와 그 제조방법
KR100400248B1 (ko) 반도체소자의 배선 형성방법
KR100612549B1 (ko) 반도체 소자의 제조 방법
KR19990051680A (ko) 반도체 장치의 다층 배선 형성 방법
KR100876532B1 (ko) 반도체 소자의 제조 방법
JP2004522315A (ja) 半導体構造
KR100515370B1 (ko) 반도체 소자의 플러그 제조 방법
JP3402937B2 (ja) 半導体装置の製造方法
KR0149468B1 (ko) 반도체 장치의 제조방법
KR100307827B1 (ko) 반도체소자의 금속배선 콘택 형성방법
JPH08181214A (ja) 半導体装置
KR100197766B1 (ko) 반도체장치의 제조방법
TWI396235B (zh) 複合覆蓋層及其製作方法
KR100241536B1 (ko) 반도체 소자의 층간 절연막 형성방법
KR100406562B1 (ko) 금속배선형성방법
JPH0629410A (ja) 半導体装置及びその製造方法
KR100670670B1 (ko) 랜딩 플러그 콘택 구조를 가진 반도체 소자 제조방법
KR100250733B1 (ko) 반도체 소자의 다중 금속층 형성 방법
KR20010003789A (ko) 반도체 소자의 층간 절연막 형성 방법
KR20000071322A (ko) 반도체 장치 제조 방법
TWI248660B (en) Method of forming a conductor in a fluoride silicate glass (FSG) layer

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E601 Decision to refuse application