KR100248159B1 - 반도체장치에 있어서 이온주입을 통한 에스오지층형성방법 - Google Patents
반도체장치에 있어서 이온주입을 통한 에스오지층형성방법 Download PDFInfo
- Publication number
- KR100248159B1 KR100248159B1 KR1019970074106A KR19970074106A KR100248159B1 KR 100248159 B1 KR100248159 B1 KR 100248159B1 KR 1019970074106 A KR1019970074106 A KR 1019970074106A KR 19970074106 A KR19970074106 A KR 19970074106A KR 100248159 B1 KR100248159 B1 KR 100248159B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- ion implantation
- forming
- semiconductor device
- sog
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 59
- 239000004065 semiconductor Substances 0.000 title claims abstract description 30
- 238000005468 ion implantation Methods 0.000 title claims abstract description 28
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 238000000280 densification Methods 0.000 claims abstract description 11
- 239000010410 layer Substances 0.000 claims description 51
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 29
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 27
- 150000002500 ions Chemical class 0.000 claims description 10
- 239000011248 coating agent Substances 0.000 claims description 9
- 238000000576 coating method Methods 0.000 claims description 9
- 238000005229 chemical vapour deposition Methods 0.000 claims description 8
- 238000000137 annealing Methods 0.000 claims description 7
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 6
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical group [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 5
- 239000011229 interlayer Substances 0.000 claims description 5
- 241001290610 Abildgaardia Species 0.000 claims description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 229910052757 nitrogen Inorganic materials 0.000 claims description 3
- 239000001301 oxygen Substances 0.000 claims description 3
- 229910052760 oxygen Inorganic materials 0.000 claims description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 3
- 239000003570 air Substances 0.000 claims description 2
- 239000012298 atmosphere Substances 0.000 claims description 2
- 239000000126 substance Substances 0.000 abstract description 13
- 238000010438 heat treatment Methods 0.000 abstract description 4
- 238000002513 implantation Methods 0.000 abstract description 4
- 239000011800 void material Substances 0.000 abstract description 4
- 238000001039 wet etching Methods 0.000 abstract description 4
- 239000010408 film Substances 0.000 description 51
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 13
- 239000000463 material Substances 0.000 description 11
- 229910052710 silicon Inorganic materials 0.000 description 10
- 150000004767 nitrides Chemical class 0.000 description 9
- 229910052739 hydrogen Inorganic materials 0.000 description 8
- 239000001257 hydrogen Substances 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- 238000011049 filling Methods 0.000 description 7
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 7
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 6
- 238000006243 chemical reaction Methods 0.000 description 6
- 238000001723 curing Methods 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 229920005591 polysilicon Polymers 0.000 description 6
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 5
- 239000011347 resin Substances 0.000 description 5
- 229920005989 resin Polymers 0.000 description 5
- 239000007858 starting material Substances 0.000 description 5
- 239000005380 borophosphosilicate glass Substances 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 4
- 229920003209 poly(hydridosilsesquioxane) Polymers 0.000 description 4
- 239000002904 solvent Substances 0.000 description 4
- 229910052786 argon Inorganic materials 0.000 description 3
- 125000004430 oxygen atom Chemical group O* 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 238000005033 Fourier transform infrared spectroscopy Methods 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- -1 argon ion Chemical class 0.000 description 2
- 125000004429 atom Chemical group 0.000 description 2
- 230000006378 damage Effects 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000001035 drying Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000005281 excited state Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 229910010272 inorganic material Inorganic materials 0.000 description 2
- 239000011147 inorganic material Substances 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- 238000001029 thermal curing Methods 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 238000005299 abrasion Methods 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005429 filling process Methods 0.000 description 1
- 238000013007 heat curing Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000615 nonconductor Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 239000013557 residual solvent Substances 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
- H01L21/76825—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- High Energy & Nuclear Physics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Plasma & Fusion (AREA)
- Formation Of Insulating Films (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체장치에 있어서 이온주입을 통한 에스오지(SOG)층 형성방법으로 에스오지(SOG)층의 형질을 개선하므로써 구조적 한계에 기인한 보이드 발생의 억제 및 후속열처리와 콘택홀 개방시 습식식각시 화학제에 대한 소자의 안전성 확보에 관한 것이다.
상기 목적을 달성하기 위한 본 발명에 따른 반도체장치에 있어서 이온주입을 통한 에스오지층 형성방법은 반도체기판 상에 에이치에스(HSQ) 계열의 에스오지(SOG)층을 형성하는 과정과, 에스오지층에 이온주입을 실시하는 단계와, 이온주입된 에스오층을 덴시피케이션(densification)하는 단계로 이루어진다.
Description
본 발명은 반도체소자의 절연층 형성방법에 관한 것으로서 반도체소자가 형성되는 웨이퍼상에 실리콘 산화막으로 이루어지는 에스오지(SOG, silicon on glass) 절연층 형성시 에이치에스큐(HSQ, hydrogen silsesquioxane)를 이용하는 방법에 관한 것으로서, 기술개발에 따른 반도체소자의 집적도가 증가하면서 종래의 상압화학기상증착법 (atmosphere pressure chemical vapor deposition, APCVD)을 이용하여 웨이퍼상에 형성된 소자의 간격이 0.18㎛ 이하일 때 그 갭(gap)을 메우려고 할 경우 갭매립능력한계에 기인한 보이드(void)가 발생하여 이로인한 비트라인브릿지(bit line bridge)가 발생하는 것을 억제하기 위한 것이다. 이때 갭을 메우기 위한 재료로 에이치에스큐 에스오지를 이용하는데 이는 안정된 층간절연막(interlayer dielectrics)을 형성하기 위함이다.
특히 갭매립용 에스오지의 특성을 아르곤이온(Ar+)을 주입 처리하여 고밀도의 산화막으로 전환시키므로써 후속열처리 및 콘택홀 개방시 습식식각시 화학제에 대한 소자의 안전성 확보에 관한 것이다.
일반적으로 졀연재로 실리콘산화막을 이용하는데 이는 집적회로의 실리콘기판이나 폴리실리콘의 노출부를을 산화시켜 성장시키거나 화학기상증착법(CVD)으로 형성된다.
그러나 평탄화공정(planarization)과 같은 경우에는 실리콘산화막을 액상의 실리콘산화막형성을 위한 출발재료를 집적회로구조상에 흘려서 형성하는 것이 효과적이다. 이와 같은 경우 반도체 집적회로상에 형성된 실리콘산화막의 형성은 일반적으로 에이치에스큐와 같은 하이드리도실란(hydridosilane)류의 코팅재료를 출발재료로하여 이루어진다.
에이치에스큐는 계단형태의 표면을 포함하는 집적회로상에 잘 도포되어 높은 수득률을 갖는 실리콘산화막을 형성한다. 도포된 에이치에스큐는 용매를 제거하기 위한 일차 건조과정을 거친 후 바람직한 실리콘 산화막을 형성하기 위하여 약 200에서 1000도씨 사이에서 가열되는 큐어링(curing) 공정을 거치게 된다. 그러나 일차건조 후, 코팅재료인 에이치에스큐의 실리콘산화막으로의 불완전한 변환이 계단형태의 표면에서 발견되며, 특히 계단간의 간격이 좁은 곳 또는 트렌치(trench) 부근에서 완전한 큐어링이 일어나지 아니하며 계단간의 간격이 좁지 아니한 곳의 계단 하부의 모서리 부분의 근방에서도 불완전한 큐어링이 발견된다.
에이치에스큐 계열의 에이치 레진의 실리콘산화막으로의 변환 메카니즘은 다음과 같은 가역반응이다.
에이치에스큐 ↔ SiO2+H2↑
따라서 원하는 실리콘산화막을 형성하기 위한 완전반응은 위 방정식의 반응 방향을 우측으로 향하도록 수소분자가 코팅재료를 이탈하는 능력에 달려있다. 이러한 이탈능력은 기판상 트랜치의 깊은 곳, 간격이 좁은 표면의 계단 사이 또는 계단 인근의 하부 모서리 부분들이 감소된 확산각도(reduced diffusion angle)를 갖거나 또는 수소 기체가 지나갈 수 있는 감소된 부피 때문에 저하된다.
결과적으로 코팅재료의 불완전한 실리콘산화막으로의 전환은 이후 공정단계에서의 수소방출로 인한 바람직스럽지 못한 결과를 야기할 수 있으며, 또한 집적회로상에 완전히 큐어링된 실리콘산화막과 상이한 팽창계수를 갖는 물질 및 에칭 특성을 초래할 수 있다.
종래의 반도체장치에 있어서 이온주입을 통한 에스오지(SOG) 층 형성방법은 다음과 같다.
소자가 형성된반도체 기판상에 워드라인(word line) 형성을 위한 폴리실리콘을 증착한 다음 보호용(capping) 질화막을 데포지션한 후 사진식각공정을 통해 워드라인을 형성한다. 형성된 워드라인에 측벽(sidewall spacer) 형성을 위한 저압 질화막을 데포지션한 다음 버퍼용 산화막을 저압화학기상증착법으로 형성한 후 상압화학기상증착(APCVD)으로 BPSG나 USG를 데포지션하여 워드라인 사이의 간격을 매립하며, 이때 만약 SOG를 이용한 경우에는 열큐어링(thermal curing) 방식을 이용한다. 그다음 고온어닐링(high temperature annealing)을 통해 상기 상압화학기상증착법으로 형성된 박막을 덴시피케이션(densification)한 후 저압화학기상증착으로 형성된 실리콘산화막으로 보호층(capping layer)을 만든다. 경우에 따라서는 씨엠피(chemical mechanical polishing, CMP) 작업을 수행하여 상기 보호층의 평탄성을 확보한다.
도 1a 내지 도 1f는 종래의 기술에 의한 반도체장치에 있어서 웨이퍼 상의 계단형태의 소자 또는 배선 사이의 간격을 매립하기 위한 절연막 형성방법을 나타낸 단면도이다.
도 1a에 있어서, 실리콘기판(11)상에 폴리실리콘(12)을 증착한 다음 캡핑(capping)용 질화막(13)을 저압화학기상증착법으로 데포지션한 후 사진공정으로 워드라인 패턴을 형성하고, 그 다음 식각공정을 이용하여 워드라인을 형성한다.
도 1b에 있어서, 형성된 단면상 계단형태의 워드라인의 측벽형성을 위하여 워드라인의 측면, 워드라인 상부에 잔류한 질화막(13)의 측면 및 상면 그리고 노출된 실리콘 기판(11) 위에 저압화학기상증착법으로 질화막(14)을 데포지션한다.
도 1c에 있어서, 질화막(14)을 에치백(etch back)하여 워드라인 측벽(14)을 형성한다.
도 1d에 있어서, 저압기상증착법으로 버퍼용 산화막(15)을 노출된 기판(11) 표면, 워드라인 측벽상 그리고 잔류한 질화막(13)상에 저압기상증착법으로 데포지션하여 형성한다.
도 1e에 있어서, 도면으로 볼 때 계단형태의 간격을 매립하고 남을 충분한 두께로 상압화학기상증착법을 사용하여 BPSG나 USG를 데포지션하여 층(16)을 형성한다. 이때 SOG를 이용한 경우에는 열큐어링 방식을 사용하여 층(16) 내부의 잔여 솔벤트(solvent)를 제거한다. 이후 고온으로 후속 열처리(high temperatyre anneal)를 통하여 이미 형성된 BPSG나 USG 혹은 SOG 층(16)을 덴시피케이션(densification)화 한다.
도 1f에 있어서, 형성된 BPSG나 USG 혹은 SOG 층(16)상에 저압화학기상증착법으로 실리콘산화막을 형성하여 표면의 평탄화를 위한 캡핑층(capping layer, 17)을 형성한다. 평탄화를 위하여 경우에 따라서는 씨엠피(Chemical Mechanical Polishing) 작업을 수행하여 층간절연층공정(ILD process)을 확보하는 것이 일반적이다.
반도체장치에 있어서 종래의 방법으로 형성된 BPSG 또는 USG층에서 하부에 위치한 계단형태 사이의 간격이 0.25㎛ 이하인 경우에는 구조적 한계로 인한 보이드(void) 생성을 억제할 수 없다.
또한 스핀-온(spin-on) 방식의 간격매립(gap filling) 과정에 있어서도 단지 열큐어링에 의해서는 솔벤트의 완전한 제거가 이루어지지 아니하므로 콘택홀 전세과정에서의 습식화학제에 쉽게 식각되어 콘택브릿지(contact bridge)가 발생한다.
따라서 전술한 단점을 보완할 수 있는 산화막의 형질 개선이 요구된다.
따라서, 본 발명의 목적은 반도체장치에 있어서 이온주입을 통한 에스오지(SOG)층 형성방법에 있어서 상기 에스오지층의 형질을 개선하므로써 구조적 한계에 기인한 보이드 발생의 억제 및 후속열처리와 콘택홀 개방시 습식식각시 화학제에 대한 소자의 안전성 확보에 관한 것이다.
즉 본 발명은 갭매립재로 에이치에스 계열의 무기재료를 사용하여 갭사이 간격이 미소함에 따른 매립(filling)시의 보이드 발생으로 인한 크랙(crack)의 발생을 억제할 수 있으며, 종래의 기술에서의 계단형태 사이의 골(line to line)에 잔류하는 솔벤트를 완전하게 제거하여 형성될 SOG막의 두께에 관계없는 안정된 막질의 형성을 가능하게 하므로써 후속 전세과정에서의 습식식각제에 대한 저항성을 갖게하여 공정의 안정성을 제공하며, 또한 이온주입방법을 채용하므로 두께제어(depth control)가 용이한 잇점이 있다.
상기 목적을 달성하기 위한 본 발명에 따른 반도체장치에 있어서 이온주입을 통한 에스오지(SOG) 층 형성방법은 반도체기판 상에 에이치에스(HSQ) 계열의 에스오지(SOG)층을 형성하는 과정과, 에스오지층에 이온주입을 실시하는 단계와, 이온주입된 에스오지층을 덴시피케이션(densification)하는 단계로 이루어진다.
도 1a 내지 도 1f는 종래의 기술에 의한 반도체장치에 있어서 웨이퍼 상의 계단형태의 소자 또는 배선 사이의 간격을 매립하기 위한 절연막 형성방법을 나타낸 단면도이다.
도 2a 도 내지 도 2g 및 도 3a 내지 도 3c는 각각 에이치에스큐를 이용한 에스오지 절연층의 형성공정과 에스오지의 화학적 결합이 이온주입과 고온에서의 큐어링과정에서 변화하는 과정의 화학식을 나타낸다.
일반적으로 반도체장치 제조에 있어서 소자 또는 층사이의 절연재로 실리콘산화막을 이용하는데 이는 집적회로의 실리콘기판이나 폴리실리콘의 노출부를을 산화시켜 성장시키거나 화학기상증착법(CVD)으로 형성된다.
그러나 평탄화공정(planarization)과 같은 경우에는 실리콘산화막을 액상의 실리콘산화막형성을 위한 출발재료를 집적회로구조상에 흘려서 즉 도포하여 형성하는 것이 일반적이다.
반도체 집적회로상에 형성된 실리콘산화막의 형성은 일반적으로 에이치에스큐와 같은 하이드리도실란(hydridosilane)류의 코팅재료를 출발재료로하여 이루어진다.
전자소자에서의 보호막 또는 절연막으로서 박막 세라믹실리카의 사용은 종래의 기술로 널리 알려져 있다. 상기 막 하부에 위치한 기판을 주위로 부터보호하기 위하여 또는 효과적으로 전기적인 부도체로서 상기 코팅재료는 우수한 성질을 발휘한다.
그럼에도 불구하고 종래의 기술은 에이치에스큐의 산화와 농축(densification)을 위하여 고온과 장시간의 써말벋짇(thermal budget)을 요구하며, 기판의 손상 내지는 파괴 문제를 야기하므로 그러한 요구량은 대다수 온도에 대한 민감성이 요구되는 경우에 적당하지 아니하다.
에이치에스큐 수지를 이용한 전자소자를 포함한 다양한 기판상에 실리콘산화막형성방법에 관하여 미국특허 4,756,977에 나타나있다.
하이드리도실란 수지는 에이치에스큐 또는 에이치 레진(H resin)으로 불리우며 다음과 같은 화학식을 갖는다.
완전히 응축되거나 가수분해된 경우에는 (H/SiO3/2)n이때 n은 약 10에서 100이며, 불완전 응축 또는 가수분해된 경우에는 HSi(OH)x(OR)yOz/2이때 x=0-2, y=0-2, z=1-3, x+y+z=3 이며 고분자의 y의 평균값은0 보다 크다. 코팅재료로서의 에이치에스큐에 관하여는 미국특허 5,145,723(Ballance et al.)에 상세히 설명되어 있다.
본 발명과 관련된 선행기술로써 이온주입방법을 이용한 SOG 평탄화공정에 대하여 미국특허 5,429,990가 있으며, 실리콘산화막 형성을 위한 출발재료로 에이치에스큐(hydrogen silsesquioxane)를 사용한 경우의 큐어링 과정(curing process)에 관하여는 미국특허 5,456,952가 있다.
본 발명에 따른 반도체장치에 있어서 이온주입을 통한 에스오지(SOG) 층 형성방법은 다음의 공정들로 이루어진다.
먼저 소자가 형성된 반도체기판의 요철형태의 표면을 층간절연막으로서 에이치에스(HSQ) 계열의 에스오지(SOG)층으로 코팅하는 단계와, 에스오지층에 이온주입을 이온화가 가능한 원자의 이온을 사용하여 실시하는 단계와, 이온주입된 에스오지층을 챔버내에서 어닐링하여 덴시피케이션(densification)하는 단계와, 어닐링된 에스지오층에 평탄성 확보를 위한 캡핑층(capping layer)을 형성하는 단계로 이루어진다.
이하, 첨부한 도면을 참조하여 본 발명을 상세히 설명한다.
제 2a 도에서 제 2g 도 및 제 3a 도에서 제 3c 도는 각각 에이치에스큐를 이용한 에스오지 절연층의 형성공정과 에스오지의 화학적 결합이 이온주입과 고온에서의 큐어링과정에서 변화하는 과정을 화학식을 나타낸다.
제 2a 도에 있어서, 반도체 소자가 형성된 실리콘 기판(21) 상에 워드라인 형성을 위한 폴리실리콘(22)을 증착한 다음 그 위에 캡핑(capping)용 질화막(nitride, 33) 또는 실리콘산화막(33)을 저압화학기상증착법(LPCVD)으로 데포지션한 후 사진식각공정(photo and etch)을 실시하여 상기 폴리실리콘층(22)과 질화막(33)의 소정 부분을 제거하여 워드라인을 형성한다.
제 2b 도에 있어서, 형성된 워드라인의 상부 및 측면 그리고 노출된 실리콘 기판(21)의 표면에 층간 버퍼용(buffer) 실리콘산화막(24)을 증착하여 형성한다.
제 2c 도에 있어서, 버퍼용 실리콘산화막(24) 상부를 에이치에스큐 계열의 에스오지(25, SOG, spin on glass)로 코팅한다. 에스오지는 흐름성이 좋기 때문에 츠간절연막으로 사용하나 밀도가 낮아 흡습성 및 내충격성, 내마모성 등이 낮고 불순물의 차단이 용이하지 아니한 단점이 있다. 코팅된 에스오지(25)는 단면도에 표현된 바와 같이 계단형태의 워드라인 사이의 간격을 매립(gap filling)하며 계단형태를 충분히 포함할 수 있도록 노출된 반도체 기판(21)으로부터 0.05 - 5 ㎛의 두께로 형성된다.
제 3a 도는 제 2c 도에서 나타낸 공정에서의 에스오지의 화학적 결합을 표시항 것으로서, 버퍼용 실리콘산화막(24) 상에 코팅된 에이치에스큐 계열의 에스오지에서 실리콘 원자는 1 개의 산소 원자와 1 개의 수소원자와 공유결합하며 2 개의 산소원자를 이웃한 2 개의 실리콘 원자들과 공유하며 공유결합하고 있다. 이때 에스오지의 화학식은 [HSiO3/2]n으로 표시되며 에프티아이(FTIR)로 분석하면 실리콘-산소 결합 피크 좌측에 실리콘-수소 결합의 피크가 나타난다.
제 2d 도에 있어서, 코팅용 에스오지층(25)에 이온주입을 실시하여 에스오지층(26)의 분자간의 결합 상태를 여기상태(excited state)로 들뜨게 한다. 이때 주입이온은 이온화가 가능한 모든 원자를 사용할 수 있으며 에너지량은 100 eV 이상으로 하고 주사량(dose)은 1E01㎝-2농도로 이상으로 하고, 예를 들면주입 이온은 아르곤 이온(Ar+)을 사용하며 약 250 KeV의 에너지와 약 3E15 개의 농도로 실시된다.
제 3b 도는 제 2d 도에서 나타낸 아르곤 이온주입시의 에스오지의 화학적 변화과정을 화학식으로 나타낸 것으로서, 각각의 실리콘 원자들과 결합한 수소원자들은 이온주입으로 인하여 실리콘 원자와의 결합력이 약해지게 되어 수소원자들 사이에 결합하여 수소분자를 형성하려는 경향이 강해지고 수소원자를 잃게되는 실리콘 원자는 그림 우측에 표시된 바와 같이 댕글링(dangling)된 상태로 존재하게 된다. 이때의 상태를 에프티아이알로 분석하면 제 3a 도에서와 마찬가지로 실리콘-산소 결합 피크 좌측에 실리콘-수소 결합 피크가 나타나지만 그 피크의 세기는 상대적으로 작게 나타나기 때문에 실리콘과 수소의 결합이 깨어졌음을 알 수 있다.
제 2e 도에 있어서, 이온주입된 에스오지층의 밀도가 감소하였으므로 이를 강화시키기 위한 덴시피케이션(densification)을 위하여 고온의 어닐링(high temperature annealing)을 약 750 도씨 하에서 가열챔버에서 실시하여 밀도가 높아진 에스오지층(27)을 형성한다. 이때의 어닐링 분위기는 공기, 질소, 산소(O2) 또는 수증기(H2O)로 하며 그 양은 0.1 sccm - 900 sccm 으로 하고 챔버 내부의 압력은 0.01 - 1000 Torr로 한다.
제 3c 도는 제 2e 도에서의 에스오지층에 대한 고온 어닐링과정을 화학식으로 도시한 것으로서, 열큐어링(thermal curing) 과정을 통하여 여기된 상태의 수소원자들이 수소분자를 이루어 에스오지층을 이탈하고 여기에 산소원자들이 치환되어 순수한 실리콘산화막(SiO2)을 이루게 된다. 이때 에프티아이알 분석결과는 실리콘-수소의 결합 피크가 사라졌음을 나타낸다.
제 2f 도와 제 2g 도는 각각, 상기 공정을 통하여 얻어진 순수한 성분의 산화실리콘을 갖는 실리콘산화막(27)에 평탄성 확보를 위한 산화막(28)을 화학기상증착법으로 증착하여 캡핑층(capping layer, 28)을 형성하는 과정과 경우에 따라서 씨엠피(Chemical Mechanical Polishing) 작업을 실시하여 고평탄성을 확보하는 산화막(28)을 형성하는 과정을 나타낸다.
즉 본 발명은 반도체장치에 있어서 이온주입을 통한 에스오지(SOG) 층 형성방법으로 계단형태 사이의 갭매립재로 에이치에스 계열의 무기재료를 사용하여 갭사이 간격이 미소함에 따른 매립(filling)시의 보이드 발생으로 인한 크랙(crack)의 발생을 억제할 수 있으며, 종래의 기술에서의 계단형태 사이의 골(line to line)에 잔류하는 솔벤트를 완전하게 제거하여 형성될 SOG막의 두께에 관계없는 안정된 막질의 형성을 가능하게 하므로써 후속 전세과정에서의 습식식각제에 대한 저항성을 갖게하여 공정의 안정성을 제공하며, 또한 이온주입방법을 채용하므로 두께제어(depth control)가 용이한 잇점이 있다.
Claims (14)
- 반도체기판 상에 에이치에스(HSQ) 계열의 에스오지(SOG)층을 형성하는 과정과,상기 에스오지층에 이온주입을 실시하는 단계와,이온주입된 상기 에스오층을 덴시피케이션(densification)하는 단계로 이루어진반도체장치에 있어서 이온주입을 통한 에스오지(SOG) 층 형성방법.
- 청구항 1에 있어서 상기 에스오지층은 층간절연막으로 사용하는 것이 특징인 반도체장치에 있어서 이온주입을 통한 에스오지(SOG) 층 형성방법.
- 청구항 1에 있어서 상기 에스오지층의 두께는 0.05 - 5 ㎛ 로 형성하는 것이 특징인 반도체장치에 있어서 이온주입을 통한 에스오지(SOG) 층 형성방법.
- 청구항 1에 있어서 상기 이온주입은 이온화가 가능한 모든 원자의 이온을 사용하는 것이 특징인 반도체장치에 있어서 이온주입을 통한 에스오지(SOG) 층 형성방법.
- 청구항 1에 있어서 상기 이온주입은 100 eV 이상으로 하고 주사량은 1E01㎝-2이상으로하여 실시하는 것이 특징인 반도체 장치에 있어서 이온주입을 통한 에스오지층 형성방법.
- 청구항 1에 있어서 상기 덴시피케이션은 챔버내에서 이루어지는 것이 특징인 반도체 장치에 있어서 이온주입을 통한 에스오지층 형성방법.
- 청구항 6에 있어서 상기 챔버내의 압력은 0.01 - 1000 Torr로 하는 것이 특징인 반도체 장치에 있어서 이온주입을 통한 에스오지층 형성방법.
- 청구항 1에 있어서 상기 덴시피케이션은 400 - 1400 도씨에서 실시하는 것이 특징인 반도체장치에 있어서 이온주입을 통한 에스오지층 형성방법.
- 청구항 1에 있어서 상기 덴시피케이션은 공기, 질소, 산소 또는 수증기로 하며 그 량은 0.1 - 900 sccm 으로 하는 것이 특징인 반도체 장치에 있어서 이온주입을 통한 에스오지층 형성방법.
- 소자가 형성된 반도체기판의 요철형태의 표면을 층간절연막으로서 에이치에스(HSQ) 계열의 에스오지(SOG)층으로 코팅하는 단계와,상기 에스오지층에 이온주입을 이온화가 가능한 원자의 이온을 사용하여 실시하는 단계와,이온주입된 상기 에스오지층을 챔버내에서 어닐링하여 덴시피케이션(densification)하는 단계와,어닐링된 상기 에스지오층에 평탄성 확보를 위한 캡핑층(capping layer)를 형성하는 단계로 이루어진 반도체장치에 있어서 이온주입을 통한 에스오지(SOG)층 형성방법.
- 청구항 10에 있어서 상기 에스오지층의 두께는 0.05 - 5 ㎛ 로 형성하는 것이 특징인 반도체장치에 있어서 이온주입을 통한 에스오지(SOG) 층 형성방법.
- 청구항 10에 있어서 상기 이온주입은 아르곤 원자의 이온을 사용하는 것이 특징인 반도체장치에 있어서 이온주입을 통한 에스오지(SOG) 층 형성방법.
- 청구항 10에 있어서 상기 어닐링은 상기 챔버 내부의 온도를 400 - 1400 도씨와 0.01 - 1000 Torr.의 압력과 질소와 산소 또는 수증기의 분위기에서 실시하는 것이 특징인 반도체 장치에 있어서 이온주입을 통한 에스오지층 형성방법.
- 청구항 10에 있어서 상기 캡핑층은 화학기상증착법으로 실리콘산화막을 형성하는 것이 특징인 반도체장치에 있어서 이온주입을 통한 에스오지층 형성방법.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970074106A KR100248159B1 (ko) | 1997-12-26 | 1997-12-26 | 반도체장치에 있어서 이온주입을 통한 에스오지층형성방법 |
| TW087110367A TW434809B (en) | 1997-12-26 | 1998-06-26 | Method for forming an insulating layer in semiconductor device |
| JP10367025A JPH11274152A (ja) | 1997-12-26 | 1998-12-24 | 半導体装置のｓｏｇ層形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970074106A KR100248159B1 (ko) | 1997-12-26 | 1997-12-26 | 반도체장치에 있어서 이온주입을 통한 에스오지층형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990054301A KR19990054301A (ko) | 1999-07-15 |
| KR100248159B1 true KR100248159B1 (ko) | 2000-03-15 |
Family
ID=19528667
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970074106A KR100248159B1 (ko) | 1997-12-26 | 1997-12-26 | 반도체장치에 있어서 이온주입을 통한 에스오지층형성방법 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JPH11274152A (ko) |
| KR (1) | KR100248159B1 (ko) |
| TW (1) | TW434809B (ko) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4649262B2 (ja) * | 2005-04-19 | 2011-03-09 | 株式会社東芝 | 磁気記録媒体の製造方法 |
| KR100780617B1 (ko) * | 2006-06-29 | 2007-11-29 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
| CN115662903B (zh) * | 2022-11-14 | 2023-05-26 | 合肥晶合集成电路股份有限公司 | 半导体器件的制作方法以及半导体器件 |
-
1997
- 1997-12-26 KR KR1019970074106A patent/KR100248159B1/ko not_active IP Right Cessation
-
1998
- 1998-06-26 TW TW087110367A patent/TW434809B/zh not_active IP Right Cessation
- 1998-12-24 JP JP10367025A patent/JPH11274152A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11274152A (ja) | 1999-10-08 |
| TW434809B (en) | 2001-05-16 |
| KR19990054301A (ko) | 1999-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7479440B2 (en) | Method of forming an isolation structure that includes forming a silicon layer at a base of the recess | |
| US7071107B2 (en) | Method for manufacturing a semiconductor device | |
| US6348407B1 (en) | Method to improve adhesion of organic dielectrics in dual damascene interconnects | |
| US5461254A (en) | Method and resulting device for field inversion free multiple layer metallurgy VLSI processing | |
| US5503882A (en) | Method for planarizing an integrated circuit topography | |
| US9029237B2 (en) | Semiconductor device and method of manufacturing the same | |
| US6479407B2 (en) | Semiconductor device and process for producing the same | |
| KR0151051B1 (ko) | 반도체장치의 절연막 형성방법 | |
| US5334554A (en) | Nitrogen plasma treatment to prevent field device leakage in VLSI processing | |
| US6194304B1 (en) | Semiconductor device and method of fabricating the same | |
| US5254497A (en) | Method of eliminating degradation of a multilayer metallurgy/insulator structure of a VLSI integrated circuit | |
| KR100436495B1 (ko) | 스핀온글래스 조성물을 이용한 반도체 장치의 산화실리콘막 형성방법 및 이를 이용한 반도체 장치의 소자분리 방법 | |
| US6140024A (en) | Remote plasma nitridation for contact etch stop | |
| KR20050011079A (ko) | 스핀온글래스에 의한 산화실리콘막의 형성방법 | |
| JP3250518B2 (ja) | 半導体装置及びその製造方法 | |
| US20040169005A1 (en) | Methods for forming a thin film on an integrated circuit including soft baking a silicon glass film | |
| US5723380A (en) | Method of approach to improve metal lithography and via-plug integration | |
| KR100248159B1 (ko) | 반도체장치에 있어서 이온주입을 통한 에스오지층형성방법 | |
| KR100611115B1 (ko) | 스핀온글래스 조성물 및 이를 이용한 실리콘 산화막형성방법 | |
| EP1037271A2 (en) | Method for forming an interlayer insulating film, and semiconductor device | |
| JP2001118928A (ja) | 集積回路の製造方法 | |
| JPH11150179A (ja) | 溝分離型半導体装置の製造方法 | |
| KR100667423B1 (ko) | 반도체장치의 제조방법 | |
| KR20000044890A (ko) | 반도체 소자의 플로우-필 박막을 이용한 층간 절연막형성 방법 | |
| US6887767B2 (en) | Method for manufacturing semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20081125 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |