KR0155877B1 - 다층 회로기판 및 그 제조방법 - Google Patents

다층 회로기판 및 그 제조방법 Download PDF

Info

Publication number
KR0155877B1
KR0155877B1 KR1019950029688A KR19950029688A KR0155877B1 KR 0155877 B1 KR0155877 B1 KR 0155877B1 KR 1019950029688 A KR1019950029688 A KR 1019950029688A KR 19950029688 A KR19950029688 A KR 19950029688A KR 0155877 B1 KR0155877 B1 KR 0155877B1
Authority
KR
South Korea
Prior art keywords
insulating material
circuit board
substrate
conductive ink
photosensitive insulating
Prior art date
Application number
KR1019950029688A
Other languages
English (en)
Other versions
KR970019795A (ko
Inventor
류재철
Original Assignee
이대원
삼성항공산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이대원, 삼성항공산업주식회사 filed Critical 이대원
Priority to KR1019950029688A priority Critical patent/KR0155877B1/ko
Priority to JP25779996A priority patent/JP3765627B2/ja
Priority to TW85110973A priority patent/TW304323B/zh
Priority to DE1996136735 priority patent/DE19636735B4/de
Priority to US08/712,117 priority patent/US5747222A/en
Priority to CN96113395A priority patent/CN1107336C/zh
Publication of KR970019795A publication Critical patent/KR970019795A/ko
Application granted granted Critical
Publication of KR0155877B1 publication Critical patent/KR0155877B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1258—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by using a substrate provided with a shape pattern, e.g. grooves, banks, resist pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4664—Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H05K1/095—Dispersed materials, e.g. conductive pastes or inks for polymer thick films, i.e. having a permanent organic polymeric binder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0568—Resist used for applying paste, ink or powder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0023—Etching of the substrate by chemical or physical means by exposure and development of a photosensitive insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/107—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/386—Improvement of the adhesion between the insulating substrate and the metal by the use of an organic polymeric bonding layer, e.g. adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/44—Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits
    • H05K3/445—Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits having insulated holes or insulated via connections through the metal core
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/465—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer having channels for the next circuit layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern

Abstract

다층 회로기판 및 그 제조방법이 개시되어 있다.
이 다층 회로기판은 기판(10)과, 이 기판(10)상에 도포되고 소정 패턴을 가지는 포토마스크를 위치시켜 형성된 소정 패턴의 여백(22)를 가지는 감광성 절연물질(20)과, 이 감광성 절연물질(20)의 여백(22) 내부에 주입 및 경화되어 형성된 전도성 잉크(30)를 구비하고, 상기 전도성 잉크(30)가 여백(22) 내부에 주입된 감광성 절연물질(20)이 다수 적층되고, 그 상부에 금속박막(40)을 구비하여 부품 장착 부위가 평평하도록 된 것을 특징으로 한다. 또한, 그 제조방법은 기판상에 감광성 절연물질(20)을 도포하고, 소정 패턴을 가지는 포토마스크를 위치시키고, 노광 및 현상을 통하여 감광성 절연물질(20)에 소정 형상의 여백(22)을 마련하고, 이 여백(22)에 전도성 잉크(30)를 프린트한후 경화시켜 단층의 기판을 완성하고, 이 상부에 다른 감광성 절연물질(20)을 도포, 패턴형성 및 전도성 잉크(30) 프린트 공정을 반복 수행한후, 한층의 소정 패턴이 형성된 금속박막(40)을 형성하여 다층회로기판을 제조하는 방법이다.

Description

다층 회로기판 및 그 제조방법
제1도는 본 발명에 따른 다층 회로기판을 나타낸 측단면도.
제2도는 본 발명에 따른 다층 회로기판 제조방법의 일 실시예를 나타낸 공정도.
제3도는 본 발명에 따른 다층 회로기판 제조방법의 다른 실시예를 나타낸 공정도.
* 도면의 주요부분에 대한 부호의 설명
10 : 기판 12, 12' : 절연물질
20, 20' : 감광성 절연물질 22 : 여백
30, 30' : 전도성잉크 40 : 금속박막
50 : 관통공
본 발명은 다층 회로기판 및 그 제조방법에 관한 것으로, 상세하게는 전도성 이크를 이용한 실크 스크린 프린팅 법과 에칭법을 이용하여 제조한 다층 회로기판 및 그 제조방법에 관한 것이다.
반도체 패키지용 기판으로 단층 및 다층의 기판이 널리 사용되고 있다. 특히, 고집적화에 따른 추세에 맞추어 소형의 기판에 다수의 소자를 집적하 수 있는 다층 회로기판에 관한 연구가 활발히 진행중에 있다.
종래의 다층 회로기판은 각층마다 식각방법으로 제작하기 때문에 조립공수가 많이들고, 식각액과 같은 환경폐수가 많이 산출되며, 고신뢰성이 요구되는 소재의 선택으로 인하여 제작비용이 증가되는 단점이 있다.
이와 같은 점들을 고려하여 본 출원인은 출원번호 제95-17603호를 통하여 '회로기판 및 그 제조방법'에 관하여 개시한 바가 있다.
이 게시판 '회로기판 및 그 제조방법'은 식각에 의한 회로기판의 제작과는 달리 전도성 잉크를 프린팅하여 제조함으로 조립공수의 단순화 및 비용절감 그리고, 환경폐수를 줄일 수 있다. 그러나, 프린팅법으로 전도성 잉크를 소정 패턴에 따라 도포함으로 전도성 잉크의 점성에 의해 라운드가 발생되고, 입자의 크기에 따른 요철이 발생되므로 평평성이 미확보되어 와이어 본딩하기에 부적합하였다.
따라서, 본 발명은 언급한 바와 같은 점들을 감안하여 안출된 것으로, 다층 회로기판의 제조 공정을 단순화하여 조립공수의 절감 및 제조경비를 절감할 수 있고, 본딩부가 평평하게 된 다층 회로기판 및 그 제조방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위하여 본 발명에 따른 다층 회로기판은, 기판과, 이 기판상 다층으로 적층되고 소정 패턴을 가지는 포토마스크를 위치시켜 형성된 소정 패턴의 여백을 가지는 감광성 절연물질과, 상기 여백 내부에 주입 및 경화되어 형성된 전도성 잉크와, 상기 감광성 절연물질의 최상부에 접착성 절연물질에 의해 부착되고 식각에 의해 소정 패턴이 형성된 금속박막이 구비되고, 상기 기판과, 절연물질과, 금속박막을 관통하며 그 내부에는 전도성 잉크가 내재된 관통공이 형성된 것을 특징으로 한다.
상기 목적을 달성하기 위하여 본 발명에 따른 다층 회로기판 제조방법은, 기판을 준비하는 제1단계: 이 상부에 감광성 절연물질을 도포하는 제2단계: 상기 감광성 절연물질의 상부에 소정 패턴이 형성된 포토마스크를 위치시킨후 상기 감광성 절연물질에 상기 포토마스크의 패턴이 형성되도록 노광하는 제3단계: 상기 패턴이 형성된 감광성 절연물질을 현상하는 감광된 부분을 제거하여 여백을 형성하는 제4단계: 제거된 여백에 전기 전도성 잉크를 도포하는 제5단계:를 통하여 한층의 회로기판을 형성하고, 상기 한층의 회로기판상에 상기 제2단계에서 제5단계의 공정 단계를 순서대로 반복하여 복수층의 회로기판을 제조하고, 그 상부에 접착성 절연물질을 도포한후 금속박막을 열압착하여 부착하는 제6단계; 상기 기판, 다층의 회로기판 및 금속박막을 관통하며, 내부에 전도성 잉크가 주입된 관통공을 형성하는 제7단계;의 공정을 포함하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 실시예를 상세히 설명한다.
제1도는 본 발명에 따른 다층 회로기판의 실시예를 나타낸 단면도이다.
다층 회로기판은 기판(10)과, 이 기판(10) 상에 도포되고 소정 패턴을 가지는 포토마스크를 위치시켜 형성된 소정 패턴의 여백을 가지는 다수의 감광성 절연물질(20)과, 이 감광성 절연물질(20) 각각의 여백(22) 내부에 주입 및 경화되어 형성된 전도성 잉크(30)와, 상기 감광성 절연물질(20)의 최상부에 접착성 절연물질(미도시)에 의해 부착되고 식각에 의해 소정 패턴이 형성된 금속박막(40)을 구비한다.
상기 기판(10)은 전기 주조법에 사용되는 기판이 금속기판으로 한정되는 것과는 달리 전도성 여부와 무관하게 금속, 세라믹, 절연물질등 다양하게 사용할 수 있다. 특히, 상기 기판(10)으로 얼로이 42, 구리 얼로이 등의 금속물질을 사용하는 경우, 열 안정성 및 열 방출성등 다층 기판에서 문제시 되었던 신뢰성 문제를 해결할 수 있으며, 여러 종류의 금속소재를 다양하게 선택할 수 있으므로 비용절감의 효과를 얻을 수 있다. 상기 기판(10)으로 금속물질 등이 전도체를 채용한 경우 그 주변에 절연물질(12)을 도포하는 것이 바람직하다.
상기 감광성 절연물질(20)은 후술하는 전도성 잉크(30)가 프린팅 될 때 전도성 잉크(30)들 사이를 절연시킬 수 있도록 된 포토레지스터층이다. 상기 전도성 잉크(30)는 미세 금속분말과, 중합반응물질과, 용매로 구성되어 있으며, 프린팅 공정후 여백(22)사이에서 경화될 수 있도록 한차례 또는 수차례 가열 경화시킨다. 이 전도성 잉크(30)는 미합중국 토라나가(Toranaga)사에서 개발된 오멧(Ormet)2005등을 이용할 수 있다.
상기 다수의 감광성 절연물질(20) 상호간의 전기전달을 위하여 도시한 바와 같이 노광에 의해 형성된 여백(22)을 관통하도록 형성한다.
상기 금속박막(40)은 칩 등의 부품이 탑재되는 다층회로기판의 최상부에 구리(Gu) 등의 금속을 접착한 후 소정 패턴을 형성하였다. 이 금속박막(40)은 널리 알려진 통상이 에칭방법을 따라 형성되며, 이 금속박막(40)은 정형화된 박막으로 평평성에 대한 신뢰성이 뛰어나다.
따라서, 전도성 잉크(30)를 프린팅하여 다층회로기판의 구조를 단순화 시킬 수 있고, 전도성 잉크(30)에 의한 회로기판의 평평성 미확보 문제를 금속박막을 적층함으로써 보완한 매우 유용한 발명이다.
제2도는 본 발명에 따른 다층 회로기판 제조방법의 일 실시예를 나타낸 도면이다.
제1단계는 금속, 세라믹, 절연물질 등의 소재로 된 기판(10)을 준비한다. 특히, 금속기판을 예를 들면, 얼로이 42, 구리 얼로이 등을 소재로 준비하는 경우 열 안정성 및 열 방출성이 뛰어나 다층 기판의 제조시 문제시 되었던 신뢰성 문제를 극복할 수 있다.
금속기판 등의 전도체를 기판(10)으로 준비하는 경우, 전체를 감싸도록 소정 두께의 절연물질(12)을 도포하는 것이 바람직하다. 또한, 후술하는 관통공에 전도성 잉크(30)를 주입시 이 전도성 잉크(30)와 상기 금속기판(10)과 도통되는 것을 방지하도록 상기 관통공 내벽에 상기 전도성 잉크(30)를 감싸도록 절연물질(12')을 도포하는 것이 바람직하다.
제2단계는 준비된 기판(10)의 상부에 감광성 절연물질(20)을 도포한다. 상기 감광성 절연물질(20)은 후술하는 전도성 잉크(30)가 프린팅 될 때 전도성 잉크(30)들 사이를 절연시킬 수 있도록 글래스 온도(Tg)가 200℃ 이상의 소재로 된 포토레지스터층이다.
제3단계는 상기 감광성 절연물질(20)의 상부에 소정 패턴이 형성된 포토마스크를 위치시킨후 상기 감광성 절연물질(20)에 상기 포토마스크의 패턴이 형성되도록 노광한다. 상기 포토마스크(24)는 형성된 패턴에 따라 외부에서 조사되는 광 예를 들면 자외선 광을 투과 하거나 흡수한다. 상기 광이 투과하는 포토마스크(24) 하부의 감광성 절연물질(20)은 감광되고, 광이 투과하지 못하는 포토마스크(24) 하부의 감광성 절연물질(20)은 최초의 상태를 유지하여 감광성 절연물질(20)에 패턴이 형성된다.
제4단계의 공정은 현상공정으로 포토마스크(24)와, 감광성 절연물질(20)의 감광된 부분을 제거하여 여백(22)을 마련한다.
제5단계는 제4단계에서 마련된 여백(22)에 전도성 잉크(30)를 프린팅하는 공정을 수행한다. 이상과 같이 제1단계에서 제5단계의 공정을 통하여 단층의 회로기판을 제조할 수 있으며, 이와 같이 형성된 단층의 회로기판 상부에 제2단계에서 제5단계의 공정을 반복하여 복수층의 회로기판을 형성할 수 있다.
즉, 다층인쇄회로기판을 제조하기 위하여 상기 단층의 회로기판에 전기적으로 절연되도록 감광성 절연물질(20')을 도포하고, 도포된 감광성 절연물질(20')의 상부에 소정 패턴이 형성된 포토마스크를 위치시킨후 노광 및 현상을 통하여 여백을 형성하며, 이 여백에 전도성 잉크(30')를 프린트하여 이층의 인쇄회로 기판을 설계한다. 이와 같이 제2단계에서 제5단계의 공정을 반복하여 층수의 다층 회로기판(100)을 제조할 수 있다.
제6단계는 다층의 회로기판(100) 상부에 접착성 절연물질을 도포한 후 구리(Cu)박막 등의 금속박막(40)을 열압착하여 부착하고, 상기 금속박막(40)에 소정 패턴이 형성되도록 식각한다. 상기 금속박막(40)은 회로기판에 널리 쓰이는 부재로 그 평평성이 뛰어나 칩 등의 부품 장착이 용이하다.
제7단계는 상기 기판(10), 다층의 회로기판(100) 및 금속박막(40)을 관통하며, 내부에 전도성 잉크(30)가 주입된 관통공(50)을 형성하는 단계이다. 이 단계를 통하여 절연물질을 경계로 패턴을 형성하는 전도성 잉크(30)와 패턴이 형성된 금속박막이 상호 전기적으로 연결된다. 이때 상기 기판(10)이 금속기판인 경우 기판에 형성된 관통공(50) 내부에 절연물질(12')을 주입하여 금속기판과 전기적으로 단락시키는 것이 바람직하다.
또한, 제3도는 본 발명에 따른 다층 회로기판 제조방법의 다른 실시예를 나타낸 도면으로, 제2도를 통하여 언급한 공정단계중 제2단계에서 제5단계의 작업 공정을 반복시 상기 다층 구조의 감광성 절연물질(20)중 일부층의 감광성 절연물질(20)에는 여백(22)을 마련하지 않고 이 감광성 절연물질(24)을 단순한 절연층으로 활용한 예이다.
이와 같이 감광성 절연물질(24)을 단순 절연층으로 활용하는 경우일 실시예에서 언급한 제3단계와 제4단계의 공정을 생략하고, 상기 제7단계의 공정을 통하여 각 층간에 전기적으로 도통되도록 관통공(50)을 형성하여 기판(10)과 각 다층의 기판(100) 및 금속박막(40) 사이의 전기전달이 용이하도록 할 수 있다.
언급한 바와 같은 방법을 통하여 다층 회로 기판을 제조함으로써 조립공수를 단순화 할 수 있고, 전도성 잉크 만을 사용시 야기될 수 있는 부품 장착 부위 및 와이어 본딩 부위의 평평성 미확보 문제를 해결할 수 있다. 또한, 다층 회로기판 제조방법을 화학적 처리공정을 대폭축소함으로써 원가를 절감할 수 있고, 제조단계를 간략화하여 조립공수를 향상시킬 수 있는 매우 유용한 발명이다.

Claims (10)

  1. 기판과, 이 기판상 다층으로 적층되고 소정 패턴을 가지는 포토마스크를 위치시켜 형성된 소정 패턴의 여백을 가지는 감광성 절연물질과, 상기 여백 내부에 주입 및 경화되어 형성된 전도성 잉크(30)와, 상기 감광성 절연물질의 최상부에 접착성 절연물질에 의해 부착되고 식각에 의해 소정 패턴이 형성된 금속박막이 구비되고, 상기 기판과, 절연물질과, 금속박막을 관통하며 그 내부에 전도성 잉크가 내재된 관통공이 형성된 것을 특징으로 하는 다층 회로기판.
  2. 제1항에 있어서, 상기 전도성 잉크는 전기전달 및 프린트 된후 쉽게 경화될 수 있도록 미세 금속분말과, 중합 반응물질과, 용매를 포함하는 것을 특징으로 하는 다층 회로기판.
  3. 제1항에 있어서, 상기 기판은 얼로이 42, 구리 얼로이 등의 금속 및/또는 세라믹 소재로 된 것을 특징으로 하는 다층 회로기판.
  4. 제3항에 있어서, 상기 기판이 금속으로 된 경우 이 기판을 감싸도록 절연물질이 도포된 것을 특징으로 하는 다층 회로기판.
  5. 제1항에 있어서, 상기 금속박막은 구리(Cu) 박막 인 것을 특징으로 하는 다층 회로기판.
  6. 기판을 준비하는 제1단계; 이 상부에 감광성 절연물질을 도포하는 제2단계; 상기 감광성 절연물질의 상부에 소정 패턴이 형성된 포토마스크를 위치시킨후 상기 감광성 절연물질에 상기 포토마스크의 패턴이 형성되도록 노광하는 제3단계; 상기 패턴이 형성된 감광성 절연물질을 현상하여 감광된 부분을 제거하여 여백을 형성하는 제4단계; 제거된 여백에 전기 전도성 잉크를 도포하는 제5단계;를 통하여 한층의 회로기판을 형성하고, 상기 한층의 회로기판상에 상기 제2단계에서 제5단계의 공정 단계를 순서대로 반복하여 복수층의 회로기판을 제조하고, 그 상부에 접착성 절연물질을 도포한후 금속박막을 열압착하여 부착하고, 소정 패턴이 형성되도록 식각하는 제6단계; 상기 기판, 다층의 회로기판 및 금속박막을 관통하며, 내부에 전도성 잉크가 주입된 관통공을 형성하는 제7단계;의 공정을 포함하는 것을 특징으로 하는 다층 회로기판 제조방법.
  7. 제6항에 있어서, 상기 전도성 잉크는 도포시 액체 상태를 유지하고, 가열에 의해 경화되도록 미세 금속분말, 중합 반응물질 및 용매를 포함하는 것을 특징으로 하는 다층 회로기판 제조방법.
  8. 제6항에 있어서, 상기 적층된 다층의 감광성 절연물질중 일부층의 절연물질에 대하여 제3단계 및 제4단계의 공정을 생략하고, 제7단계의 공정을 통하여 각 층이 전기적으로 관통되도록 형성된 것을 특징으로 하는 다층 회로기판 제조방법.
  9. 제6항에 있어서, 상기 기판은 구리 얼로이, 얼로이 42 등의 금속, 세라믹 또는 절연물질로 이루어진 것을 특징으로 하는 다층 회로기판 제조방법.
  10. 제9항에 있어서, 상기 기판이 금속소재 등의 전도성물질로 이루어진 경우 제1단계와 제2단계 공정 사이에 상기 기판을 감싸도록 절연물질을 도포하는 단계를 더 포함하는 것을 특징으로 하는 다층 회로기판 제조방법.
KR1019950029688A 1995-09-12 1995-09-12 다층 회로기판 및 그 제조방법 KR0155877B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1019950029688A KR0155877B1 (ko) 1995-09-12 1995-09-12 다층 회로기판 및 그 제조방법
JP25779996A JP3765627B2 (ja) 1995-09-12 1996-09-06 多層回路基板及びその製造方法
TW85110973A TW304323B (ko) 1995-09-12 1996-09-07
DE1996136735 DE19636735B4 (de) 1995-09-12 1996-09-10 Mehrschichtiges Schaltungssubstrat und Verfahren zu seiner Herstellung
US08/712,117 US5747222A (en) 1995-09-12 1996-09-11 Multi-layered circuit substrate and manufacturing method thereof
CN96113395A CN1107336C (zh) 1995-09-12 1996-09-12 多层电路基片及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950029688A KR0155877B1 (ko) 1995-09-12 1995-09-12 다층 회로기판 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR970019795A KR970019795A (ko) 1997-04-30
KR0155877B1 true KR0155877B1 (ko) 1998-12-15

Family

ID=19426526

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950029688A KR0155877B1 (ko) 1995-09-12 1995-09-12 다층 회로기판 및 그 제조방법

Country Status (6)

Country Link
US (1) US5747222A (ko)
JP (1) JP3765627B2 (ko)
KR (1) KR0155877B1 (ko)
CN (1) CN1107336C (ko)
DE (1) DE19636735B4 (ko)
TW (1) TW304323B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100511085B1 (ko) * 2001-08-10 2005-08-30 (주)알티즌하이텍 인쇄 형판 제작 시스템 및 그 제조방법

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2836616B2 (ja) * 1997-03-05 1998-12-14 日本電気株式会社 導体配線パターンの形成方法
US6021050A (en) * 1998-12-02 2000-02-01 Bourns, Inc. Printed circuit boards with integrated passive components and method for making same
US6407341B1 (en) 2000-04-25 2002-06-18 International Business Machines Corporation Conductive substructures of a multilayered laminate
US6518516B2 (en) 2000-04-25 2003-02-11 International Business Machines Corporation Multilayered laminate
DE60134644D1 (de) * 2000-06-30 2008-08-14 Du Pont Verfahren zur bildung von dickfilmschaltungsmustern
US20060159838A1 (en) * 2005-01-14 2006-07-20 Cabot Corporation Controlling ink migration during the formation of printable electronic features
US20030108664A1 (en) * 2001-10-05 2003-06-12 Kodas Toivo T. Methods and compositions for the formation of recessed electrical features on a substrate
KR100483609B1 (ko) * 2002-07-27 2005-04-15 삼성전기주식회사 노이즈 차폐형 적층 기판의 제조방법
GB0324561D0 (en) * 2003-10-22 2003-11-26 Koninkl Philips Electronics Nv A method of producing a conductive layer on a substrate
CN1744293B (zh) * 2004-09-03 2011-06-08 台湾薄膜电晶体液晶显示器产业协会 薄膜晶体管的制作方法
US20070190298A1 (en) * 2005-01-14 2007-08-16 Cabot Corporation Security features, their use and processes for making them
US8334464B2 (en) 2005-01-14 2012-12-18 Cabot Corporation Optimized multi-layer printing of electronics and displays
US8383014B2 (en) 2010-06-15 2013-02-26 Cabot Corporation Metal nanoparticle compositions
US7575621B2 (en) * 2005-01-14 2009-08-18 Cabot Corporation Separation of metal nanoparticles
WO2006076609A2 (en) 2005-01-14 2006-07-20 Cabot Corporation Printable electronic features on non-uniform substrate and processes for making same
US7824466B2 (en) 2005-01-14 2010-11-02 Cabot Corporation Production of metal nanoparticles
US20060158497A1 (en) * 2005-01-14 2006-07-20 Karel Vanheusden Ink-jet printing of compositionally non-uniform features
WO2006076603A2 (en) * 2005-01-14 2006-07-20 Cabot Corporation Printable electrical conductors
US7662663B2 (en) * 2007-03-28 2010-02-16 Eastman Kodak Company OLED patterning method
US7674712B2 (en) * 2007-10-22 2010-03-09 Cok Ronald S Patterning method for light-emitting devices
JP2011529416A (ja) * 2008-06-10 2011-12-08 ジョンソン コントロールズ テクノロジー カンパニー 装飾インモールドフィルム上の容量性スイッチセンサ
US8716867B2 (en) 2010-05-12 2014-05-06 Taiwan Semiconductor Manufacturing Company, Ltd. Forming interconnect structures using pre-ink-printed sheets
CN102097300B (zh) * 2010-11-10 2013-03-20 日月光半导体制造股份有限公司 半导体基板的制造方法及半导体结构的制造方法
CN102625603A (zh) * 2011-01-13 2012-08-01 讯忆科技股份有限公司 多层电路板的线路层增层方法及其结构
KR102251775B1 (ko) * 2014-07-18 2021-05-12 삼성전자주식회사 전극 구조체 및 이를 사용하는 접촉 감지 센서
CN110739267A (zh) * 2019-09-12 2020-01-31 西北工业大学 基于印刷与光刻结合方式的高精度柔性微电路加工方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4221925A (en) * 1978-09-18 1980-09-09 Western Electric Company, Incorporated Printed circuit board
US4665468A (en) * 1984-07-10 1987-05-12 Nec Corporation Module having a ceramic multi-layer substrate and a multi-layer circuit thereupon, and process for manufacturing the same
US5376403A (en) * 1990-02-09 1994-12-27 Capote; Miguel A. Electrically conductive compositions and methods for the preparation and use thereof
JPH0828580B2 (ja) * 1993-04-21 1996-03-21 日本電気株式会社 配線基板構造及びその製造方法
TW349320B (en) * 1993-12-09 1999-01-01 Methode Electronics Inc Printed plastic circuits and contracts and method for making same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100511085B1 (ko) * 2001-08-10 2005-08-30 (주)알티즌하이텍 인쇄 형판 제작 시스템 및 그 제조방법

Also Published As

Publication number Publication date
JPH09130051A (ja) 1997-05-16
TW304323B (ko) 1997-05-01
CN1107336C (zh) 2003-04-30
DE19636735A1 (de) 1997-03-13
KR970019795A (ko) 1997-04-30
JP3765627B2 (ja) 2006-04-12
CN1155158A (zh) 1997-07-23
DE19636735B4 (de) 2005-12-29
US5747222A (en) 1998-05-05

Similar Documents

Publication Publication Date Title
KR0155877B1 (ko) 다층 회로기판 및 그 제조방법
CN100562995C (zh) 层叠封装的底部衬底及其制造方法
KR100295732B1 (ko) 인쇄배선기판홀충진방법
EP1329949A2 (en) Semiconductor device and method of manufacturing semiconductor device
JPS63258055A (ja) 電子回路装置およびその製造方法
US20080062657A1 (en) Multi-layed printed circuit board having integrated circuit embedded therein
US20040187297A1 (en) Method of fabricating a polymer resistor in an interconnection via
JP2008159973A (ja) 電子部品モジュールおよびこれを内蔵した部品内蔵回路基板
EP0147566B1 (en) Method of forming contacts for flexible module carriers
US11882648B2 (en) Dielectric layer for component carrier with varying material properties
US6225028B1 (en) Method of making an enhanced organic chip carrier package
KR100209263B1 (ko) 칩 캐리어 및 이 제조방법과 이 칩 캐리어를 이용한 반도체 부품
JPH0653350A (ja) 多層回路基板及びその製造方法とそれを用いた電子回路モジュール並びに電子回路装置
KR19980084566A (ko) 다층 인쇄회로기판 및 그 제조방법
JPH09312472A (ja) 多層配線基板及びその製造方法
KR0151065B1 (ko) 회로기판 및 그 제조방법
KR100250136B1 (ko) 다층회로기판 및 그 제조방법
US6074728A (en) Multi-layered circuit substrate
JP3956408B2 (ja) 多層配線板の製造方法
JP2005026470A (ja) 部品内蔵モジュールおよびその製造方法
KR101609268B1 (ko) 임베디드 기판 및 임베디드 기판의 제조 방법
KR101051590B1 (ko) 세라믹 기판 및 그 제조방법
KR20030047382A (ko) 레이저를 이용한 인쇄회로기판의 회로형성방법
JPH06152104A (ja) セラミック回路基板の製造方法
JPH0537128A (ja) 配線基板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110711

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee