JPH09130051A - 多層回路基板及びその製造方法 - Google Patents

多層回路基板及びその製造方法

Info

Publication number
JPH09130051A
JPH09130051A JP25779996A JP25779996A JPH09130051A JP H09130051 A JPH09130051 A JP H09130051A JP 25779996 A JP25779996 A JP 25779996A JP 25779996 A JP25779996 A JP 25779996A JP H09130051 A JPH09130051 A JP H09130051A
Authority
JP
Japan
Prior art keywords
circuit board
multilayer circuit
substrate
layer
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP25779996A
Other languages
English (en)
Other versions
JP3765627B2 (ja
Inventor
Zaitetsu Ryu
在▲てつ▼ 柳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SANSEI KOKU SANGYO KK
Hanwha Aerospace Co Ltd
Original Assignee
SANSEI KOKU SANGYO KK
Samsung Aerospace Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SANSEI KOKU SANGYO KK, Samsung Aerospace Industries Ltd filed Critical SANSEI KOKU SANGYO KK
Publication of JPH09130051A publication Critical patent/JPH09130051A/ja
Application granted granted Critical
Publication of JP3765627B2 publication Critical patent/JP3765627B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1258—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by using a substrate provided with a shape pattern, e.g. grooves, banks, resist pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4664—Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H05K1/095—Dispersed materials, e.g. conductive pastes or inks for polymer thick films, i.e. having a permanent organic polymeric binder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0568—Resist used for applying paste, ink or powder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0023—Etching of the substrate by chemical or physical means by exposure and development of a photosensitive insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/107—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/386—Improvement of the adhesion between the insulating substrate and the metal by the use of an organic polymeric bonding layer, e.g. adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/44—Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits
    • H05K3/445—Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits having insulated holes or insulated via connections through the metal core
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/465—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer having channels for the next circuit layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Inks, Pencil-Leads, Or Crayons (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

(57)【要約】 【課題】 導電性インキを用いて形成されており、か
つワイヤボンディングが容易な多層回路基板及びその製
造方法を提供する。 【解決手段】 本発明の多層回路基板は、感光性絶縁
層を用いてパターニングされたパターン空間に導電性イ
ンキをプリントすることにより導電層を形成する工程を
反復して、導電層の積層した複数層を形成し、その最上
部に塗布された接着性絶縁層に金属薄膜を熱圧着して取
り付け、これをエッチングしてパターニングし、一方、
パターニングされた金属薄膜と各伝導層とを電気的に接
続するために内部に導電性物質を仕込んだ貫通孔を形成
することによって製造される。金属薄膜は、導電性イン
キそのものと異なり高い平坦性を確保できるため、ワイ
ヤボンディングが容易になる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は多層回路基板及びそ
の製造方法に係り、より詳細には導電性インキ及び金属
薄膜を用いて多層回路基板を製造する方法及びその方法
により製造された多層回路基板に関する。
【０００２】
【従来の技術】半導体パッケージ用の回路基板として
は、単層及び多層の回路基板が広く用いられている。特
に、高集積化に伴い小型基板に多数の素子を集積するこ
とのできる多層回路基板に関する研究が活発に行われつ
つある。
【０００３】従来の多層回路基板は、各層をエッチング
により製作したのち、これを積層することにより製造さ
れており、その製造過程は複雑であった。そして、用い
られる素材もエッチング可能な材質に限られていた。
【０００４】かかる問題点を解決するため、エッチング
により回路基板を製作せず、導電性インキを基板上にプ
リントすることにより回路基板を製作する方法が本出願
人により提案されたことがある。
【０００５】しかしながら、このようなプリント処理に
より多層回路基板を製作する方法において、基板上に塗
布された導電性インキ層の形状は、その粘性により円形
になりやすい。また、導電性インキ層はインキの粒径に
応じて凹凸が生じるため、平坦性を保証することができ
ず、これにより、その表面にワイヤボンディングしにく
いという短所がある。
【０００６】
【発明が解決しようとする課題】従って、本発明は前記
短所を解決するために案出されたものであって、ワイヤ
ボンディングを容易にするように導電性インキ及び金属
薄膜を用いた多層回路基板及びその製造方法を提供する
にその目的がある。
【０００７】
【課題を解決するための手段】前記目的を達成するため
に、本発明に基づき、基板の表面に感光性絶縁層を塗布
する段階と、前記感光性絶縁層を露光して現像し、所定
のパターンの感光性絶縁層及びパターン空間を形成する
段階と、前記パターン空間に導電性インキをプリントし
て導電層を形成する段階と、前記段階を繰り返して前記
パターン空間を有する所定のパターンの感光性絶縁層及
び前記パターン空間に形成された導電層を積層して複数
層を形成させる段階と、前記複数層のうち最上層に接着
性絶縁層を塗布し、その絶縁層上に金属薄膜を熱圧着し
て取り付けた後、前記金属薄膜をエッチングして所定の
パターンの金属薄膜を形成する段階と、前記導電層と前
記所定のパターンの金属薄膜とを電気的に接続させるた
めに、前記基板、前記導電層、前記所定のパターンの感
光性絶縁層及び前記所定のパターンの金属薄膜を貫通
し、内部に導電物質の仕込まれた貫通孔を形成する段階
とを含むことを特徴とする多層回路基板の製造方法が提
供される。
【０００８】また、本発明に基づき、基板と、所定のパ
ターン空間を有する感光性絶縁層及び前記パターン空間
に導電性インキにより形成された導電層よりなる、前記
基板上に積層された複数層と、前記複数層のうち最上層
に接着性絶縁物質により取り付けられた所定のパターン
の金属薄膜と、前記導電層と前記金属薄膜とを電気的に
接続させるための、前記基板、前記複数層及び前記金属
薄膜を貫通し、その内部に導電物質の仕込まれた貫通孔
とを含むことを特徴とする多層回路基板が提供される。
【０００９】
【発明の実施の形態】以下、添付した図面に基づき本発
明の実施の形態をさらに詳しく説明する。
【００１０】図１及び図２を参照して本発明による多層
回路基板の製造方法を説明する。
【００１１】先ず、金属、セラミック、絶縁物質などよ
りなる基板１０を用意する（段階１００）。前記基板１
０が、例えば合金４２、銅合金などの素材よりなる熱安
定性及び熱放出性に優れる導電体の金属基板の場合に
は、前記基板１０に充填孔１１を形成して（段階１１
０）、前記基板１０の表面及び前記充填孔１１に絶縁物
質１２を塗布し（段階１２０）、前記塗布された絶縁物
質１２の上に感光性絶縁層２０を塗布する（段階１３
０）。一方、前記基板１０がセラミックまたは絶縁物質
よりなる場合には、前記基板１０の上面に直接感光性絶
縁層を塗布する。
【００１２】前記感光性絶縁層２０の上部に所定のパタ
ーンを有するフォトマスク２４を配置した後、光２６を
照射して基板１０を露光させる（段階１４０）。次い
で、基板１０を現像すると、感光性絶縁層２０の露光部
分は現像液により取り除かれ、所定のパターンの感光性
絶縁層２０Ａが形成される（段階１５０）。
【００１３】前記感光性絶縁層２０Ａのパターン空間
（段階１５０の２２）に導電性インキをプリントし、加
熱して硬化させることにより導電層３０を形成させる
（段階１６０）。
【００１４】前述したように段階１１０乃至段階１６０
を通して単層の回路基板を製造することができ、この段
階を繰り返して行うことにより多層の回路基板を形成さ
せ得る（段階１７０）。即ち、前記単層の回路基板に、
電気的に絶縁をなすべく感光性絶縁層（図示せず）を塗
布する。塗布された感光性絶縁層（図示せず）の上に所
定のパターンのフォトマスクを配置した後、露光・現像
工程で所定のパターンの感光性絶縁層２０Ｂ及びパター
ン空間（図示せず）を形成する。このパターン空間に導
電性インキをプリントした導電層３０Ａを形成して二層
のプリント回路基板を製造する。このような工程を繰り
返して所定のパターンの感光性絶縁層２０Ａ、２０Ｂ、
２０Ｃ、２０Ｄのパターン空間に導電性インキをプリン
トした複数の導電層３０、３０Ａ、３０Ｂ、３０Ｃが形
成され得る。
【００１５】次に、前記所定のパターンの感光性絶縁層
２０Ｄが形成された基板上に接着性絶縁層４０を塗布し
た後、銅（Ｃｕ）薄膜のような金属薄膜５０を熱圧着し
て取り付ける（段階１８０）。この際、前記金属薄膜５
０は回路基板に多用される材料であって、平坦性に優れ
るのでチップなどの部品装着が容易である。
【００１６】前記金属薄膜５０をエッチングして所定の
パターンの金属薄膜５０Ａを形成し、前記金属薄膜５０
Ａの空間に絶縁物質６０を充填する（段階１９０）。
【００１７】この後、前記基板１０の充填孔１１（段階
１１０）と、前記導電層３０、３０Ａ、３０Ｂ、３０Ｃ
と、所定のパターンの感光性絶縁層２０Ａ、２０Ｂ、２
０Ｃ、２０Ｄと、接着性絶縁層４０と、所定のパターン
の金属薄膜５０Ａとを貫く貫通孔７０が形成される（段
階２００）。その貫通孔７０の内部には導電性インキ７
０Ａが仕込まれて多層の回路基板が完成される。導電性
インキ７０Ａの仕込まれた貫通孔７０により、各層の絶
縁物質のパターン空間に形成された導電層３０、３０
Ａ、３０Ｂ、３０Ｃと、所定のパターンの金属薄膜５０
Ａとが電気的に相互に接続される。ここで、前記基板１
０が金属基板の場合は、前記充填孔１１は前記貫通孔７
０より約１００〜２００μｍ程度大きく加工される。従
って、前記絶縁物質は貫通孔７０の加工時、電気的絶縁
可能な十分な厚さを確保することができる。
【００１８】図３は図１及び図２に示された方法により
製造された多層回路基板の実施例を示す断面図である。
図１及び図２と同じ参照符号は同一の構成要素を指す。
【００１９】この多層回路基板は、基板１０と、該基板
１０の上に形成された所定のパターン空間（図１の２
２）を有する所定のパターンの複数の感光性絶縁層２０
Ａ、２０Ｂ、２０Ｃ、２０Ｄと、このパターン空間２２
に形成された導電性インキ層３０、３０Ａ、３０Ｂ、３
０Ｃと、接着性絶縁層４０により前記絶縁層２０Ｄ及び
導電性インキ層３０Ｃの上部に設けられた所定のパター
ンの金属薄膜５０Ａと、前記導電層３０、３０Ａ、３０
Ｂ、３０Ｃと金属薄膜５０とを電気的に接続する貫通孔
７０とを含む。
【００２０】前記基板１０の材料にはその導電性に問わ
ず、金属、セラミック、絶縁物質などが多様に用いられ
る。好ましくは、前記基板１０の材料としては、合金４
２、銅合金などの金属物質が用いられる。この場合、熱
安定性及び熱放出性などに優れた各種の金属素材を多様
に選択することができる。かつ、前記基板１０として導
電体の金属を用いる場合は、前記基板には充填孔１１が
形成され、前記基板１０の表面と前記充填孔１１の内部
には絶縁物質１２が塗布される。
【００２１】前記所定のパターンの感光性絶縁層２０
Ａ、２０Ｂ、２０Ｃ、２０Ｄは、２００℃以上のガラス
転移温度（Ｔｇ）を有するフォトレジスト層である。
【００２２】前記導電性インキはＣｕ−Ｐｂ−Ｓｎまた
はＡｇ−Ｐｂ−Ｓｎなどの微細金属粉末と、無水物系の
化合物、例えば、ヘキサフルオロイソプロピル−ジフタ
ル酸無水物（Hexafluoroisoprpyl-diphthalic anhydrid
e）などの重合反応用物質と、メチルエチルケトンまた
はアセトンなどの溶媒よりなる。前記導電性インキとし
ては、米国のトラナガ（Toranaga）社により開発された
オメット（Ormet）２００５（登録商標）などが用いら
れる。
【００２３】前記所定のパターンの金属薄膜５０Ａはチ
ップのように部品の搭載される部分であって、平坦性に
ついての信頼性に優れる。
【００２４】前記基板１０が金属基板の場合、前記基板
１０に形成された貫通孔７０の内部に絶縁物質１２が形
成される。
【００２５】図４を参照して本発明による多層回路基板
の製造方法の他の実施例を説明する。前記図面と同じ参
照符号は同じ構成要素を指す。
【００２６】本実施例によると、感光性絶縁層のうち少
なくとも１つ、例えば、感光性絶縁層９０には導電性イ
ンキをプリントするパターン空間（図１の２２）が形成
されない（段階２９０参照）。即ち、前記感光性絶縁層
９０は単なる絶縁層である。その他の段階は前述した段
階と同様である。
【００２７】このように感光性絶縁層９０が単なる絶縁
層として作用する場合にも、各導電性インキ層３０、３
０Ａ、３０Ｂと金属薄膜５０とを貫通孔７０により電気
的に接続させ得る。
【００２８】
【発明の効果】上述したように、導電性インキを用いる
本発明による多層回路基板は構造が単純で生産性を向上
させ得る。かつ、基板が金属基板に限られないため、材
料の選択範囲が広くなり、低コストを達成する。特に、
最上部に形成された金属薄膜が平坦性を確保するので、
ワイヤボンディングが容易である。
【図面の簡単な説明】
【図１】本発明の一実施例による多層回路基板の製造方
法を示す工程図である。
【図２】本発明の一実施例による多層回路基板の製造方
法を示す工程図であって、図１の工程に続く工程が示さ
れている。
【図３】図１及び図２に示す製造方法で製造された多層
回路基板の断面図である。
【図４】本発明の他の実施例による多層回路基板の製造
方法の一部の段階を示す工程図である。
【符号の説明】
１０ 基板 １１ 充填孔 １２ 絶縁物質 ２０（２０Ａ〜２０Ｄ） 感光性絶縁層 ２２ パターン空間 ２４ フォトマスク ２６ 光 ３０（３０Ａ〜３０Ｃ） 導電性インキ層 ４０ 接着性絶縁層 ５０ 金属薄膜 ５０Ａ パターニングされた金属薄膜 ６０ 絶縁物質 ７０ 貫通孔 ７０Ａ 電導性インキ ９０ 感光性絶縁層
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０５Ｋ 1/09 Ｈ０５Ｋ 1/09 Ａ Ｄ // Ｈ０１Ｌ 23/12 Ｈ０１Ｌ 23/12 Ｎ

Claims (18)

    【特許請求の範囲】
  1. 【請求項１】 基板の表面に感光性絶縁層を塗布する
    段階と、 前記感光性絶縁層を露光して現像し、所定のパターンの
    感光性絶縁層及びパターン空間を形成する段階と、 前記パターン空間に導電性インキをプリントして導電層
    を形成する段階と、 前記段階を繰り返して前記パターン空間を有する所定の
    パターンの感光性絶縁層及び前記パターン空間に形成さ
    れた導電層を積層して複数層を形成させる段階と、 前記複数層のうち最上層に接着性絶縁層を塗布し、その
    絶縁層上に金属薄膜を熱圧着して取り付けた後、前記金
    属薄膜をエッチングして所定のパターンの金属薄膜を形
    成する段階と、 前記導電層と前記所定のパターンの金属薄膜とを電気的
    に接続させるために、前記基板、前記導電層、前記所定
    のパターンの感光性絶縁層及び前記所定のパターンの金
    属薄膜を貫通し、内部に導電物質の仕込まれた貫通孔を
    形成する段階とを含むことを特徴とする多層回路基板の
    製造方法。
  2. 【請求項２】 前記導電性インキが、微細金属粉末、
    重合反応用物質及び溶媒を含むことを特徴とする請求項
    １に記載の多層回路基板の製造方法。
  3. 【請求項３】 前記微細金属粉末が、Ｃｕ−Ｐｂ−Ｓ
    ｎまたはＡｇ−Ｐｂ−Ｓｎよりなり、前記重合反応物質
    は無水物系の化合物よりなり、前記溶媒はメチルエチル
    ケトンまたはアセトンよりなることを特徴とする請求項
    ２に記載の多層回路基板の製造方法。
  4. 【請求項４】 重合反応物用物質が、ヘキサフルオロ
    イソプロピル無水物よりなることを特徴とする請求項３
    に記載の多層回路基板の製造方法。
  5. 【請求項５】 前記感光性絶縁層のうち少なくとも１
    つが、前記導電性インキの仕込まれるパターン空間が形
    成されない、単なる絶縁層であることを特徴とする請求
    項１に記載の多層回路基板の製造方法。
  6. 【請求項６】 前記基板が、セラミックで形成されるこ
    とを特徴とする請求項１に記載の多層回路基板の製造方
    法。
  7. 【請求項７】 前記基板が、銅合金及び合金４２より
    なる一群から選択される何れか１つの金属で形成される
    ことを特徴とする請求項１に記載の多層回路基板の製造
    方法。
  8. 【請求項８】 最初の感光性絶縁層を塗布する前記段
    階前に前記基板の前記貫通孔の形成される部分に充填孔
    を形成し、前記基板の表面と前記充填孔の内部とに絶縁
    物質を塗布する段階を含むことを特徴とする請求項７に
    記載の多層回路基板の製造方法。
  9. 【請求項９】 前記充填孔の内部に充填された絶縁物
    質により前記貫通孔に仕込まれた導電物質と前記基板と
    が電気的に絶縁されるように、前記充填孔が前記貫通孔
    より大きい直径を有することを特徴とする請求項８に記
    載の多層回路基板の製造方法。
  10. 【請求項１０】 基板と、 所定のパターン空間を有する感光性絶縁層及び前記パタ
    ーン空間に導電性インキにより形成された導電層よりな
    る、前記基板上に積層された複数層と、 前記複数層のうち最上層に接着性絶縁物質により取り付
    けられた所定のパターンの金属薄膜と、 前記導電層と前記金属薄膜とを電気的に接続させるため
    の、前記基板、前記複数層及び前記金属薄膜を貫通し、
    その内部に導電物質の仕込まれた貫通孔とを含むことを
    特徴とする多層回路基板。
  11. 【請求項１１】 前記導電性インキは微細金属粉末と
    重合反応用物質を含むことを特徴とする請求項１０に記
    載の多層回路基板。
  12. 【請求項１２】 前記微細金属粉末が、Ｃｕ−Ｐｂ−
    ＳｎまたはＡｇ−Ｐｂ−Ｓｎよりなり、前記重合反応物
    質は無水物系の化合物よりなり、前記溶媒はメチルエチ
    ルケトンまたはアセトンよりなることを特徴とする請求
    項１１に記載の多層回路基板。
  13. 【請求項１３】 重合反応用物質が、ヘキサフルオロ
    イソプロピル無水物よりなることを特徴とする請求項１
    ２に記載の多層回路基板。
  14. 【請求項１４】 前記基板が、セラミックで形成され
    ることを特徴とする請求項１０に記載の多層回路基板。
  15. 【請求項１５】 前記基板が、銅合金及び合金４２よ
    りなる一群から選択される１つの金属で形成されること
    を特徴とする請求項１０に記載の多層回路基板。
  16. 【請求項１６】 前記基板の前記貫通孔の形成された
    部分には充填孔が形成され、前記基板の表面と前記充填
    孔の内部には絶縁物質が塗布されることを特徴とする請
    求項１５に記載の多層回路基板。
  17. 【請求項１７】 前記充填孔の内部に充填された絶縁
    物質により前記貫通孔に仕込まれた導電物質と前記基板
    とが電気的に絶縁されるように前記充填孔は前記貫通孔
    より大きい直径を有することを特徴とする請求項１５に
    記載の多層回路基板。
  18. 【請求項１８】 前記金属薄膜が銅（Ｃｕ）薄膜であ
    ることを特徴とする請求項１０に記載の多層回路基板。
JP25779996A 1995-09-12 1996-09-06 多層回路基板及びその製造方法 Expired - Fee Related JP3765627B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1995P29688 1995-09-12
KR1019950029688A KR0155877B1 (ko) 1995-09-12 1995-09-12 다층 회로기판 및 그 제조방법

Publications (2)

Publication Number Publication Date
JPH09130051A true JPH09130051A (ja) 1997-05-16
JP3765627B2 JP3765627B2 (ja) 2006-04-12

Family

ID=19426526

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25779996A Expired - Fee Related JP3765627B2 (ja) 1995-09-12 1996-09-06 多層回路基板及びその製造方法

Country Status (6)

Country Link
US (1) US5747222A (ja)
JP (1) JP3765627B2 (ja)
KR (1) KR0155877B1 (ja)
CN (1) CN1107336C (ja)
DE (1) DE19636735B4 (ja)
TW (1) TW304323B (ja)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2836616B2 (ja) * 1997-03-05 1998-12-14 日本電気株式会社 導体配線パターンの形成方法
US6021050A (en) * 1998-12-02 2000-02-01 Bourns, Inc. Printed circuit boards with integrated passive components and method for making same
US6518516B2 (en) 2000-04-25 2003-02-11 International Business Machines Corporation Multilayered laminate
US6407341B1 (en) 2000-04-25 2002-06-18 International Business Machines Corporation Conductive substructures of a multilayered laminate
CN100350820C (zh) * 2000-06-30 2007-11-21 E·I·内穆尔杜邦公司 厚膜电路形成图形的方法
KR100511085B1 (ko) * 2001-08-10 2005-08-30 (주)알티즌하이텍 인쇄 형판 제작 시스템 및 그 제조방법
US20060159838A1 (en) * 2005-01-14 2006-07-20 Cabot Corporation Controlling ink migration during the formation of printable electronic features
US20030108664A1 (en) * 2001-10-05 2003-06-12 Kodas Toivo T. Methods and compositions for the formation of recessed electrical features on a substrate
KR100483609B1 (ko) * 2002-07-27 2005-04-15 삼성전기주식회사 노이즈 차폐형 적층 기판의 제조방법
GB0324561D0 (en) * 2003-10-22 2003-11-26 Koninkl Philips Electronics Nv A method of producing a conductive layer on a substrate
CN1744293B (zh) * 2004-09-03 2011-06-08 台湾薄膜电晶体液晶显示器产业协会 薄膜晶体管的制作方法
US8167393B2 (en) 2005-01-14 2012-05-01 Cabot Corporation Printable electronic features on non-uniform substrate and processes for making same
CA2594806C (en) * 2005-01-14 2015-06-02 Cabot Corporation Security features, their use, and processes for making them
US8334464B2 (en) 2005-01-14 2012-12-18 Cabot Corporation Optimized multi-layer printing of electronics and displays
US7824466B2 (en) 2005-01-14 2010-11-02 Cabot Corporation Production of metal nanoparticles
US7749299B2 (en) * 2005-01-14 2010-07-06 Cabot Corporation Production of metal nanoparticles
US8383014B2 (en) 2010-06-15 2013-02-26 Cabot Corporation Metal nanoparticle compositions
US20060163744A1 (en) * 2005-01-14 2006-07-27 Cabot Corporation Printable electrical conductors
WO2006076615A1 (en) * 2005-01-14 2006-07-20 Cabot Corporation Ink-jet printing of compositionally no-uniform features
US7662663B2 (en) * 2007-03-28 2010-02-16 Eastman Kodak Company OLED patterning method
US7674712B2 (en) * 2007-10-22 2010-03-09 Cok Ronald S Patterning method for light-emitting devices
JP2011529416A (ja) * 2008-06-10 2011-12-08 ジョンソン コントロールズ テクノロジー カンパニー 装飾インモールドフィルム上の容量性スイッチセンサ
US8716867B2 (en) * 2010-05-12 2014-05-06 Taiwan Semiconductor Manufacturing Company, Ltd. Forming interconnect structures using pre-ink-printed sheets
CN102097300B (zh) * 2010-11-10 2013-03-20 日月光半导体制造股份有限公司 半导体基板的制造方法及半导体结构的制造方法
CN102625603A (zh) * 2011-01-13 2012-08-01 讯忆科技股份有限公司 多层电路板的线路层增层方法及其结构
KR102251775B1 (ko) 2014-07-18 2021-05-12 삼성전자주식회사 전극 구조체 및 이를 사용하는 접촉 감지 센서
WO2020236885A2 (en) 2019-05-21 2020-11-26 General Electric Company Energy conversion apparatus and control system
CN110739267A (zh) * 2019-09-12 2020-01-31 西北工业大学 基于印刷与光刻结合方式的高精度柔性微电路加工方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4221925A (en) * 1978-09-18 1980-09-09 Western Electric Company, Incorporated Printed circuit board
FR2567684B1 (fr) * 1984-07-10 1988-11-04 Nec Corp Module ayant un substrat ceramique multicouche et un circuit multicouche sur ce substrat et procede pour sa fabrication
US5376403A (en) * 1990-02-09 1994-12-27 Capote; Miguel A. Electrically conductive compositions and methods for the preparation and use thereof
JPH0828580B2 (ja) * 1993-04-21 1996-03-21 日本電気株式会社 配線基板構造及びその製造方法
IE940943A1 (en) * 1993-12-09 1995-06-14 Methode Electronics Inc Printed plastic circuits and contacts and method for making¹same

Also Published As

Publication number Publication date
DE19636735B4 (de) 2005-12-29
JP3765627B2 (ja) 2006-04-12
TW304323B (ja) 1997-05-01
KR970019795A (ko) 1997-04-30
US5747222A (en) 1998-05-05
DE19636735A1 (de) 1997-03-13
CN1107336C (zh) 2003-04-30
KR0155877B1 (ko) 1998-12-15
CN1155158A (zh) 1997-07-23

Similar Documents

Publication Publication Date Title
JP3765627B2 (ja) 多層回路基板及びその製造方法
US7670962B2 (en) Substrate having stiffener fabrication method
US4645552A (en) Process for fabricating dimensionally stable interconnect boards
US7031170B2 (en) Electronic device having a plastic housing and components of a height-structured metallic leadframe and methods for the production of the electronic device
JP3297879B2 (ja) 連続して形成した集積回路パッケージ
JP4303563B2 (ja) 電子装置および電子装置の製造方法
US5198693A (en) Aperture formation in aluminum circuit card for enhanced thermal dissipation
JP2913891B2 (ja) 多層配線基板
EP1356520A2 (en) Microelectronic substrate with integrated devices
WO2008112318A2 (en) Fine pitch microcontacts and method for forming thereof
JPH08213510A (ja) 熱伝導性を強化した半導体チップ・パッケージ
JP2510747B2 (ja) 実装基板
EP0147566B1 (en) Method of forming contacts for flexible module carriers
JP3016910B2 (ja) 半導体モジュール構造
US6225028B1 (en) Method of making an enhanced organic chip carrier package
US5292624A (en) Method for forming a metallurgical interconnection layer package for a multilayer ceramic substrate
JPH0653350A (ja) 多層回路基板及びその製造方法とそれを用いた電子回路モジュール並びに電子回路装置
JPS6164187A (ja) 電子回路装置の製造方法
US6074728A (en) Multi-layered circuit substrate
JP3246959B2 (ja) バンプを備えた回路基板及びその製造法
JP2656120B2 (ja) 集積回路用パッケージの製造方法
JPH05198901A (ja) プリント回路基板およびその製造方法
JPS58134450A (ja) 半導体装置およびその製造方法
JPS63111697A (ja) 配線基板およびその製造方法
JPH0590344A (ja) Ｔａｂ用テープキヤリア

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050913

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051207

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060110

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060124

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100203

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100203

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110203

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120203

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120203

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130203

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees