DE19636735A1 - Mehrschichtiges Schaltungssubstrat und Verfahren zu seiner Herstellung - Google Patents

Mehrschichtiges Schaltungssubstrat und Verfahren zu seiner Herstellung

Info

Publication number
DE19636735A1
DE19636735A1 DE1996136735 DE19636735A DE19636735A1 DE 19636735 A1 DE19636735 A1 DE 19636735A1 DE 1996136735 DE1996136735 DE 1996136735 DE 19636735 A DE19636735 A DE 19636735A DE 19636735 A1 DE19636735 A1 DE 19636735A1
Authority
DE
Germany
Prior art keywords
substrate
layer
hole
conductive
layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE1996136735
Other languages
English (en)
Other versions
DE19636735B4 (de
Inventor
Jae-Chul Ryu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hanwha Aerospace Co Ltd
Original Assignee
Samsung Aerospace Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Aerospace Industries Ltd filed Critical Samsung Aerospace Industries Ltd
Publication of DE19636735A1 publication Critical patent/DE19636735A1/de
Application granted granted Critical
Publication of DE19636735B4 publication Critical patent/DE19636735B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1258—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by using a substrate provided with a shape pattern, e.g. grooves, banks, resist pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4664—Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H05K1/095—Dispersed materials, e.g. conductive pastes or inks for polymer thick films, i.e. having a permanent organic polymeric binder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0568—Resist used for applying paste, ink or powder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0023—Etching of the substrate by chemical or physical means by exposure and development of a photosensitive insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/107—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/386—Improvement of the adhesion between the insulating substrate and the metal by the use of an organic polymeric bonding layer, e.g. adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/44—Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits
    • H05K3/445—Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits having insulated holes or insulated via connections through the metal core
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/465—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer having channels for the next circuit layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Inks, Pencil-Leads, Or Crayons (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Description

Die Erfindung bezieht sich auf ein mehrschichtiges Schaltungssubstrat und ein Verfahren zu seiner Herstellung, und richtet sich im besonderen auf ein mehrschichtiges Schaltungssubstrat und ein Verfahren zur Herstellung eines mehrschichtigen Schaltungssubstrats unter Verwendung einer leitfähigen Tinte und einer Metalldünnschicht.
Einschichtige und mehrschichtige Schaltungssubstrate haben bei Halbleiterkomponenten bereits breite Anwendung gefunden. Insbesondere wurden mehrschichtige Schaltungssub­ strate besonders untersucht, die in Übereinstimmung mit dem Trend zu hoher Integration trotz Kleinheit des Substrats viele Vorrichtungen integrieren können.
Ein herkömmliches mehrschichtiges Schaltungssubstrat wird hergestellt, indem schichtenweise abgelagert und geätzt wird, so daß der Herstellungsprozeß kompliziert ist. Außer­ dem beschränken sich die Materialien für das Substrat auf solche, die geätzt werden können.
Zur Lösung eines solchen Problems wurde vom Anmelder der vorliegenden Anmeldung bereits ein Verfahren vorgeschla­ gen, nach welchem ein Schaltungssubstrat, statt den Ätzpro­ zeß zu verwenden, durch Bedrucken eines Substrats mit einer leitfähigen Tinte hergestellt wird.
Bei dem Verfahren der Herstellung eines mehrschichtigen Schaltungssubstrats mit diesem Druckvorgang neigt eine Schicht aus einer leitfähigen Tinte wegen der Viskosität derselben dazu, runde Formen auf dem Substrat auszubilden. Außerdem kann die Schicht aus leitfähiger Tinte wegen ihrer Ungleichmäßigkeit infolge unterschiedlicher Größen der Tin­ tenpartikel keine Ebenheit gewährleisten, so daß das Draht­ bonden auf ihrer Oberfläche nicht einfach ist.
Aufgabe der Erfindung ist es, ein mehrschichtiges Schaltungssubstrat zu schaffen, bei welchem die Oberfläche verbessert ist. Ferner ist es Aufgabe der Erfindung, ein Verfahren zur Herstellung eines mehrschichtigen Schaltungs­ substrats mit verbesserter Oberfläche zu schaffen.
Hierzu sieht die Erfindung ein Verfahren zur Herstel­ lung eines mehrschichtigen Schaltungssubstrats vor, welches die Verfahrensschritte des Beschichtens der Oberseite eines Substrats mit einer lichtempfindlichen Isolationsschicht, Belichtens und Entwickelns der lichtempfindlichen Isola­ tionsschicht zur Ausbildung einer lichtempfindlichen Isola­ tionsschicht mit bestimmtem Muster und Musterzwischenräumen, Ausbildens einer leitfähigen Schicht durch Drucken einer leitfähigen Tinte in die Musterzwischenräume, Ausbildens einer Anzahl von Schichten, wobei jede Schicht durch eine lichtempfindliche Isolationsschicht eines bestimmten Musters mit Musterzwischenräumen und eine in den Musterzwischenräu­ men ausgebildete leitfähige Schicht gebildet ist, durch Wiederholen der vorhergehenden Schritte, Beschichtens der obersten der Schichten mit einer adhäsiven bzw. klebenden Isolationsschicht, Ausbildens einer Metalldünnschicht auf der adhäsiven Isolationsschicht durch Wärmepressung, und Ätzens der Metalldünnschicht zur Ausbildung eines bestimmten Metalldünnschichtmusters, und Ausbildens eines Durchgangs­ loches, in welches ein leitfähiges Material eingeführt wird und welches das Substrat, die leitfähige Schicht, lichtemp­ findliche Isolationsschicht und Metalldünnschicht zur elek­ trischen Verbindung der leitfähigen Schicht mit der gemu­ sterten Dünnschicht durchsetzt, aufweist.
Zur Lösung der Aufgabe sieht die Erfindung ferner ein mehrschichtiges Schaltungssubstrat vor, welches ein Sub­ strat, eine Anzahl von auf dem Substrat ausgebildeten Schichten, wobei jede Schicht durch eine lichtempfindliche Isolationsschicht mit bestimmten Musterzwischenräumen und eine leitfähige Schicht, die durch eine leitfähige Tinte in den Musterzwischenräumen gebildet ist, und eine Metalldünn­ schicht eines bestimmten Musters aufweist, welche auf der obersten Schicht der Anzahl von Schichten durch eine adhäsi­ ve Isolationsschicht zur Anhaftung gebracht ist, wobei ein Loch, in welches leitfähiges Material injiziert ist, das Substrat, die Anzahl von Schichten und die Metalldünnschicht durchsetzt, um die leitfähige Schicht und die Metalldünn­ schicht elektrisch miteinander zu verbinden.
Im folgenden werden bevorzugte Ausführungsformen der Erfindung anhand der beigefügten Zeichnungen beschrieben. Auf dieser ist bzw. sind
Fig. 1A und 1B Darstellungen zur Wiedergabe eines Ver­ fahrens zur Herstellung eines mehrschichtigen Schaltungs­ substrats gemäß einer Ausführungsform der Erfindung,
Fig. 2 eine Schnittansicht des nach dem Herstellungs­ verfahren der Fig. 1 hergestellten mehrschichtigen Schal­ tungssubstrats, und
Fig. 3 eine Darstellung zur Wiedergabe einiger Schritte eines Verfahrens zur Herstellung eines mehrschichtigen Schaltungssubstrats gemäß einer weiteren Ausführungsform der Erfindung.
Es wird nun unter Bezugnahme auf die Fig. 1A und 1B ein Verfahren zur Herstellung eines mehrschichtigen Schaltungs­ substrats gemäß der Erfindung beschrieben.
Zunächst wird ein Substrat 10 aus Metall, Keramik oder einem isolierenden Material bereitgestellt (Schritt 100). Wenn das Substrat 10 aus einem leitfähigen Metall (z. B. Legierung 42 bzw. Kupferlegierung) besteht, welches ausge­ zeichnete Wärmestabilität und Wärmeemissionsvermögen be­ sitzt, wird ein erstes Loch 11 in dem Substrat 10 ausgebil­ det (Schritt 110), die Oberfläche des Substrats 10 und das erste Loch 11 mit einem Isolationsmaterial 12 beschichtet (Schritt 120) und die Oberseite des beschichteten Isola­ tionsmaterials 12 mit einer lichtempfindlichen Isolations­ schicht 20 beschichtet (Schritt 130). Andererseits wird, wenn das Substrat 10 aus einer Keramik oder einem isolieren­ den Material besteht, die Oberseite des Substrats 10 mit der lichtempfindlichen Isolationsschicht 20 ohne Vornahme des Schritts 120 beschichtet.
Danach wird nach Ausrichten einer Photomaske 24 mit einem bestimmten Muster auf der Oberfläche der lichtempfind­ lichen Isolationsschicht 20 das Substrat 10 belichtet (Licht 26) und entwickelt (Schritt 140). Der belichtete Teil der lichtempfindlichen Isolationsschicht 20 wird dabei durch eine Entwicklerlösung entfernt und so eine lichtempfindliche Isolationsschicht 20A mit einem bestimmten Muster ausgebil­ det (Schritt 150).
Dann wird eine leitfähige Tinte in im Schritt 150 ent­ standene Musterzwischenräume 22 der leitfähigen Isolations­ schicht 20A gedruckt und zur Härtung mehrere Male erwärmt, womit eine leitfähige Schicht 30 ausgebildet wird (Schritt 160) Wie oben beschrieben, wird ein einschichtiges Schal­ tungssubstrat mit den Schritten 100 bis 160 hergestellt. Ein mehrschichtiges Schaltungssubstrat kann also ausgebildet werden, indem diese Schritte wiederholt werden (Schritt 170). D.h., es wird zur elektrischen Isolation des ein­ schichtigen Schaltungssubstrats dieses mit einer lichtemp­ findlichen Isolationsschicht beschichtet (nicht gezeigt). Nach Ausrichtung einer Photomaske mit einem bestimmten Mu­ ster (nicht gezeigt) auf der Oberfläche der lichtempfind­ lichen Isolationsschicht wird eine lichtempfindliche Isola­ tionsschicht 20B eines bestimmten Musters ausgebildet, und die Musterzwischenräume werden über einen Belichtungs- und Entwicklungsvorgang ausgebildet (nicht gezeigt). Dann wird eine leitfähige Schicht 30A durch Drucken einer leitfähigen Tinte in die Musterzwischenräume ausgebildet, womit ein zweischichtiges Druck-Schaltungssubstrat hergestellt ist. Wenn also diese Vorgänge wiederholt werden, lassen sich eine Anzahl von leitfähigen Schichten 30, 30A, 30B und 30C durch Drucken einer leitfähigen Tinte in die Musterzwischenräume der lichtempfindlichen Isolationsschichten 20A, 20B, 20C und 20D ausbilden.
Als nächstes wird, nachdem das die lichtempfindliche Isolationsschicht 20D aufweisende Substrat mit einer adhäsi­ ven bzw. klebenden Isolationsschicht 40 beschichtet worden ist, eine Metalldünnschicht 50, wie etwa eine Kupferdünn­ schicht, thermisch gepreßt, um so an der adhäsiven Isola­ tionsschicht 40 zur Anhaftung gebracht zu werden (Schritt 180). Die Metalldünnschicht 50 als ein Material, das bei einem Schaltungssubstrat breite Anwendung findet, hat dabei überragende Ebenheit, so daß Komponenten, beispielsweise ein Chip, leicht darauf angebracht werden können.
Eine Metalldünnschicht 50A eines bestimmten Musters wird dann durch Ätzen der Metalldünnschicht 50 ausgebildet, wonach Zwischenräume der Metalldünnschicht 50A mit einem isolierenden Material 60 gefüllt werden.
Danach wird ein Durchgangsloch 70 ausgebildet, welches das Substrat 10, das gefüllte erste Loch 11 (siehe Schritt 110), die leitfähigen Schichten 30, 30A, 30B und 30C, die lichtempfindlichen Isolationsschichten 20A, 20B, 20C und 20D, die adhäsive Isolationsschicht 40 und die Metalldünn­ schicht 50A durchsetzt (Schritt 200). Dann wird eine leitfä­ hige Tinte 70A in das Durchgangsloch 70 implantiert, womit ein mehrschichtiges Schaltungssubstrat vervollständigt ist. Das Durchgangsloch 70, in welches die leitfähige Tinte 70A implantiert worden ist, verbindet also die leitfähigen Schichten 30, 30A, 30B und 30C, die in Musterzwischenräumen des Isolationsmaterials in jeder Etage ausgebildet sind, und die Metalldünnschicht 50A miteinander. Das gefüllte Loch 11 wird dabei um etwa 100 bis 200 µm größer als das Durchgangs­ loch 70 ausgebildet. Das Isolationsmaterial 12 ist damit in einer ausreichenden Dicke dafür gewährleistet, so daß bei der Ausbildung des Durchgangslochs 17 eine elektrische Iso­ lation zum Substrat 10 erreicht werden kann.
Fig. 2 ist eine Schnittansicht, welche eine Ausfüh­ rungsform des nach dem in den Fig. 1A und 1B gezeigten Ver­ fahren hergestellten mehrschichtigen Schaltungssubstrats zeigt. Die gleichen Bezugszeichen wie diejenigen der Fig. 1A und 1B geben die gleichen Komponenten wie diejenigen der Fig. 1A und 1B an.
Dieses mehrschichtige Schaltungssubstrat enthält ein Substrat 10, eine Anzahl von auf dem Substrat 10 ausgebilde­ ten lichtempfindlichen Isolationsschichten 20A, 20B, 20C und 20D mit Zwischenräumen 22 (Fig. 1A), in den Zwischenräumen 22 ausgebildete Schichten aus leitfähiger Tinte 30, 30A, 30B und 30C, eine Metalldünnschicht 50A mit einem bestimmten Muster, welche auf der Isolationsschicht 20D und Schicht aus leitfähiger Tinte 30C durch eine adhäsive Isolationsschicht 40 zur Anhaftung gebracht ist, sowie ein leitfähige Tinte enthaltendes Durchgangsloch 70, welches die leitfähigen Schichten 30, 30A, 30B und 30C mit der Metalldünnschicht 50A verbindet.
Unabhängig von der Leitfähigkeit können verschiedene Materialien, wie Metall, Keramik oder ein isolierendes Mate­ rial als Substrat 10 verwendet werden. Vorzugsweise kann ein Metallmaterial (z. B. eine Legierung 42, eine Kupferlegierung etc.) als Substrat 10 verwendet werden. Diese Metallmateria­ lien bieten ausgezeichnete Wärmestabilität und Wärmeemis­ sionsvermögen. Auch können verschiedene Arten von Metall­ materialien ausgewählt werden. Wenn ein leitfähiges Metall als Substrat 10 verwendet wird, wird das erste Loch 11 auf dem Substrat 10 ausgebildet und das isolierende Material 12 auf die Oberfläche des Substrats 10 und im gefüllten Loch 11 aufgebracht.
Jede lichtempfindliche Isolationsschicht 20A, 20B, 20C oder 20D eines bestimmten Musters ist eine Photoresist- Schicht mit einer Einfriertemperatur (Tg) von 200°C oder mehr.
Die leitfähige Tinte setzt sich aus feinen Metallpul­ vern (z. B. Cu-Pb-Sn, Ag-Pb-Sn etc.), einem polymerisierenden reaktiven Material, wie etwa einer Anhydridreihe-Verbindung (z. B. Hexafluorisopropyl-Diphtalsäureanhydrid) und einem Lösungsmittel (z. B. Methylethylketon, Aceton etc.) zusammen. Ormet 2005®, entwickelt von der Firma Toranaga Co. (USA), kann als leitfähige Tinte verwendet werden.
Die Metalldünnschicht 50A, ein Teil, welcher mit einer Komponente, wie etwa einem Chip, bestückt ist, liefert ein ausgezeichnetes zuverlässiges Ebenheitsmerkmal.
Wenn das Substrat 10 aus einem Metall besteht, wird das Isolationsmaterial 12 in das auf dem Substrat 10 ausgebilde­ te erste Loch 11 gefüllt.
Eine weitere Ausführungsform eines Verfahrens zur Her­ stellung eines mehrschichtigen Schaltungssubstrats gemäß der Erfindung wird nun unter Bezugnahme auf Fig. 3 beschrieben. Gleiche Bezugszeichen wie diejenigen der vorhergehenden Figuren geben die gleichen Komponenten wie in diesen vorher­ gehenden Figuren an.
Gemäß dieser Ausführungsform wird der Musterzwischen­ raum 22 der Fig. 1A, in welchen leitfähige Tinte zu drucken ist, in wenigstens einer Schicht, beispielsweise der licht­ empfindlichen Isolationsschicht 90, nicht ausgebildet (siehe Schritt 290). Das heißt, die lichtempfindliche Isolations­ schicht 90 ist eine bloße Isolationsschicht. Die anderen Schritte werden in der gleichen Weise durchgeführt, wie die Schritte der Fig. 1A und 1B.
Auch wenn die lichtempfindliche Isolationsschicht 90 als bloße Isolationsschicht dient, kann das Durchgangsloch 70 die Schichten aus leitfähiger Tinte 30, 30A und 30B mit der Metalldünnschicht 50A verbinden.
Wie oben beschrieben, bietet das unter Verwendung einer leitfähigen Tinte hergestellte mehrschichtige Schaltungssub­ strat gemäß der Erfindung einen einfachen Aufbau, womit die Produktivität gefördert wird. Da sich ferner das Substrat nicht auf ein Metallsubstrat beschränkt, kann das Material in weiten Bereichen ausgewählt werden, so daß sich die Pro­ duktionskosten vermindern lassen. Insbesondere da die Eben­ heit der Metalldünnschicht auf dem obersten Teil gewährlei­ stet ist, läßt sich das Draht-Bonden ohne Schwierigkeiten durchführen.

Claims (18)

1. Verfahren zur Herstellung eines mehrschichtigen Schaltungssubstrats mit den Verfahrensschritten des
Beschichtens der Oberseite eines Substrats (10) mit einer lichtempfindlichen Isolationsschicht (20),
Belichtens und Entwickelns der lichtempfindlichen Iso­ lationsschicht zur Ausbildung einer lichtempfindlichen Iso­ lationsschicht mit einem bestimmten Muster (20A) und Muster­ zwischenräumen (22),
Ausbildens einer leitfähigen Schicht (30) durch Drucken einer leitfähigen Tinte in die Musterzwischenräume,
Ausbildens einer Anzahl von Schichten, von denen jede aus einer leitfähigen Isolationsschicht eines bestimmten Musters mit Musterzwischenräumen und einer in den Muster­ zwischenräumen ausgebildeten leitfähigen Schicht besteht, durch Wiederholen der vorhergehenden Schritte,
Beschichtens der obersten Schicht der Anzahl von Schichten mit einer adhäsiven Isolationsschicht, Ausbildens einer Metalldünnschicht auf der adhäsiven Isolationsschicht durch thermisches Pressen und Ätzens der Metalldünnschicht zur Ausbildung eines bestimmten Metalldünnschichtmusters, und
Ausbildens eines Durchgangsloches (70), in welches ein leitfähiges Material implantiert wird und welches Substrat, leitfähige Schichten, lichtempfindliche Isolationsschichten und Metalldünnschicht zur elektrischen Verbindung der leit­ fähigen Schichten mit der gemusterten Metalldünnschicht durchsetzt.
2. Verfahren nach Anspruch 1, wobei die leitfähige Tinte feine Metallpulver, ein polymerisierendes reaktives Material und ein Lösungsmittel enthält.
3. Verfahren nach Anspruch 2, wobei die feinen Metall­ pulver aus der Gruppe, bestehend aus Cu-Pb-Sn und Ag-Pb-Sn, ausgewählt werden, das polymerisierende reaktive Material eine Anhydridreihe-Verbindung ist und das Lösungsmittel aus der Gruppe, bestehend aus Methylethylketon und Aceton, aus­ gewählt wird.
4. Verfahren nach Anspruch 3, wobei das polymerisieren­ de reaktive Material Hexafluorisopropyl-Diphtalsäureanhydrid ist.
5. Verfahren nach Anspruch 1, wobei wenigstens eine (90) der lichtempfindlichen Isolationsschichten eine bloße Isolationsschicht ohne Musterzwischenräume, in welche die leitfähige Tinte einzudrucken ist, ist.
6. Verfahren nach Anspruch 1, wobei das Substrat (10) aus einer Keramik gebildet ist.
7. Verfahren nach Anspruch 1, wobei das Substrat (10) aus einem Metall, ausgewählt aus der Gruppe, bestehend aus Kupferlegierung und einer Legierung (42), ausgebildet ist.
8. Verfahren nach Anspruch 7, welches ferner einen Schritt des Ausbildens eines ersten Loches (11) in einem Teil des Substrats (10), wo das Durchgangsloch (70) auszu­ bilden ist, und Beschichtens der Oberfläche des Substrats und des Inneren des ersten Loches mit einem Isola­ tionsmaterial vor dem Schritt des Beschichtens des Substrats mit der ersten Isolationsschicht aufweist.
9. Verfahren nach Anspruch 8, wobei der Durchmesser des ersten Loches (11) größer als derjenige des Durchgangsloches (70) ist, derart, daß in das Durchgangsloch injiziertes leitfähiges Material von dem Substrat durch in das erste Loch gefülltes Isolationsmaterial elektrisch isoliert ist.
10. Mehrschichtiges Schaltungssubstrat, welches ein Substrat (10), eine Anzahl von auf dem Substrat (10) ausgebildete Schichten, von denen jede durch eine leitfähige Isolations­ schicht (20) mit bestimmten Musterzwischenräumen (22) und eine in den Musterzwischenräumen aus einer leitfähigen Tinte ausgebildete leitfähige Schicht (30) gebildet ist, eine Metalldünnschicht (50) eines bestimmten Musters, die auf der obersten Schicht der Anzahl von Schichten durch ein adhäsives Isolationsmaterial zur Anhaftung gebracht ist, ein Loch (70), in welches leitfähiges Material einge­ bracht ist und welches das Substrat, die Anzahl von Schich­ ten und die Metalldünnschicht zur elektrischen Verbindung der leitfähigen Schichten und der Metalldünnschicht durch­ setzt, aufweist.
11. Substrat nach Anspruch 10, wobei die leitfähige Tinte feine Metallpulver und ein polymerisierendes reaktives Material aufweist.
12. Substrat nach Anspruch 11, wobei die feinen Metall­ pulver aus der Gruppe, bestehend aus Cu-Pb-Sn und Ag-Pb-Sn, ausgewählt sind, das polymerisierende reaktive Material eine Anhydridreihe-Verbindung ist und das Lösungsmittel aus der Gruppe, bestehend aus Methylethylketon und Aceton, ausge­ wählt ist.
13. Substrat nach Anspruch 12, wobei das polymerisie­ rende reaktive Material Hexafluorisopropyl-Diphtalsäureanhy­ drid ist.
14. Substrat nach Anspruch 10, wobei das Substrat aus einer Keramik gebildet ist.
15. Substrat nach Anspruch 10, wobei das Substrat aus einem Metall, ausgewählt aus der Gruppe, bestehend aus einer Kupferlegierung und Legierung (42), ausgebildet ist.
16. Substrat nach Anspruch 15, wobei ein erstes Loch (11) in einem Teil des Substrats (10), wo das Durchgangsloch (70) auszubilden ist, gebildet ist und die Oberfläche des Substrats und das Innere des ersten Lochs mit einem isolie­ renden Material beschichtet sind.
17. Substrat nach Anspruch 16, wobei der Durchmesser des ersten Lochs (11) größer als derjenige des Durch­ gangslochs (70) ist, derart, daß das in das Durchgangsloch eingebrachte leitfähige Material gegenüber dem Substrat durch das in das erste Loch gefüllte isolierende Material elektrisch isoliert ist.
18. Substrat nach Anspruch 10, wobei die Metalldünn­ schicht (50) aus Kupfer (Cu) besteht.
DE1996136735 1995-09-12 1996-09-10 Mehrschichtiges Schaltungssubstrat und Verfahren zu seiner Herstellung Expired - Fee Related DE19636735B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR95-29688 1995-09-12
KR1019950029688A KR0155877B1 (ko) 1995-09-12 1995-09-12 다층 회로기판 및 그 제조방법

Publications (2)

Publication Number Publication Date
DE19636735A1 true DE19636735A1 (de) 1997-03-13
DE19636735B4 DE19636735B4 (de) 2005-12-29

Family

ID=19426526

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1996136735 Expired - Fee Related DE19636735B4 (de) 1995-09-12 1996-09-10 Mehrschichtiges Schaltungssubstrat und Verfahren zu seiner Herstellung

Country Status (6)

Country Link
US (1) US5747222A (de)
JP (1) JP3765627B2 (de)
KR (1) KR0155877B1 (de)
CN (1) CN1107336C (de)
DE (1) DE19636735B4 (de)
TW (1) TW304323B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11976610B2 (en) 2019-05-21 2024-05-07 Hyliion Holdings Corp. Constant density heat exchanger and system for energy conversion

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2836616B2 (ja) * 1997-03-05 1998-12-14 日本電気株式会社 導体配線パターンの形成方法
US6021050A (en) * 1998-12-02 2000-02-01 Bourns, Inc. Printed circuit boards with integrated passive components and method for making same
US6518516B2 (en) 2000-04-25 2003-02-11 International Business Machines Corporation Multilayered laminate
US6407341B1 (en) 2000-04-25 2002-06-18 International Business Machines Corporation Conductive substructures of a multilayered laminate
CN100350820C (zh) * 2000-06-30 2007-11-21 E·I·内穆尔杜邦公司 厚膜电路形成图形的方法
KR100511085B1 (ko) * 2001-08-10 2005-08-30 (주)알티즌하이텍 인쇄 형판 제작 시스템 및 그 제조방법
US20060159838A1 (en) * 2005-01-14 2006-07-20 Cabot Corporation Controlling ink migration during the formation of printable electronic features
US20030108664A1 (en) * 2001-10-05 2003-06-12 Kodas Toivo T. Methods and compositions for the formation of recessed electrical features on a substrate
KR100483609B1 (ko) * 2002-07-27 2005-04-15 삼성전기주식회사 노이즈 차폐형 적층 기판의 제조방법
GB0324561D0 (en) * 2003-10-22 2003-11-26 Koninkl Philips Electronics Nv A method of producing a conductive layer on a substrate
CN1744293B (zh) * 2004-09-03 2011-06-08 台湾薄膜电晶体液晶显示器产业协会 薄膜晶体管的制作方法
US8167393B2 (en) 2005-01-14 2012-05-01 Cabot Corporation Printable electronic features on non-uniform substrate and processes for making same
CA2594806C (en) * 2005-01-14 2015-06-02 Cabot Corporation Security features, their use, and processes for making them
US8334464B2 (en) 2005-01-14 2012-12-18 Cabot Corporation Optimized multi-layer printing of electronics and displays
US7824466B2 (en) 2005-01-14 2010-11-02 Cabot Corporation Production of metal nanoparticles
US7749299B2 (en) * 2005-01-14 2010-07-06 Cabot Corporation Production of metal nanoparticles
US8383014B2 (en) 2010-06-15 2013-02-26 Cabot Corporation Metal nanoparticle compositions
US20060163744A1 (en) * 2005-01-14 2006-07-27 Cabot Corporation Printable electrical conductors
WO2006076615A1 (en) * 2005-01-14 2006-07-20 Cabot Corporation Ink-jet printing of compositionally no-uniform features
US7662663B2 (en) * 2007-03-28 2010-02-16 Eastman Kodak Company OLED patterning method
US7674712B2 (en) * 2007-10-22 2010-03-09 Cok Ronald S Patterning method for light-emitting devices
JP2011529416A (ja) * 2008-06-10 2011-12-08 ジョンソン コントロールズ テクノロジー カンパニー 装飾インモールドフィルム上の容量性スイッチセンサ
US8716867B2 (en) * 2010-05-12 2014-05-06 Taiwan Semiconductor Manufacturing Company, Ltd. Forming interconnect structures using pre-ink-printed sheets
CN102097300B (zh) * 2010-11-10 2013-03-20 日月光半导体制造股份有限公司 半导体基板的制造方法及半导体结构的制造方法
CN102625603A (zh) * 2011-01-13 2012-08-01 讯忆科技股份有限公司 多层电路板的线路层增层方法及其结构
KR102251775B1 (ko) 2014-07-18 2021-05-12 삼성전자주식회사 전극 구조체 및 이를 사용하는 접촉 감지 센서
CN110739267A (zh) * 2019-09-12 2020-01-31 西北工业大学 基于印刷与光刻结合方式的高精度柔性微电路加工方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4221925A (en) * 1978-09-18 1980-09-09 Western Electric Company, Incorporated Printed circuit board
FR2567684B1 (fr) * 1984-07-10 1988-11-04 Nec Corp Module ayant un substrat ceramique multicouche et un circuit multicouche sur ce substrat et procede pour sa fabrication
US5376403A (en) * 1990-02-09 1994-12-27 Capote; Miguel A. Electrically conductive compositions and methods for the preparation and use thereof
JPH0828580B2 (ja) * 1993-04-21 1996-03-21 日本電気株式会社 配線基板構造及びその製造方法
IE940943A1 (en) * 1993-12-09 1995-06-14 Methode Electronics Inc Printed plastic circuits and contacts and method for making¹same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11976610B2 (en) 2019-05-21 2024-05-07 Hyliion Holdings Corp. Constant density heat exchanger and system for energy conversion

Also Published As

Publication number Publication date
JPH09130051A (ja) 1997-05-16
DE19636735B4 (de) 2005-12-29
JP3765627B2 (ja) 2006-04-12
TW304323B (de) 1997-05-01
KR970019795A (ko) 1997-04-30
US5747222A (en) 1998-05-05
CN1107336C (zh) 2003-04-30
KR0155877B1 (ko) 1998-12-15
CN1155158A (zh) 1997-07-23

Similar Documents

Publication Publication Date Title
DE19636735A1 (de) Mehrschichtiges Schaltungssubstrat und Verfahren zu seiner Herstellung
DE1614872C3 (de) Halbleiteranordnung
DE19525745B4 (de) Verfahren zur Bildung eines Abdeckungsmusters
DE2810054A1 (de) Elektronische schaltungsvorrichtung und verfahren zu deren herstellung
DE3125518A1 (de) "duenne verdrahtungsanordnung"
DE19626977A1 (de) Dünnfilmvielschichtverdrahtungsplatte und deren Herstellung
DE3927181A1 (de) Spulenchip und herstellungsverfahren dafuer
EP0000384A1 (de) Anordnung zum Packen schnell schaltender monolitisch integrierter Halbleiterschaltungen, die für die Anschlusspunkte der Stromversorgung des Halbleiterplättchens Entkoppelkondensatoren aufweist, und ein Verfahren zur Herstellung der Anordnung.
DE2722557A1 (de) Verfahren zum aufbringen von metallisierungsmustern auf einem halbleitersubstrat
DE2729030A1 (de) Verfahren zum erzeugen eines mehrschichtigen leiterzugsmusters bei der herstellung monolithisch integrierter schaltungen
DE4203114C2 (de) Verfahren zum Herstellen einer Bandträgervorrichtung für Halbleitereinrichtungen
DE2144137A1 (de) Verfahren zum Herstellen der Löcher für die Verbindungen zwischen elektrischen, parallel übereinander liegenden Schaltungslagen einer Mehrlagen-Schaltungspackung
DE4102422A1 (de) Verfahren zur herstellung einer in mehreren ebenen angeordneten leiterstruktur einer halbleitervorrichtung
DE4403916A1 (de) Verfahren zur Herstellung einer Halbleiterchip-Kontaktstelle
DE1817434B2 (de) Verfahren zur Herstellung einer elektrischen Leitungsanordnung
DE4434913A1 (de) Mikrochipschmelzsicherung und Verfahren zu ihrer Herstellung
DE2709933A1 (de) Verfahren zum herstellen durchgehender metallischer verbindungen zwischen mehreren metallisierungsebenen in halbleitervorrichtungen
WO2006063822A2 (de) Mehrschichtaufbau mit temperierfluidkanal und herstellungsverfahren
DE2926336A1 (de) Schaltungstraegerplatte und verfahren zu ihrer herstellung
DE1766297A1 (de) Verfahren zum Anpassen einer integrierten Schaltung an ein als Traeger dienendes Substrat
EP0451541B1 (de) Herstellung von mehrschichtigen Leiterplatten mit erhöhter Leiterbahnendichte
DE2015643A1 (de) Verfahren zur Herstellung von Mehrschi cht-Stromkreispaneelen
DE19501693C2 (de) Verfahren zum Herstellen von elektronischen Bauelementen und mit diesem Verfahren hergestelltes elektronisches Bauelement
DE19723708A1 (de) Verfahren zur Herstellung einer mehrschichtigen Verdrahtung in einem Halbleiterbauelement
EP0090820B1 (de) Elektronische dünnschichtschaltung und deren herstellungsverfahren

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee