KR100295732B1 - 인쇄배선기판홀충진방법 - Google Patents

인쇄배선기판홀충진방법 Download PDF

Info

Publication number
KR100295732B1
KR100295732B1 KR1019980013516A KR19980013516A KR100295732B1 KR 100295732 B1 KR100295732 B1 KR 100295732B1 KR 1019980013516 A KR1019980013516 A KR 1019980013516A KR 19980013516 A KR19980013516 A KR 19980013516A KR 100295732 B1 KR100295732 B1 KR 100295732B1
Authority
KR
South Korea
Prior art keywords
hole
printed wiring
optical imaging
wiring board
pth
Prior art date
Application number
KR1019980013516A
Other languages
English (en)
Other versions
KR19980086612A (ko
Inventor
번드 칼-헤인즈 아펠트
크리스틴 마리에 보이코
도날드 세톤 파큐하르
스테펜 요셉 푸에르니스
마이클 요셉 클로도브스키
Original Assignee
포만 제프리 엘
인터내셔널 비지네스 머신즈 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 포만 제프리 엘, 인터내셔널 비지네스 머신즈 코포레이션 filed Critical 포만 제프리 엘
Publication of KR19980086612A publication Critical patent/KR19980086612A/ko
Application granted granted Critical
Publication of KR100295732B1 publication Critical patent/KR100295732B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C61/00—Shaping by liberation of internal stresses; Making preforms having internal stresses; Apparatus therefor
    • B29C61/006—Shaping by liberation of internal stresses; Making preforms having internal stresses; Apparatus therefor the force created by the liberation of the internal stresses being used for compression moulding or for pressing preformed material
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C67/00—Shaping techniques not covered by groups B29C39/00 - B29C65/00, B29C70/00 or B29C73/00
    • B29C67/004—Closing perforations or small holes, e.g. using additional moulding material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0094—Filling or covering plated through-holes or blind plated vias, e.g. for masking or for mechanical reinforcement
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C35/00—Heating, cooling or curing, e.g. crosslinking or vulcanising; Apparatus therefor
    • B29C35/02—Heating or curing, e.g. crosslinking or vulcanizing during moulding, e.g. in a mould
    • B29C35/08—Heating or curing, e.g. crosslinking or vulcanizing during moulding, e.g. in a mould by wave energy or particle radiation
    • B29C35/0805—Heating or curing, e.g. crosslinking or vulcanizing during moulding, e.g. in a mould by wave energy or particle radiation using electromagnetic radiation
    • B29C2035/0827—Heating or curing, e.g. crosslinking or vulcanizing during moulding, e.g. in a mould by wave energy or particle radiation using electromagnetic radiation using UV radiation
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C2791/00—Shaping characteristics in general
    • B29C2791/001—Shaping in several steps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/0959—Plated through-holes or plated blind vias filled with insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0278—Flat pressure, e.g. for connecting terminals with anisotropic conductive adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mechanical Engineering (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

본 발명은 인쇄 배선 기판(printed wiring board : PWB)의 홀(hole)을 충진(filling)시키는 방법 및 그 결과의 PWB를 개시한다. 제조의 중간 단계(intermediate stage) 동안, PWB는 여러 층 상에 금속화 부분을 가진 적층 유전체 시트(lamination of dielectric sheets) 및 도금된 관통 홀(plated through hole : PTH)을 포함한다. 광결상 재료(photoimageable material)를 유전체 시트 적층체의 표면에 형성하여 PTH를 덮는다. PTH를 덮는 영역의 광결상 재료를 노광시켜 부분적으로 경화(cure)시킨다. 광결상 재료의 나머지는 현상하여 제거한다. 그 다음, PTH를 덮는 영역 내에 있는 부분적으로 경화된 광결상 재료를 PTH 내로 밀어넣어 플러그(plug)를 형성하도록 한다. 밀어넣는 단계 동안 또는 그 단계 후에 열을 가하여, 플러그를 더욱 경화시켜 강성화시킨다. 어떤 응용의 경우에는, 플러그를 기계적으로 연마(abrade)하여 플러그의 표면이 유전체 시트 적층체의 한쪽 표면 또는 양쪽 표면과 동일한 높이로 되게 한다. 이 플러그는 땜납 마스크(solder mask)로서 이용되거나, 점도(viscosity)가 낮은 광결상 재료의 또 다른 층이 유전체 시트 적층체 위에 형성되도록 하여, 현재는 막혀 있는 홀이 그러한 추가적인 층의 형성을 방해하지 않도록 한다.

Description

인쇄 배선 기판 홀 충진 방법{METHOD FOR FILLING HOLES IN PRINTED WIRING BOARDS}
본 발명은 일반적으로 인쇄 배선 기판(printed wiring boards: PWB)에 관한 것으로서, 특히 인쇄 배선 기판의 도금된 관통 홀(plated through holes : PTH)과 같은 홀을 충진하기 위한 방법에 관한 것이다.
인쇄 회로 기판, 칩 캐리어(chip carriers) 또는 멀티-칩 모듈(multi-chip module)과 같은 인쇄 배선 기판은 잘 알려진 것으로서, 적층된(laminated) 1 개 이상의 유전체 재료(dielectric material) 층을 포함한다. 이 유전체 층들 중의 어떤 것들은 그 층상에 인쇄된 도전체(conductor) 또는 신호선(signal line)을 포함하며, 나머지 것들은 접지면 또는 전원면(ground or power plane)으로서의 역할을 하는 금속 시트(metal sheet)를 포함하는데, 이 금속 시트는 유전체 층 위에 적층(laminate), 도금(plate) 또는 증발부착(evaporate)된다. 전형적으로, 표면 층(surface layer)은 인쇄된 도체(printed conductors), 금속 패드(metallic pads) 및 이 패드에 부착된 부품들을 포함한다. 이들 부품에는 저항, 캐패시터, 증폭기, 프로세서 칩, 메모리 칩, 주문형 반도체(application specific integratedcircuits), 광 디바이스(optical devices)등이 포함될 수 있다. 또한, 이러한 부품들은 PWB 상에 장착되어 있는 캐리어에 장착된 상기한 전자 디바이스들 중의 어떠한 것일 수도 있다. 표면 층 상에 인쇄된 도전체들 중의 어떤 것들은 패드에 접속되어, 각각의 부품들을 다른 부품들, 전원 및 접지에 전기적으로 접속시키는데 관여한다. 그러나, 표면적의 제한 때문에, 표면 층은 필요한 모든 인쇄된 도전체들을 수용하지 못할 수도 있다. 그러므로, (드릴링, 펀칭 또는 용발(drilling, punching or ablating)에 의해) PWB에 도금된 관통홀 및 블라인드 비아(blind vias)를 제공하여 표면 층 상에 인쇄된 도전체와 내부 층(inner layer) 상에 인쇄된 도전체 또는 금속면을 상호접속시킨다. 이들 인쇄된 도전체들 중의 어떤 것들을 부품이 장착된 표면 패드에 또한 접속시킨다. 따라서, 내부 층의 인쇄 도전체 및 금속면도 표면 층의 부품들에 대한 접속에 관여하게 된다.
PTH와 블라인드 비아의 형성 후 PWB에 대한 추가적인 프로세싱(processing)이 행해지는데, PTH 및 블라인드 비아로 인해서 이 추가적인 프로세싱이 방해를 받을 수도 있다. 전형적으로, PTH 및 블라인드 비아는 금속 시트로 PWB의 표면을 형성할 때 동시에 PWB을 통해 형성된다. 그 다음, 인쇄 도전체 및 표면 패드를 양성 또는 음성 포토리소그라피(positive or negative photolithography) 프로세스에 의해 형성하는데, 이 경우 광결상 재료(photoimageable material : PIM)를 이용하여 도전체 또는 이들의 보완물(complement)을 규정하고 감법 에칭(subtractive etching) 또는 패턴 도금 프로세스(pattern plating process)를 이용하여 그들 구조물을 형성한다. 그 다음의 제조 프로세스에서는, PIM을 도전체 위에 땜납 마스크(solder mask) 또는 보호용 피복물로서 사용하기 위해 도포하거나, 영구적인 유전체 재료로 사용하기 위해 도포할 수도 있는데, 이 영구적인 유전체 재료 위에는 부가적인 재료층이 증착되어 차후 회로화된다.
양성 또는 음성 톤(positive or negative tones)으로, 각종 두께로, 또한 고체 또는 액체 형태(dry or liquid form)로 광범위한 PIM 어레이가 에칭 또는 도금 레지스트(etching or plating resist)로서 상업적으로 사용될 수 있으며, 또한 땜납 마스크로서 임시적으로 사용되거나 영구적인 도포 목적으로 상업적으로 사용될 수 있다. 이들 어떠한 경우에 있어서도, 초기에 PIM은 경화되지 않은 상태로서 점성을 가지며 변형가능하며, 이 액체 재료가 고체 막 재료(dry film material)보다 더 낮은 점도(viscosity)를 갖는다. 음성 PIM의 경우, 마스크를 통한 UV 광의 노출에 의해서 PIM은 부분적으로 경화되어 점도가 증가하게 된다. 추가적인 노광이나 가열에 의해 PIM은 더욱 경화되고 그의 점도는 유리 상태까지 증가한다. 임시적인 포토레지스트(temporary photoresists)는 전형적으로 회로화 프로세스(circuitized process)에 이용되고, 회로 라인의 형성 후에 제거된다. 영구적인 포토레지스트는 땜납 마스크용으로 또한 유전체 층으로서 이용되며, 임시적인 레지스트보다 인쇄 배선 기판 제조 프로세스에서 사용되는 화학약품에 대해 더 큰 내성을 갖는다.
PIM을 이용하는 감법 에칭 프로세스의 일례로서는 다음과 같은 것이 있다. 드릴링에 의한 PTH 및 블라인드 비아의 형성 후, 표면, PTH 및 비아를 포함한 전체 인쇄 배선 기판을 0.7 밀(mil) 두께로 구리 도금을 한다. 그 다음, 구리 금속층위에 Hercules 사의 CFI 1.3과 같은 고체 막 음성 PIM을 도포한다. 그 다음, 원하는 도전체 형상의 PIM 부분만을 마스크를 통한 UV 광에 의해 경화시킨다. UV 광에 의한 노광 후, 경화되지 않은 PIM 부분을 1 %의 탄산나트륨 용액(1 % solution of sodium carbonate)을 사용하여 현상(develope)하거나 세척(wash)한다. 그 다음, 구리 금속 시트의 노출된 부분만을 구리 염화물(cupric chloride)과 같은 화학 재료에 의한 습식 에칭 프로세스(wet etching process)방법을 이용하여 제거해서, 경화된 PIM 부분 밑에 인쇄 도전체를 형성한다. 그 다음, 경화된 PIM 부분을 duPont 사의 S1100x와 같은 스트리퍼(stripper)를 이용하여 제거한다.
패턴 도금에서 PIM의 사용 예는 다음과 같다. PTH 및 블라인드 비아를 드릴링 또는 다른 방법으로 형성한 후, 얇은(100 마이크로인치(micro-inches) 이하) 구리 층을 전체 인쇄 배선 기판 표면과 PTH 및 블라인드 비아의 벽에 무전해 방식으로(electrolessly) 도금한다(또는 다른 식으로 증착한다). 그 다음, 구리 층 위에 Hercules 사의 CFI 1.3과 같은 고체 막 PIM을 도포한다. 그 다음, 원하는 도전체의 보완적 형상을 가진 PIM 부분만을 마스크를 통한 UV에 의해 경화시킨다. 그 다음 경화되지 않은 PIM 부분을 탄산나트륨 용액을 사용하여 현상시키거나 세척한다. 그 다음, 얇은 금속 시트를 공통 전위에 전기적으로 접속하고, 그 얇은 금속 시트의 노출된 부분을 원하는 두께로 전기적인 구리 도금을 하여 인쇄 도전체를 형성시킨다. 최종적으로, 경화된 PIM을 duPont 사의 S1100x와 같은 스트리퍼를 이용하여 제거하며, 경화된 PIM 밑에 있는 얇은 구리 층을 구리 염화물의 수용액(aqueous of cupric chloride)을 사용하는 플래쉬 에칭(flash etching)에 의해 제거한다.
땜납 마스크 응용에서 PIM의 사용 예는 다음과 같다. 금속 층의 회로화 후 금속 층 위에 Taiyo 사의 PSR-4000 AUS-5와 같은 액체 PIM을 도포한다. 그 다음, PIM을 원하는 패턴의 땜납 마스크를 통해 UV 광에 노출시킨다. 그 다음 노광되지 않은 땜납 마스크를 1 %의 탄산나트륨과 같은 현상 용액으로 세척하고 마스크를 완전히 경화시킨다. 땜납 마스크의 목적은 인쇄 배선 기판의 최상층(top layer)에 있는 회로를 보호하고, 다음에 이어지는 어셈블리 프로세스에 있어서 납의 흐름을 제한하기 위한 것이다.
영구적인 유전체 층으로서 PIM의 사용 예는 다음과 같다. 회로화된 금속층, PTH 및 블라인드 비아 위에 Morton Chemical's 사의 Laminar LB-404와 같은 고체 막 PIM을 도포한다. 그 다음, PIM 부분들 중, 하부 금속층에 대한 차후의 접속을 위해 포토비아(photovias)라고 불리는 홀을 형성하고자 하는 부분을 제외한 나머지 부분을 UV 광에 노출시킨다. 그 다음, 탄산 프로필렌(propylene carbonate)을 이용하여 PIM을 현상시켜 포토비아로부터 노출되지 않은 PIM을 제거하고 PIM을 완전히 경화시킨다. 다음, 구리 도금 프로세스(copper plating process)를 이용하여 포토비아와 PIM의 표면을 도금시킨다. 그 다음, 구리 표면을 감법 회로화하여 영구적인 PIM의 최상부 위에 도전체를 형성한다. 최종적으로, 또 다른 PIM을 상술한 바와 같이 땜납 마스크로서 도포할 수도 있다.
상술한 각 인쇄 배선 기판 제조 단계에서는, 인쇄 배선 기판에 있는 홀의 존재 때문에 PIM의 사용에 있어 어떤 문제가 발생될 수 있다. PIM을 최초로 인쇄 배선 기판 표면에 도포할 때의 PIM 점성에도 불구하고, PIM은 PTH 또는 블라인드 비아 내로 늘어져(sag) PIM의 표면이 비평탄화(non-planar) 될 수도 있다. 이 같은 비평면성으로 인해 후속 경화 프로세스의 분해능이 저하되는데, 이는 UV 마스크가 평탄한 표면을 위한 형상을 갖고, 필드의 깊이(depth of field)가 매우 한정되어 있기 때문이다.
또한, PIM을 인쇄 배선 기판의 표면에 도포해도 PIM이 단절없이 PTH의 내경을 횡단하지 못할 수도 있다. 이러한 단절은, 회로화(circuitization)하는데 PIM을 사용하는 경우에 있어서, 부식성의 프로세스 화학재료가 PTH 내로 흘러 들어가 PTH를 손상시킬 수도 있다. 또한, 그러한 단절은, 영구적인 PIM을 땜납 마스크로서 사용하는 경우에 있어서, 땜납 또는 플럭스(flux)가 PTH에 흘러 들어가 PTH을 손상시킴으로써 어셈블리 프로세스를 망칠 수도 있게 한다. 이와 유사하게, 집적회로와 같은 표면 실장 부품의 보강을 위해 사용되는 액체 접착제(liquid adhesives)가 홀 속으로 침투해 들어가므로, 접착제가 낭비되고 심지어는 PWB 후면부가 오염될 수도 있다. 인쇄 배선 기판 홀에서의 단절을 피하기 위해서는 포토레지스트를 더욱 두껍게 해야 하고 또한 덜 부합적으로(conformable) 해야 하지만, 이로 인해 스탠드오프(standoff)가 더욱 커지게 되며 분해능이 더욱 불량하게 된다. 게다가, 이러한 포토레지스트를 PTH 위에 적합하게 부착시키기 위해서는 포토레지스트를 PTH의 내경 너머로 상당히 연장시켜야만 하는데, 이렇게 하면 회로화 프로세스에서 PTH 주위의 포토레지스트 점유 영역이 더 커짐으로 인해서 인쇄 배선 기판 상의 표면적이 낭비된다. PIM을 땜납 마스크로서 사용하는 경우, 표면 실장 부품들의 상호 연결을 위한 패드(pad)용으로 할당할 수 있는 인쇄 배선 기판 표면이 보다 작아진다. 표면적의 보존을 위한 하나의 방안으로, 미국 특허 제 5, 487, 218 호에서는 PTH 내에 도전성 재료를 충진시키고 그 충진된 PTH 위에 캐리어 상의 집적회로와 같은 부품을 직접 납땜한다. 따라서, 부품을 수용하는 패드에 이르는 인쇄 도전체를 제공하기 위해 추가적인 표면적을 이용해야 할 필요가 없다. 마찬가지로, 부품에 연결된 와이어(wire)의 자유단부(free end)를 PTH로부터 떨어져 있는 패드에 연결하는 대신에 PTH 위에 직접 연결할 수 있다. 또한, 미국 특허 제 5,478,218 호에는, 먼저 구리 시트에 충진 재료를 도포하고 그 시트를 PWB 위에 배치한 다음에 진공을 이용하여 충진 재료를 홀 내로 끌어들이는 식으로 PTH에 도전성 충진 재료를 충진시키는 방법이 개시되어 있다. 이 충진 방법이 효과적이기는 하나 어떤 상황에서는 다른 충진 방법이 바람직할 것이다.
따라서, 본 발명의 목적은 PTH 및 블라인드 비아(blind vias)를 간단하고도 효과적인 방법으로 충진하기 위한 방법을 제공하고자 하는 것이다.
본 발명은 인쇄 배선 기판(printed wiring board: PWB)의 홀(hole)을 충진(filling)하는 방법 및 그 결과의 PWB를 개시한다. 제조의 중간 단계(intermediate stage) 동안, PWB는 여러 층 상에 금속화 부분을 가진 적층 유전체 시트(lamination of dielectric sheets) 및 도금된 관통 홀(plated through hole : PTH)을 포함한다. 광결상 재료(photoimageable material)를 유전체 시트 적층체의 표면에 형성하여 PTH를 덮는다. PTH를 덮는 영역의 광결상 재료를 부분적으로 경화(cure)시킨다. 광결상 재료의 나머지를 현상하여 제거한다. 그 다음, PTH를 덮는 영역 내에 있는 부분적으로 경화된 광결상 재료를 PTH 내로 밀어넣어 플러그(plug)를 형성한다. 밀어넣는 단계 동안, 플러그를 더욱 경화시킨다. 어떤 응용에 있어서는, 플러그를 기계적으로 연마(abrade)하여 플러그의 표면이 유전체 시트 적층체의 한쪽 표면 또는 양쪽 표면과 동일한 높이로 되게 한다. 이 플러그는 땜납 마스크(solder mask)로서 이용될 수 있으며, 또한, 그 플러그는 점도(viscosity)가 낮은 광결상 재료 또는 점도가 낮은 다른 재료의 또 다른 층이 유전체 시트 적층체 위에 형성될 수 있게 하여, 홀(현재는 막혀있음)이 그러한 추가적인 층의 형성을 방해하지 않도록 한다.
본 발명의 다른 실시예에 따르면, 초기에는 적층체의 표면에 형성되어 있다가 궁극적으로는 홀을 충진하게 되는 광결상 재료는 낮은 점도를 갖고 있어, 그 재료를 PTH 내에 밀어넣기 전에 그 재료는 부분적으로 PTH 내로 침투하게 된다.
도 1a는 본 발명에 따른 제조 프로세스 중 중간 단계에서 PWB의 단면도,
도 1b는 본 발명에 따른 대체적인 제조 프로세스 중 중간 단계에서 PWB의 단면도,
도 2a는 제조 프로세스 중 후속 단계 동안의 도 1a의 PWB의 단면도,
도 2b는 제조 프로세스 중 후속 단계 동안의 도 1b의 PWB의 단면도,
도 3은 제조 프로세스 중 후속 단계 동안의 도 2의 PWB의 단면도,
도 4는 제조 프로세스 중 후속 단계 동안 도 3의 PWB의 단면도,
도 5는 본 발명에 따른 또 다른 제조 프로세스 중 후속 단계 동안의 도 1a 또는 도 1b의 PWB의 단면도,
도 6은 이 다른 제조 프로세스 중 후속 단계 동안의 도 5의 PWB의 단면도,
도 7은 이 다른 제조 프로세스 중 후속 단계 동안의 도 6의 PWB의 단면도,
도 8은 도 1a 또는 도 1b의 중간 단계를 대체할 수 있는 발명에 따른 대체적인 제조 프로세스 중 중간 단계 동안의 PWB의 단면도,
도 9는 제조 프로세스 중 후속 단계 동안의 도 8의 PWB의 단면도,
도 10은 제조 프로세스 중 후속 단계 동안의 도 9의 PWB의 단면도,
도 11은 제조 프로세스 중 후속 단계 동안의 도 10의 PWB의 단면도,
도 12는 제조 프로세스 중 후속 단계 동안의 도 4 또는 도 7의 PWB의 단면도,
도 13은 제조 프로세스 중 후속 단계 동안의 도 4 또는 도 7의 PWB의 단면도,
도 14는 제조 프로세스 중 후속 단계 동안의 도 4 또는 도 7의 PWB의 단면도,
도 15는 제조 프로세스 중 후속 단계 동안의 도 14의 PWB의 단면도,
도 16은 제조 프로세스 중 후속 단계 동안의 도 12의 PWB의 단면도,
도 17은 제조 프로세스 중 후속 단계 동안의 도 16의 PWB의 단면도.
도면의 주요 부분에 대한 부호의 설명
10 : 인쇄 배선 기판(PWB) 11 : 유전체 층
12 : 금속 층 14 : 도금된 관통 홀(PTH)
17, 117 : 광결상 재료(PIM) 층 21, 59 : UV 광
22, 22', 62, 62', 122, 122' : 플러그
24, 124 : 이형 시트 25, 58 : 압력
31, 32, 33, 34, 41, 42, 43, 56, 57, 58, 59 : 도체
51 : 구리 층 52 : 전자 부품
54 : 땜납 볼 55 : 땜납 페이스트
71 : 포토비아 72 : 금속화 부분
73, 74, 75 : 회로화 부분
이제, 전체에 걸쳐서 동일한 번호로 동일한 요소를 나타내는 도면을 상세히 참조하면, 도 1a에는 본 발명에 따른 제조 프로세스의 중간 단계에서 인쇄 배선 기판(Printed Wiring Board : PWB)(10)이 도시된다. 여기서 사용하는 “인쇄 배선 기판”이란 용어에는 인쇄 회로 기판, 칩 캐리어(chip carrier), 멀티-칩 모듈(multi-chip module)이 포함된다. 이 단계에서, PWB(10)는 적층된 다수의 유전체 층(11)을 포함한다. 각 유전체 층은 예를 들어 폴리이미드(polyimide), 에폭시(epoxy), BT(비스말레이미드 트리아진(Bismaleimide Triazine)) 또는 플루오로 폴리머(fluoro-polymer) 재료로 이루어지는데, 이들 재료는 무기질 또는 유기질 섬유나 충진재로 강화시킬 수도 있다. 이미 알려진 적합한 유전체 재료의 예로서는 IBM 사의 Driclad(상표명) 재료, Rogers사의 RO2800 재료 또는 E. I. DuPont deNemours 사의 Kapton 재료가 있다. 내부 유전체 층들 중의 어떤 것들은 그 위에 도전체(도시 안 함)가 인쇄되며, 내부 유전체 층들 중의 나머지 것들은 접지면 또는 전원면(ground or power plane)으로서의 역할을 하는 금속 시트(sheet)(도시 안 함)를 포함할 수도 있다. 이 단계에서, 최외측 유전체 시트 위에 금속 층(12) 예를 들어 0.5 - 1.0 밀(mil) 두께의 구리 시트를 적층, 도금 또는 증발부착시킨다. 유전체 층들을 통과하는 홀(hole)을 드릴링(drill), 펀칭(punch) 또는 용발(ablate)에 의해 형성하고, 그 다음 그 홀을 다른 금속 층으로 도금하여 2 - 300 밀 높이의 도금된 관통 홀(plated through hole : PTH)(14)을 형성한다. 홀의 내경은 예를 들어 2 - 50 밀이다.
이제, 금속 층(12)을 회로화하고 그 다음에는 발명이 속하는 기술분야 및 그 분야의 종래기술에서 전술한 감법(subtractive) 에칭 프로세스 또는 패턴 도금 프로세스를 사용하여 후술하는 바와 같이 홀 충진 프로세스를 행한다. 선택적으로, 이러한 회로화 프로세스를 홀 충진 프로세스 다음에 행할 수도 있다. 이들 중의 어떠한 경우에 있어서도, 금속층을 회로화한 다음에는 포토비아(photovias)를 가진 영구적인 광결상 재료(photoimageable material : PIM)를 부가하거나 또는 홀 충진 프로세스 후 땜납 마스크(solder mask)를 부가할 수도 있다. 상술한 제조 단계들은 모두 잘 알려진 것으로서, 이들 및 다른 제조 단계들의 세부사항에 대해서는 미국 뉴욕주 소재의 McGraw-Hill Book 사가 1988년에 발행한 “Principles of Electronic Packaging”이란 제목의 서적(저자명 : Donald P. Seraphim, Ronald Lasky, Che-Yu Li) 및 미국 뉴욕주 소재의 Van Nostrand Reinholt사가 1988년에 발행한 “Microelectronic Packaging Handbook”이란 제목의 서적(저자명 : Rao Tummala, Eugene J. Rymaszewski)으로부터 알 수 있다.
다음은 본 발명에 따른 홀 충진 프로세스이다. 층(12) 및 PTH(14) 위에 실질적으로 균일한 두께의 광결상 재료(PIM)의 층(17)을 도포한다. PIM은 Morton Chemical 사의 고체 막 형태(dry film form)의 Laminar LB-404 재료, Taiyo 사의 액체 형태(liquid form)의 SR-4000 AUS-5, Taiyo 사의 액체 형태의 PSR-4000 H84, Enthone 사의 액체 형태의 DSR 3241 또는, duPont 사의 고체 막 형태의 Vacrel/Riston을 포함한다. 고체 막 형태의 실온 출발 점도(room temperature starting viscosity)는 200,000 내지 20,000,000 프와즈(poise)인 반면에, 액체 막 형태의 실온에서의 점도는 200 내지 2,000 프와즈이다. PIM 두께가 PTH(14)의 높이보다 2 밀 두꺼운 것이 바람직한데, 이 두께는 PTH(14)의 높이에 따라 2 내지 50 밀로 할 수 있다. 또한, PIM에 구리 입자를 섞어 열적 및/또는 전기적 도전성을 향상시킴으로써 PTH(14) 내에 남겨진 PIM에 전기 부품이 직접 납땜 접속될 수 있게 할 수 있다. 이와는 달리, PIM에 세라믹 입자, 예를 들어 실리카 또는 알루미늄 질화물(silica or aluminum nitride)을 섞어(충진시켜) 열적 도전성을 향상시키고 열적 팽창 계수를 감소시킬 수도 있다. 이들 양자의 어떤 경우에 있어서도,충진 입자의 크기를 25 ㎛ 이하로 할 수 있으나 충진된 PIM을 스크리닝(screening)에 의해 도포하는 경우에는 스크린 메쉬(screen mesh)보다 작게 해야 한다. 충진 입자가 불투명한 입자인 경우, 그들 입자를 PIM 체적의 약 50 % 이하로 할 수도 있다.
모노머(monomer)의 화학적 구조를 변경시키거나, 액체 모노머의 양을 변경시키거나, 실리카 충진제와 같은 시소트로픽제(thixotropic agent)를 첨가하거나, PIM을 프로필렌 글리콜 모노메틸 에테르(propylene glycol monomethyl ether)와 같은 용매로 희석시키거나, 폴리머(polymer)를 부분적으로 경화/가교 결합(curing/cross-linking)시킴으로서, PIM의 점도를 변경하여 다음의 프로세싱 요건들을 충족시킬 수 있다. 액체는 PIM을 방울(blob)로 도포하고 그 PIM을 블레이드(blade)로 펼침으로써 롤러 또는 슬로트(roller or slot) 코팅이나 스크린 코팅에 의해서 도포시킬 수 있다. 고체 막 PIM은 통상의 제조 장비를 사용하여 금속 층(12)에 핫 롤(hot roll) 방식으로 적층시키거나 진공 적층시킬 수도 있다. 그 다음에는 고체 막 PIM에 열 및 압력을 가하여 그 PIM을 표면 토포그래피(topography)에 부합(conform)시키는 것이 필요하다. 점도를 낮추고 고체 막을 표면 토포그래피에 부합시키는데 충분한 정도로 90 - 120 ℃의 온도 및 5 - 15 psi의 압력을 1 - 2 분 동안 인가한다.
PIM이 PTH(14)내로 늘어지거나 침투하는(sag or seep) 양은 그 PIM의 점도 및 PTH의 직경에 따라 달라지는데, 이 양은 프로세싱 동안 인가되는 외력(external force)과 중력 및 모세관력(gravity and capillary force)에 의해서 영향을 받는다. 도 1a는 비교적 적은 늘어짐/침투의 양을 나타내고 도 1b는 비교적 많은 늘어짐/침투의 양을 나타낸다. 점성이 낮은 PIM은 압력을 인가하지 않아도 표면 토포그래피에 양호하게 부합되는 경향을 보인다.
PIM의 도포 후, PTH(14)(금속 시트(12) 내의 다른 모든 홀)와의 정합을 위한 아트웍(artwork)을 준비하여 PTH(14)와 정합시킴으로써 PTH(14)(금속 시트(12) 내의 다른 모든 홀) 위의 PIM 영역이 UV 광(21)에 노광되고 그 노광된 PIM이 경화/가교결합되어 그 PIM이 이후의 용매 현상 프로세스에 대해 내성을 갖게 한다. 이것은 또한 실온에서 PIM이 고체로 되게 한다(그러나, 반드시 완전하게 경화되게 하지는 않음). 아트웍의 크기는 PTH(14) 위의 노광된 PIM 영역이 PTH(14)의 특정 내경보다 대략 1 밀 크게 되도록 하는 크기이다. 이것은 PTH(14)의 형성 및 PTH(14)와 아트웍의 정합에 있어서의 허용오차를 고려한 것이다. 이것은 또한 후술하는 바와 같이 PIM의 단면이 PTH(14)를 완전히 충진시킬 수 있을 정도로 충분하게 되도록 한다. (이와는 달리, 칩 캐리어와 같은 얇은 PWB의 경우에는, 어떠한 포토마스크도 필요하지 않으나, 그 대신에, UV 광을 PTH(14) 및 어떤 다른 홀들을 통해 상향으로 비추어 PTH(14) 및 어떤 다른 홀들 위의 PIM을 경화시킨다.). 노광된 PIM의 100 % 미만, 예를 들어 20 - 80 %를 경화시켜 그 PIM이 실온에서는 유동화되지 않으나 그보다 높은 온도에서는 유동화되게 함으로써 후술하는 바와 같은 압력 하에서 PTH(14)의 홀 형상에 부합되도록 하는 것이 바람직하다. 다음, 노광되지 않은 PIM을 제거하되, Laminar LB-404에 대해서는 탄산 프로필렌(propylene carbonate)과 같은 용매 기반 현상 용액(solvent based developing solution)을 사용하여 제거하고 수성 처리된(aqueous processed) PIM에 대해서는 1 %의 탄산나트륨(sodium carbonate)을 사용하여 제거한다. 이렇게 함으로써, 도 1a의 PIM 층(17)의 경우에는 도 2a에 도시한 바와 같이, 또한 도 1b의 PIM 층(17)의 경우에는 도 2b에 도시한 바와 같이 PTH(14)(및 다른 모든 홀들) 위에 부분적으로 경화된 PIM 재료의 “플러그(plug)”(22)가 남게 된다. 다음, PIM 플러그(22)(및 다른 모든 PIM 플러그)를 포함하는 PWB(10)의 양면을 도 2a 및 2b에 도시한 바와 같이, 예를 들어 0.5 - 5.0 밀 두께의 Teflon(E. I. DuPont deNemours 사의 상표명) 이형 시트(release sheet)(24)로 덮는다. 그 다음, 도 3에 도시한 바와 같이 플러그(22)(및 다른 모든 플러그)를 연성화시켜 PTH(14)(다른 모든 홀) 내로 밀어넣기 위해 PWB(10)를 150 ℃까지 가열하면서 플랫 베드 프레스 또는 오토클레이브(flat bed press or autoclave)를 사용하여 Teflon 시트(24) 위에 압력(25)을 인가한다. 압력의 크기는 PIM 플러그(22)의 경화도 및 PTH(14)(다른 모든 홀)의 크기에 따라 달라진다. UV 노광에 의해 50 %까지 경화시킨 12 밀 두께의 Laminar LB-404 재료로 PIM을 구성하고 PTH(14)의 내경 및 깊이를 각각 10 밀로 한 경우, 적당한 압력은 50 - 100 psi이며 적당한 온도는 150 ℃이다. 이러한 노광, 압력 및 가열은 또한 PIM 플러그(22)(및 다른 모든 플러그)의 경화를 완전하게 한다. 다음, 이형 시트(24)를 제거한다. 전형적으로, 플러그(22)는 PWB(10)의 한면 또는 양면으로부터 외측으로 돌출될 것이다. 플러그(22)를 PTH(14)에 대한 땜납 마스크로서 사용하는 본 발명의 어떤 응용에 있어서는, 플러그(22)를 PWB(10)의 표면과 동일한 높이로 할 필요는 없고 도 3에 도시한 바와 같이 (이형 시트 없이) 최종 제품에 사용한다. 이 같은 응용의 경우, 주목해야 할 것은 땜납 마스크 플러그를 PTH(14)의 내경 너머로 (연장한다고 하더라도) 많이 연장하지 않으므로 발명이 속하는 기술분야 및 그 분야의 종래기술에서 전술한 땜납 마스크 표면 패치(patch)와 같이 표면 영역을 낭비하지 않는다는 것이다. 후술하는 본 발명의 다른 응용들에 있어서는, PWB(10)의 한면 또는 양면으로부터 돌출하는 플러그(22)를 경화된 에폭시를 제거할 수 있는 기계적 연마 또는 화학적 홀 세정에 의해 제거할 수 있다. 그 결과의 플러시 플러그(flush plug)(22'), 즉 PWB(10)의 표면과 동일한 높이의 플러그(22')를 도 4에 도시한다.
도 5 내지 7은 본 발명에 따른 다른 제조 프로세스를 도시한 것이다. 먼저, 액체 형태의 PIM(17)을 도 1a 및 1b에 도시하고 설명한 바와 같이 금속 층(12)의 표면에 도포한다. 이 액체 PIM(17)의 점도는 200 내지 2,000 psi로 하는 것이 바람직하다. PIM(17)을 금속 층(12)의 표면 위에 도포한 후, 그 PIM 위와 PWB(10) 아래에, 예를 들어 1밀 두께를 가진, 또한 마일러 폴리에스터(Mylar polyester)로 이루어진 이형 시트(124)를 배치하고, 그 다음 플랫 베드 프레스 또는 오토클레이브, 핫 롤 라미네이터 또는 진공 라미네이터를 사용하여 압력(58)을 인가함으로써, 도 5에 도시한 바와 같이 PIM(17)이 PTH(14)(및 다른 모든 홀) 내로 밀어넣어지게 한다. 액체 PIM을 250 프와즈의 점도를 가진 12 밀 두께의 Taiyo 사의 PSR-4000 AUS-5 재료로 구성하고 PTH의 내경 및 깊이를 각각 10 밀로 한 경우, 적당한 압력은 15 psi이다. 이와는 달리, 상기한 액체 PIM 대신에 전형적으로 한면 상에 폴리에스터 이형 시트가 제공된 Laminar LB-404와 같은 고체 막 PIM을 사용할 수 있다.고체 막 PIM을 1,000,000 프와즈의 점도를 가진 12 밀 두께의 재료로 구성하고 PTH의 내경 및 깊이를 각각 10 밀로 한 경우, 적당한 압력은 100 psi이다. PIM의 점도를 감소시키기 위해서 압력을 인가하는 동안 2 분간에 걸쳐 95 - 120 ℃까지 온도를 상승시킬 수도 있으나, 이러한 온도는 PIM(17)의 가교결합을 방지하기에 충분한 정도로 낮아야 한다.
액체 및 고체 막 PIM(17)의 양자의 경우에 있어서, 압력은 금속 층(12)의 표면 상에서 PIM(17)이 평탄화되게 하며 도 5에 도시한 바와 같이 PIM(17)을 PTH(14)(및 다른 모든 홀) 내로 밀어넣는다. 그러나, 그 압력은 PTH(14)위에 있는 PIM(17)의 표면 중 최하측점이 금속 층(12)의 표면 아래로 내려가지 않도록 완화되어야 한다. 다음, 마스크를 사용하여 UV 광(59)이 PTH(14)(및 다른 모든 홀) 상으로 향하게 해서 PTH(14)(및 어떤 다른 홀) 내의 PIM이 경화되게 하되 금속 층(12)의 표면 상에 있는 PIM의 나머지 부분은 경화되지 않게 한다. 이와는 달리, PTH(14) 및 어떤 다른 홀들을 통해 상향으로 광을 비추어 그들 홀 위의 PIM을 경화시키는 식으로 UV 노광을 행할 수도 있다. 이렇게 해서 도 6에 도시한 바와 같이 플러그(62)가 PTH(14) 내에 또한 PTH(14) 위에 형성된다(또한 다른 플러그들은 다른 홀들 내에 형성된다). 다음, 금속 층(12)의 표면 상에 있는 PIM의 나머지 경화되지 않은 부분을 적당한 용매를 사용하여 제거시켜 PTH(14) 내에 경화된 플러그(62)를 남긴다(또한 다른 홀들 내에 다른 경화된 플러그들을 남긴다). 전형적으로, 경화된 플러그(62)는 PWB(10)의 한면 또는 양면으로부터 외측으로 돌출하는데, 이것은 땜납 마스크로서 사용하기에 적합할 수도 있다. 그러나, 평면이 요구되는 경우의 다른 응용에 있어서는, 그 돌출부분을 전술한 기계적 연마 또는 화학적 홀 세정에 의해 제거할 수 있다. 그 결과의 플러시 플러그(62'), 즉 PWB(10)의 표면과 동일한 높이의 플러그(62')를 도 7에 도시한다.
도 8 내지 11은 본 발명에 따른 다른 홀 충진 프로세스를 도시한 것이다. 일반적으로, 도 8 내지 11의 홀 충진 프로세스는 도 1a, 2a, 3 및 4의 홀 충진 프로세스와 유사한데, 단지 도 8 내지 11에서 사용하는 원래의 PIM 층(117)이 PWB보다 얇아서 최종 플러그(122')가 PTH(14)를 완전하게 충진시키지 못하게 된다는 점만이 다르다. 그럼에도 불구하고, 그 최종 플러그는 플러시 시일(flush seal), 즉 그의 표면이 PTH(14)의 상면과 동일 높이로 되는 시일을 제공하는데 유용하다.
도 8에 도시한 바와 같이, 금속 층(12) 및 PTH(14) 위에 실질적으로 균일한 두께의 광결상 재료(PIM)의 층(117)을 도포한다. PIM(117)은 PIM(17)에 대해 전술한 재료들 중의 어떤 재료를 포함할 수도 있고 금속 층(12)에 도포될 수도 있는데, 단지 PIM(117)을 금속 층(12)에 도포하는 때 PIM(117)의 점도를 충분히 높게 하여 PIM(117)이 PTH(14) 내로 침투하지 못하도록 해야 한다는 것만이 다르다. 본 발명의 이 실시예에서, PIM(117)의 두께는 PTH(14)의 높이보다 작으나 적어도 2 밀이다.
PIM(117)을 금속 층(12)의 표면 위에 도포한 후, PTH(14)(금속 시트(12) 내의 다른 모든 홀)와의 정합을 위한 아트웍을 준비하여 PTH(14)와 정합시킴으로써 PTH(14)(금속 시트(12) 내의 다른 모든 홀) 위의 PIM(117) 영역이 UV 광(21)에 노광되고 그 노광된 PIM이 경화/가교결합되어 그 PIM이 이후의 용매 현상 프로세스에대한 저항력을 갖게 한다. 이것은 또한 실온에서 PIM이 고체로 되게 한다(그러나, 반드시 완전하게 경화되게 하지는 않음). 아트웍의 크기는 PTH(14) 위의 노광된 PIM 영역이 PTH(14)의 특정 내경보다 대략 1 밀 크게 되도록 하는 크기이다. 이것은 PTH(14)의 형성 및 PTH(14)와 아트웍의 정합에 있어서의 허용오차를 고려한 것이다. 이것은 또한 후술하는 바와 같이 PIM의 단면이 PTH(14)를 완전히 충진시킬 수 있을 정도로 충분하게 되도록 한다. (이와는 달리, 칩 캐리어와 같은 얇은 PWB의 경우에는, 어떠한 포토마스크도 필요하지 않으나, 그 대신에, UV 광을 PTH(14) 및 어떤 다른 홀들을 통해 상향으로 비추어 PTH(14) 및 어떤 다른 홀들 위의 PIM을 경화시킨다). 노광된 PIM의 100 % 미만, 예를 들어 20 - 80 %를 경화시켜 그 PIM이 실온에서는 유동화되지 않으나 그보다 높은 온도에서는 유동화되게 함으로써 후술하는 바와 같은 압력 하에서 PTH(14)의 홀 형상에 부합되도록 하는 것이 바람직하다. 다음, 노광되지 않은 PIM을 제거하되, Laminar LB-404에 대해서는 탄산 프로필렌과 같은 용매 기반 현상 용액을 사용하여 제거하고 수성 처리된 PIM에 대해서는 1 % 의 탄산나트륨을 사용하여 제거한다. 이렇게 함으로써, 도 9에 도시한 바와 같이 PTH(14)(및 다른 모든 홀들) 위에 부분적으로 경화된 PIM 재료의 “플러그”(122)가 남게 된다. 다음, PIM 플러그(122)(및 다른 모든 PIM 플러그)를 포함하는 PWB(10)의 상면을 도 9 및 10에 도시한 바와 같이 Teflon(E.I.DuPont deNemours 사의 상표명) 이형 시트(release sheet)(24)로 덮는다. 그 다음, 도 10에 도시한 바와 같이 플러그(122)(및 다른 모든 플러그)를 연성화시켜 PTH(14)(다른 모든 홀) 내로 밀어넣기 위해 PWB(10)를 150℃까지 가열하면서 플랫 베드 프레스 또는 오토클레이브를 사용하여 Teflon 시트(24) 위에 압력(25)을 인가한다. 압력의 크기는 PIM 플러그(122)의 경화도 및 PTH(14)(다른 모든 홀)의 크기에 따라 달라진다. UV 노광에 의해 50 %까지 경화시킨 12 밀 두께의 Laminar LB-404 재료로 PIM을 구성하고 PTH(14)의 내경 및 깊이를 각각 10 밀로 한 경우, 적당한 압력은 50 - 100 psi이며 적당한 온도는 150 ℃이다. 이러한 노광, 압력 및 가열은 또한 PIM 플러그(122)(및 다른 모든 플러그)의 경화를 완전하게 한다. 다음, 이형 시트(24)를 제거한다. 전형적으로, 플러그(122)는 PWB(10)의 상면으로부터 외측으로 돌출될 것이다. 플러그(122)를 PTH(14)에 대한 땜납 마스크로서 사용하는 바와 같은 본 발명의 어떤 응용에 있어서는, 플러그(122)를 PWB(10)의 표면과 동일한 높이로 할 필요는 없고 도 10에 도시한 바와 같은 최종 제품(이형 시트 없음)에 사용한다. 이 같은 응용의 경우, 주목해야 할 것은 땜납 마스크 플러그가 PTH(14)의 내경 너머로 (연장한다고 하더라도) 크게 연장하지 않으므로 발명이 속하는 기술분야 및 그 분야의 종래기술에서 전술한 땜납 마스크 표면 패치와 같이 표면 영역을 낭비하지 않는다는 것이다. 후술하는 본 발명의 다른 응용들에 있어서는, PWB(10)의 상면으로부터 돌출하는 플러그(122)를 경화된 에폭시를 제거할 수 있는 기계적 연마 또는 화학적 홀 세정에 의해 제거할 수 있다. 그 결과의 플러시 플러그(122'), 즉 PWB(10)의 표면과 동일한 높이의 플러그(122')를 도 11에 도시한다.
금속 층(12)을 홀 충진 프로세스 전에 회로화하지 않는 경우에는, 그 금속층을 발명이 속하는 기술분야 및 그 분야의 종래기술에서 전술한 방법들에 따라 회로화할 수도 있다. 예를 들어, 회로화의 패턴 도금 프로세스를 사용하여, 12에 도시한 바와 같이 도전체(31, 32, 33, 34)를 형성할 수 있다. 도전체(34)는 플러그(22' 또는 62') 위에 형성된다. 패턴 도금 프로세스에서는 Hercules 사의 CFI 1.3을 포함하는 플러그(22' 또는 62') 위에 있는 1 또는 2 밀의 부가적인 임시 포토레지스트 층(도시 안 함)을 제거하는 것이 필요한데, 이러한 제거는 플러그(22' 또는 62')는 제거하지 않을 수산화나트륨 용액으로 행한다.
또한, 패턴 도금 프로세스 대신에 감법 회로 프로세스를 사용하여 도 13에 도시한 바와 같이 금속 층(12)으로부터 도전체(41, 42, 43)를 형성할 수 있다. 감법 회로 프로세스에서는 Hercules 사의 CFI 1.3을 포함하는 플러그(22' 또는 62')위에 있는 1 또는 2밀의 부가적인 포토레지스트 층(도시 안 함)을 제거하는 것이 필요한데, 이러한 제거는 플러그(22' 또는 62')는 제거하지 않을 수산화나트륨 용액으로 행한다.
또한, 도 14에 도시한 바와 같이 금속 층(12) 및 플러시 플러그(22' 또는 62')위에 금속 층(64)을 블랭킷 도금(blanket plate)한 다음, 도 15에 도시한 바와 같이 도전체(56, 57, 58, 59)를 감법 에칭하되 도전체(59)가 플러시 플러그(22' 또는 62')위에 있게 에칭한다. 감법 에칭 프로세스에서는 Hercules 사의 CFI 1.3을 포함하는 플러그(22' 또는 62')위에 있는 1 또는 2밀의 부가적인 포토레지스트 층(도시 안 함)을 제거하는 것이 필요한데, 이러한 제거는 플러그(22' 또는 62')는 제거하지 않을 수산화나트륨 용액으로 행한다.
도 16은 상기한 프로세싱에 후속하는 프로세싱을 도시한 것으로서, 여기서는유전체 층(11) 및 회로화 부분(31, 32, 33, 34) 위에 유전체 층(70)을 부가한다. 회로화 부분(31, 32, 33, 34)은 도 12-13 또는 도 15에 도시한 방법에 따라서 제조한다. 일 예에 있어서, 유전체 층(70)은 영구적인 PIM으로서, 이것은 발명이 속하는 기술분야 및 그 분야의 종래기술에서 설명한 바와 같이 순차적으로 처리되어 포토비아(71), 금속화 부분(72) 및 회로화 부분(73, 74, 75)으로서 제공된다.
도 17은 본 발명에 대한 응용의 일례로서, 여기서는 전자 부품(52), 예를 들어 캐리어 상에 장착된 집적 회로를 다음과 같이 지역적인 구리 층(51)에 납땜한다. 땜납 볼(ball)(54)을 전자 부품(52)의 저면에 위치시키고 지역적인 구리 층(51)/PTH(14)상에 위치시켜 재유동화시킨다(reflow). 경우에 따라서는, 땜납 볼(54)이 비교적 높은 융점을 갖게 하고, 비교적 낮은 융점의 땜납 페이스트(paste)(55)를 땜납 볼의 저면 또는 지역적인 구리 층(51)의 상면에 도포시킬 수 있다. 그 다음, 땜납 페이스트를 (땜납 볼(54)의 융점 아래에서) 재유동화시켜 땜납 볼(54)을 지역적인 구리 층(51)에 접속시킨다.
상술한 바에 따라, PWB의 표면층을 통하는 PTH 및 블라인드 비아(blind via)를 충진시키는 방법을 개시하고, 또한 상술한 홀 충진 방법을 사용하여 PWB를 제조하고 그 PWB에 전자 부품을 부착하는 방법을 개시했다. 그러나, 본 발명의 범주를 벗어나지 않는 범위 내에서 수많은 변경 및 대체 실시예가 가능할 것이다. 따라서, 본 명세서에 개시한 본 발명은 설명을 위한 것일 뿐 제한 목적을 위한 것이 아니며, 본 발명의 범주는 다음의 특허청구범위에 의해서 결정되어야 한다.
상술한 본 발명에 따르면, 도금된 관통 홀(PTH) 및 블라인드 홀이 간단하고도 효과적으로 충진된다.

Claims (27)

  1. 인쇄 배선 기판(Printed Wiring Board : PWB) 내의 홀(hole)을 충진(fill)하기 위한 방법에 있어서,
    ① 상기 PWB의 표면에 광결상 재료(photoimageable material)의 층을 형성하는 단계 - 상기 PWB를 홀이 통과하고, 상기 광결상 재료가 상기 홀을 덮음 - 와,
    ② 상기 광결상 재료 중에서 상기 홀을 덮는 영역 내에 있는 광결상 재료를 적어도 부분적으로 경화시키는(curing) 단계와,
    ③ 상기 적어도 부분적으로 경화된 광결상 재료를 상기 홀 내로 밀어넣는(forcing) 단계
    를 포함하는 인쇄 배선 기판 홀 충진 방법.
  2. 제 1 항에 있어서,
    상기 광결상 재료는 상기 밀어넣는 단계 전에는 완전히 경화되지 않으며,
    상기 인쇄 배선 기판 홀 충진 방법은 상기 밀어넣는 단계 동안 또는 상기 밀어넣는 단계 후에 상기 광결상 재료의 경화를 완료하는 단계를 더 포함하는 인쇄 배선 기판 홀 충진 방법.
  3. 제 1 항에 있어서,
    상기 영역은 상기 홀과 거의 동일한 형상을 가지며, 상기 영역의 중심은 상기 홀 위 근처에 위치하는 인쇄 배선 기판 홀 충진 방법.
  4. 제 1 항에 있어서,
    상기 영역의 중심은 상기 홀 위 근처에 위치하며, 상기 홀 및 상기 홀을 에워싸는 상기 PWB의 주변부(surrounding fringe)를 덮는 인쇄 배선 기판 홀 충진 방법.
  5. 제 1 항에 있어서,
    상기 PWB의 표면 층은 금속 시트(a metal sheet)를 포함하며,
    상기 인쇄 배선 기판 홀 충진 방법은 상기 금속 시트 위에 액체 또는 점성의 광결상 재료인 다른 층을 도포하는 후속 단계를 더 포함하는 인쇄 배선 기판 홀 충진 방법.
  6. 제 5 항에 있어서,
    상기 인쇄 배선 기판 홀 충진 방법은 상기 광결상 재료의 다른 층을 선택적으로 경화시키는 후속 단계를 더 포함하는 인쇄 배선 기판 홀 충진 방법.
  7. 제 5 항에 있어서,
    상기 인쇄 배선 기판의 표면 층은 금속 시트를 포함하며, 상기 인쇄 배선 기판 홀 충진 방법은 상기 광결상 재료의 다른 층을 경화시키고 이 경화된 광결상 재료의 다른 층의 표면 상에 도전체를 인쇄하는 후속 단계를 더 포함하는 인쇄 배선 기판 홀 충진 방법.
  8. 제 1 항에 있어서,
    상기 광결상 재료는 도전성(conductive)이며, 상기 인쇄 배선 기판 홀 충진 방법은 상기 홀 내에 있는 상기 도전성의 광결상 재료에 전자 부품의 리드 또는 접점(lead or contact)을 납땜(soldering)하는 후속 단계를 더 포함하는 인쇄 배선 기판 홀 충진 방법.
  9. 제 1 항에 있어서,
    상기 광결상 재료는 상기 밀어넣는 단계 전에는 완전히 경화되지 않으며,
    상기 인쇄 배선 기판 홀 충진 방법은 상기 밀어넣는 단계 동안 상기 광결상 재료를 가열(heating)하는 단계를 더 포함하되, 상기 가열은 상기 광결상 재료를 더욱 경화시키는 인쇄 배선 기판 홀 충진 방법.
  10. 제 1 항에 있어서,
    상기 밀어넣는 단계는 상기 광결상 재료에 압력을 인가함으로써 수행되는 인쇄 배선 기판 홀 충진 방법.
  11. 제 1 항에 있어서,
    상기 인쇄 배선 기판 홀 충진 방법은 상기 영역 내에 있지 않은 광결상 재료를 제거하는 단계를 더 포함하되, 상기 제거 단계는 상기 경화 단계와 밀어넣는 단계 사이에서 수행되는 인쇄 배선 기판 홀 충진 방법.
  12. 제 11 항에 있어서,
    상기 제거 단계는 현상 용액(developing solution)에 의해 수행되어 실질적으로 경화되지 않은 광결상 재료를 제거하는 인쇄 배선 기판 홀 충진 방법.
  13. 제 1 항에 있어서,
    상기 인쇄 배선 기판 홀 충진 방법은 상기 홀 내로 밀어넣은 광결상 재료를 강성 상태(hard condition)로 경화시킨 후에 상기 홀 내에 있는 강성 상태의 광결상 재료를 연마하여(abrading) 그의 표면이 상기 인쇄 배선 기판의 적어도 한쪽 표면과 동일하게 되도록 하는 단계를 더 포함하는 인쇄 배선 기판 홀 충진 방법.
  14. 제 13 항에 있어서,
    상기 홀 내에 있는 강성 상태의 광결상 재료를 포함하는 상기 인쇄 배선 기판의 표면 위에 광결상 재료의 또 다른 층을 형성하는 단계를 더 포함하는 인쇄 배선 기판 홀 충진 방법.
  15. 제 1 항에 있어서,
    상기 광결상 재료 층의 두께는 상기 홀의 깊이보다 더 두꺼우며, 이것에 의해 상기 광결상 재료는 상기 홀 내로 밀어넣어진 후 상기 홀을 완전히 충진시키게 되는 인쇄 배선 기판 홀 충진 방법.
  16. 제 1 항에 있어서,
    상기 광결상 재료 층의 두께는 상기 홀의 깊이보다 얇으며, 이것에 의해 상기 광결상 재료는 상기 홀 내로 밀어넣어진 후 홀을 완전하게 충진시키는 것이 아니라 상기 홀의 한쪽 단부(one end)를 충진시키게 되는 인쇄 배선 기판 홀 충진 방법.
  17. 제 1 항에 있어서,
    상기 홀은 도금된 관통 홀(plated through hole)인 인쇄 배선 기판 홀 충진 방법.
  18. 제 1 항에 있어서,
    상기 홀 내의 광결상 재료는 상기 홀의 플러그를 형성하는 인쇄 배선 기판 홀 충진 방법.
  19. 제 1 항에 있어서,
    상기 인쇄 배선 기판의 표면에 광결상 재료 층을 형성하는 단계 전에 상기홀을 도금하여 도금된 관통 홀을 형성하는 단계를 더 포함하는 인쇄 배선 기판 홀 충진 방법.
  20. 제 1 항에 있어서,
    상기 PWB의 상기 표면은 금속 시트의 표면을 포함하는 인쇄 배선 기판 홀 충진 방법.
  21. 제 20 항에 있어서,
    상기 인쇄 배선 기판 홀 충진 방법은 상기 밀어넣는 단계 후 상기 금속 시트로부터 회로화 부분(a circuitization)을 형성하는 단계를 더 포함하는 인쇄 배선 기판 홀 충진 방법.
  22. 제 1 항에 있어서,
    상기 홀을 덮는 영역 내에 있는 광결상 재료를 적어도 부분적으로 경화시키는 단계는 노광에 의해 수행되는 인쇄 배선 기판 홀 충진 방법.
  23. 제 22 항에 있어서,
    상기 노광 단계는 마스크(mask)를 사용하여 수행되는 인쇄 배선 기판 홀 충진 방법.
  24. 제 22 항에 있어서,
    상기 노광 단계는 광을 상기 홀의 아래쪽으로부터 상기 홀 내로 조향하여 상기 홀을 덮는 광결상 재료의 하면에 비춤으로써 수행되는 인쇄 배선 기판 홀 충진 방법.
  25. 제 1 항에 있어서,
    상기 광결상 재료는 고체 막(dry film)으로서, 상기 인쇄 배선 기판의 상기 표면에 도포될 때 200,000에서 20,000,000 프와즈(poise)의 점도를 가지며,
    상기 홀을 덮는 영역 내에 있는 광결상 재료를 적어도 부분적으로 경화시키는 단계는 노광에 의해 수행되는 인쇄 배선 기판 홀 충진 방법.
  26. 제 1 항에 있어서,
    상기 광결상 재료는 액체로서, 상기 인쇄 배선 기판의 상기 표면에 도포될 때 200에서 2,000 프와즈의 점도를 가지며,
    상기 홀을 덮는 영역 내에 있는 광결상 재료를 적어도 부분적으로 경화시키는 단계는 노광에 의해 수행되는 인쇄 배선 기판 홀 충진 방법.
  27. 제 1 항에 있어서,
    상기 PWB의 상기 표면은 금속 시트를 포함하되, 상기 금속 시트는 회로화되며, 상기 광결상 재료의 층은 상기 회로화된 시트 상에 형성되는 인쇄 배선 기판 홀 충진 방법.
KR1019980013516A 1997-05-15 1998-04-15 인쇄배선기판홀충진방법 KR100295732B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/857,188 1997-05-15
US08/857,188 US6015520A (en) 1997-05-15 1997-05-15 Method for filling holes in printed wiring boards
US8/857,188 1997-05-15

Publications (2)

Publication Number Publication Date
KR19980086612A KR19980086612A (ko) 1998-12-05
KR100295732B1 true KR100295732B1 (ko) 2001-08-07

Family

ID=25325408

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980013516A KR100295732B1 (ko) 1997-05-15 1998-04-15 인쇄배선기판홀충진방법

Country Status (4)

Country Link
US (1) US6015520A (ko)
JP (1) JP3177211B2 (ko)
KR (1) KR100295732B1 (ko)
TW (1) TW388200B (ko)

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG82591A1 (en) * 1998-12-17 2001-08-21 Eriston Technologies Pte Ltd Bumpless flip chip assembly with solder via
US6125531A (en) * 1999-03-01 2000-10-03 International Business Machines Corporation Method of making a printed circuit board having filled holes and a fill member for use therewith including reinforcement means
JP3164103B2 (ja) * 1999-05-27 2001-05-08 株式会社村田製作所 電子部品の製造方法および製造装置
JP2001185566A (ja) * 1999-12-22 2001-07-06 Nec Corp 液状樹脂による樹脂封止装置及び樹脂封止方法
TW461234B (en) * 2000-03-27 2001-10-21 Lin Hung Ming Forming method of via hole for printed circuit baseboard
JP4743805B2 (ja) 2000-04-06 2011-08-10 ルネサスエレクトロニクス株式会社 外観検査方法および装置
US6804881B1 (en) * 2000-05-12 2004-10-19 Shipley Company, L.L.C. Multilayer circuit board manufacturing process
US6855385B2 (en) * 2000-05-31 2005-02-15 Ttm Advanced Circuits, Inc. PCB support plate for PCB via fill
JP2003535465A (ja) 2000-05-31 2003-11-25 ハネウエル・インターナシヨナル・インコーポレーテツド 充填装置
US6506332B2 (en) * 2000-05-31 2003-01-14 Honeywell International Inc. Filling method
AU2001274958A1 (en) * 2000-05-31 2001-12-11 Honeywell International, Inc. Filling method
US6800232B2 (en) * 2000-05-31 2004-10-05 Ttm Advanced Circuits, Inc. PCB support plate method for PCB via fill
US7624356B1 (en) * 2000-06-21 2009-11-24 Microsoft Corporation Task-sensitive methods and systems for displaying command sets
JP2002237669A (ja) * 2001-02-09 2002-08-23 Yamaichi Electronics Co Ltd Ｋｇｄ用サブストレートへの認識マークの形成方法
US6465084B1 (en) * 2001-04-12 2002-10-15 International Business Machines Corporation Method and structure for producing Z-axis interconnection assembly of printed wiring board elements
KR100425728B1 (ko) * 2001-06-07 2004-04-03 엘지전자 주식회사 인쇄회로기판의 홀 충진방법 및 그 장치 및인쇄회로기판의 제조방법
KR20030011433A (ko) * 2001-08-02 2003-02-11 주식회사 디에이피 다층 인쇄회로기판의 숨겨진 레이저 비아홀 제조방법
US6660945B2 (en) 2001-10-16 2003-12-09 International Business Machines Corporation Interconnect structure and method of making same
US6776852B2 (en) * 2002-01-14 2004-08-17 International Business Machines Corporation Process of removing holefill residue from a metallic surface of an electronic substrate
US6608757B1 (en) * 2002-03-18 2003-08-19 International Business Machines Corporation Method for making a printed wiring board
TW200507218A (en) * 2003-03-31 2005-02-16 North Corp Layout circuit substrate, manufacturing method of layout circuit substrate, and circuit module
US20040211979A1 (en) * 2003-04-24 2004-10-28 Konica Minolta Holdings, Inc. Circuit board and method for manufacturing the circuit board
US7348281B2 (en) * 2003-09-19 2008-03-25 Brewer Science Inc. Method of filling structures for forming via-first dual damascene interconnects
US20050081453A1 (en) * 2003-10-16 2005-04-21 Johnson Qian Process of manufacturing base of diamond abrasive stone
US7211289B2 (en) * 2003-12-18 2007-05-01 Endicott Interconnect Technologies, Inc. Method of making multilayered printed circuit board with filled conductive holes
DE102004021062A1 (de) * 2004-04-29 2005-11-24 Siemens Ag Verfahren zur Herstellung von Leiterplatten und/oder entsprechenden Konstrukten
JP4326495B2 (ja) * 2005-04-20 2009-09-09 山一電機株式会社 半導体基板用検査装置の組立方法
US7827682B2 (en) * 2005-04-21 2010-11-09 Endicott Interconnect Technologies, Inc. Apparatus for making circuitized substrates having photo-imageable dielectric layers in a continuous manner
US7293355B2 (en) * 2005-04-21 2007-11-13 Endicott Interconnect Technologies, Inc. Apparatus and method for making circuitized substrates in a continuous manner
US7627947B2 (en) * 2005-04-21 2009-12-08 Endicott Interconnect Technologies, Inc. Method for making a multilayered circuitized substrate
US7211470B2 (en) * 2005-09-01 2007-05-01 Endicott Interconnect Technologies, Inc. Method and apparatus for depositing conductive paste in circuitized substrate openings
US8166650B2 (en) * 2008-05-30 2012-05-01 Steering Solutions IP Holding Company Method of manufacturing a printed circuit board
US8927872B2 (en) * 2009-02-20 2015-01-06 Telefonaktiebolaget L M Ericsson (Publ) Thermal pad and method of forming the same
US20110241446A1 (en) * 2010-03-30 2011-10-06 Blue Spark Technologies, Inc. Irreversible circuit activation switch
US8844125B2 (en) 2011-01-14 2014-09-30 Harris Corporation Method of making an electronic device having a liquid crystal polymer solder mask and related devices
US9027242B2 (en) 2011-09-22 2015-05-12 Blue Spark Technologies, Inc. Cell attachment method
US8765284B2 (en) 2012-05-21 2014-07-01 Blue Spark Technologies, Inc. Multi-cell battery
JP6819579B2 (ja) * 2015-05-11 2021-01-27 Ａｇｃ株式会社 プリント基板用材料、金属積層板、それらの製造方法およびプリント基板の製造方法
JP6981038B2 (ja) * 2017-05-09 2021-12-15 大日本印刷株式会社 貫通電極基板及びその製造方法
JP7068638B2 (ja) * 2017-05-19 2022-05-17 大日本印刷株式会社 配線基板及び実装基板
CN110392491B (zh) * 2019-07-26 2021-06-04 生益电子股份有限公司 一种防止盲孔内残留油墨的pcb阻焊制作方法
EP4215643A4 (en) * 2020-10-20 2024-03-27 Samsung Electronics Co Ltd ELECTRONIC DEVICE HAVING AN OUTER CASING PLATED WITH A CONDUCTIVE ELEMENT AND METHOD OF PRODUCTION THEREOF
EP4161224A1 (en) * 2021-10-04 2023-04-05 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Partially filling a component carrier opening in a controlled manner
EP4181637A1 (en) * 2021-11-15 2023-05-17 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier with a via containing a hardened filling material

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4424095A (en) * 1981-01-12 1984-01-03 Kollmorgen Technologies Corporation Radiation stress relieving of polymer articles
US4339303A (en) * 1981-01-12 1982-07-13 Kollmorgen Technologies Corporation Radiation stress relieving of sulfone polymer articles
US4571322A (en) * 1982-11-29 1986-02-18 General Electric Company Method for providing insulated holes in conducting substrate
DE3700902A1 (de) * 1986-01-14 1987-07-16 Mitsubishi Gas Chemical Co Verfahren zur herstellung von plastikgeformten, gedruckten schaltplatten
US5468681A (en) * 1989-08-28 1995-11-21 Lsi Logic Corporation Process for interconnecting conductive substrates using an interposer having conductive plastic filled vias
US5266446A (en) * 1990-11-15 1993-11-30 International Business Machines Corporation Method of making a multilayer thin film structure
US5240817A (en) * 1991-12-20 1993-08-31 E. I. Du Pont De Nemours And Company Lamination of a photopolymerizable solder mask layer to a substate containing holes using an intermediate photopolymerizable liquid layer
US5282312A (en) * 1991-12-31 1994-02-01 Tessera, Inc. Multi-layer circuit construction methods with customization features
US5367764A (en) * 1991-12-31 1994-11-29 Tessera, Inc. Method of making a multi-layer circuit assembly
US5766670A (en) * 1993-11-17 1998-06-16 Ibm Via fill compositions for direct attach of devices and methods for applying same
DE4310814C2 (de) * 1993-04-02 1997-11-27 Du Pont Deutschland Verfahren zur Beschichtung von Leiterplatten
US5487218A (en) * 1994-11-21 1996-01-30 International Business Machines Corporation Method for making printed circuit boards with selectivity filled plated through holes
US5609889A (en) * 1995-05-26 1997-03-11 Hestia Technologies, Inc. Apparatus for encapsulating electronic packages

Also Published As

Publication number Publication date
JP3177211B2 (ja) 2001-06-18
JPH1117317A (ja) 1999-01-22
KR19980086612A (ko) 1998-12-05
US6015520A (en) 2000-01-18
TW388200B (en) 2000-04-21

Similar Documents

Publication Publication Date Title
KR100295732B1 (ko) 인쇄배선기판홀충진방법
US7282394B2 (en) Printed circuit board including embedded chips and method of fabricating the same using plating
US5258094A (en) Method for producing multilayer printed wiring boards
US7485569B2 (en) Printed circuit board including embedded chips and method of fabricating the same
US6204456B1 (en) Filling open through holes in a multilayer board
KR100645643B1 (ko) 수동소자칩 내장형의 인쇄회로기판의 제조방법
KR100704915B1 (ko) 미세 패턴을 가지는 인쇄회로기판 및 그 제조방법
KR20000047653A (ko) 두 개의 신호 플레인과 한 개의 전원 플레인을 갖는 회로기판
KR100298897B1 (ko) 인쇄회로기판제조방법
JP3953122B2 (ja) 回路カード及びその製造方法
US6114098A (en) Method of filling an aperture in a substrate
KR20060026683A (ko) 무전해 니켈 도금을 이용한 패키지 기판의 제조 방법
US6808643B2 (en) Hybrid interconnect substrate and method of manufacture thereof
KR20150024093A (ko) 인쇄회로기판 및 인쇄회로기판 제조 방법
JPH11315384A (ja) 無電解金属めっき法
US9288902B2 (en) Printed circuit board and method of manufacturing the same
KR100498977B1 (ko) Ｅ-ｂｇａ 인쇄회로기판의 공동 내벽을 도금하는 방법
KR100584974B1 (ko) 액상 타입의 포토레지스트를 이용한 인쇄회로기판의제조방법
KR101799179B1 (ko) 리지드 플렉시블 회로기판 제조방법
KR101609268B1 (ko) 임베디드 기판 및 임베디드 기판의 제조 방법
JP2018166155A (ja) Ｆｃｂｇａ基板およびその製造方法
KR100305570B1 (ko) 인쇄회로기판및그제조방법
KR100687914B1 (ko) 연성인쇄회로기판의 비아홀 인쇄 방법
KR20230160023A (ko) 실크스크린막이 코팅되어 방수성능이 향상된 pcb
JP2586790B2 (ja) 印刷配線板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060417

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee