KR102471500B1 - 반도체 장치 및 이를 포함하는 테스트 시스템 - Google Patents

반도체 장치 및 이를 포함하는 테스트 시스템 Download PDF

Info

Publication number
KR102471500B1
KR102471500B1 KR1020180028474A KR20180028474A KR102471500B1 KR 102471500 B1 KR102471500 B1 KR 102471500B1 KR 1020180028474 A KR1020180028474 A KR 1020180028474A KR 20180028474 A KR20180028474 A KR 20180028474A KR 102471500 B1 KR102471500 B1 KR 102471500B1
Authority
KR
South Korea
Prior art keywords
signal
identification information
generate
word line
timing
Prior art date
Application number
KR1020180028474A
Other languages
English (en)
Other versions
KR20190107342A (ko
Inventor
김정현
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020180028474A priority Critical patent/KR102471500B1/ko
Priority to US16/116,461 priority patent/US10816591B2/en
Priority to CN201811423539.2A priority patent/CN110261754B/zh
Publication of KR20190107342A publication Critical patent/KR20190107342A/ko
Application granted granted Critical
Publication of KR102471500B1 publication Critical patent/KR102471500B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/006—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation at wafer scale level, i.e. wafer scale integration [WSI]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2642—Testing semiconductor operation lifetime or reliability, e.g. by accelerated life tests
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C29/56012—Timing aspects, clock generation, synchronisation
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4085—Word line control circuits, e.g. word line drivers, - boosters, - pull-up, - pull-down, - precharge
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4087—Address decoders, e.g. bit - or word line decoders; Multiple line decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C29/56016—Apparatus features
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
    • G11C29/787—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes using a fuse hierarchy
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/4402—Internal storage of test result, quality data, chip identification, repair information
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C2029/5602—Interface to device under test
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Tests Of Electronic Circuits (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Dram (AREA)

Abstract

본 기술은 반도체 장치를 구분할 수 있는 식별정보를 저장하도록 구성된 식별정보 레지스터; 상기 식별 정보를 디코딩하고, 디코딩 결과를 선택신호로서 출력하도록 구성된 식별정보 디코더; 및 명령이 입력되면 상기 선택신호에 따라 정해진 타이밍에 모든 워드라인들을 동시에 활성화 또는 비활성화시키기 위한 워드라인 제어신호를 생성하도록 구성된 워드라인 활성화 제어회로를 포함할 수 있다.

Description

반도체 장치 및 이를 포함하는 테스트 시스템{SEMICONDUCTOR APPARATUS AND TEST SYSTEM INCLUDING THE SAME}
본 발명은 반도체 회로에 관한 것으로서, 특히 반도체 장치 및 이를 포함하는 테스트 시스템에 관한 것이다.
반도체 장치 예를 들어, 반도체 메모리는 웨이퍼 상태를 거쳐 패키지로 제작되는 과정에서 다양한 테스트를 거치게 된다.
테스트 장비는 웨이퍼 상태 또는 패키징이 완료된 반도체 칩들을 장착하여 테스트를 수행할 수 있다.
다양한 테스트 중 하나로서, 번인 테스트(burnin test)가 존재한다.
번인 테스트는 반도체 메모리의 워드 라인과 센스 앰프 등을 장시간 활성화시킨 후 비 활성화시킴으로써 이와 연결된 회로 구성들에 스트레스를 인가하고 그에 따른 불량 발생 여부를 판별하는 테스트이다.
본 발명의 실시예는 테스트 시간 및 최대 전류량 감소가 가능한 반도체 장치 및 이를 포함하는 테스트 시스템 제공한다.
본 발명의 실시예는 반도체 장치를 구분할 수 있는 식별정보를 저장하도록 구성된 식별정보 레지스터; 상기 식별 정보를 디코딩하고, 디코딩 결과를 선택신호로서 출력하도록 구성된 식별정보 디코더; 및 명령이 입력되면 상기 선택신호에 따라 정해진 타이밍에 모든 워드라인들을 동시에 활성화 또는 비활성화시키기 위한 워드라인 제어신호를 생성하도록 구성된 워드라인 활성화 제어회로를 포함할 수 있다.
본 발명의 실시예는 반도체 장치를 구분할 수 있는 식별정보를 디코딩하고, 디코딩 결과를 선택신호로서 출력하도록 구성된 식별정보 디코더; 번인 테스트 명령에 응답하여 워드라인 인에이블 구간신호 및 동작 구간신호를 생성하도록 구성된 동작 제어회로; 상기 동작 구간신호에 따라 복수의 타이밍 신호들을 생성하도록 구성된 타이밍 신호 생성회로; 상기 선택신호에 따라 상기 복수의 타이밍 신호들 중에서 하나를 선택하고, 선택된 신호를 다중화 신호로서 출력하도록 구성된 다중화기; 상기 다중화 신호에 따라 예비 동작 펄스신호를 생성하도록 구성된 펄스 발생기; 상기 워드라인 인에이블 구간신호에 따라 상기 예비 동작 펄스신호를 활성화 타이밍 신호 또는 비활성화 타이밍 신호로서 출력하도록 구성된 동작 선택회로; 및 상기 활성화 타이밍 신호와 상기 비활성화 타이밍 신호에 응답하여 복수의 워드 라인들 모두를 동시에 활성화시키기 위한 워드라인 제어신호를 생성하도록 구성된 워드라인 활성화 회로를 포함할 수 있다.
본 발명의 실시예는 테스트 장비; 및 상기 테스트 장비에 장착된 복수의 반도체 장치를 포함하며, 상기 테스트 장비는 번인 테스트 명령을 상기 복수의 반도체 장치에 공통으로 제공하고, 상기 복수의 반도체 장치는 상기 번인 테스트 명령에 응답하여 자신의 다이 아이디 정보에 따라 번인 테스트 동작을 그룹 단위로 분산 수행하도록 구성될 수 있다.
본 기술은 반도체 장치의 테스트 시간 및 최대 전류량을 감소시킬 수 있다.
도 1은 본 발명의 실시예에 따른 테스트 시스템의 구성을 나타낸 도면,
도 2는 도 1의 반도체 장치의 구성을 나타낸 도면,
도 3은 도 2의 워드라인 활성화 제어회로의 일 실시예의 구성을 나타낸 도면,
도 4는 도 3의 동작 제어회로의 구성을 나타낸 도면,
도 5는 도 3의 동작 선택회로의 구성을 나타낸 도면,
도 6은 도 3의 워드라인 활성화 제어회로의 동작을 나타낸 타이밍도,
도 7은 도 2의 워드라인 활성화 제어회로의 다른 실시예의 구성을 나타낸 도면,
도 8은 도 7의 워드라인 활성화 제어회로의 동작을 나타낸 타이밍도이고,
도 9는 본 발명의 실시예에 따른 테스트 시스템의 동작을 나타낸 타이밍도이다.
이하에서는 첨부된 도면을 참조하여 본 발명의 실시예를 보다 상세히 설명하기로 한다.
도 1은 본 발명의 실시예에 따른 테스트 시스템의 구성을 나타낸 도면이다.
도 1에 도시된 바와 같이, 본 발명의 실시예에 따른 테스트 시스템(100)은 테스트 장비(101) 및 테스트 장비(101)에 장착되어 테스트가 수행되는 복수의 반도체 장치(200-1 - 200-n)를 포함할 수 있다.
본 발명의 실시예에서 복수의 반도체 장치(200-1 - 200-n)는 그룹 단위로 순차적인 테스트 예를 들어, 번인 테스트가 수행될 수 있다.
복수의 반도체 장치(200-1 - 200-n)는 복수의 그룹(MG0 - MG3)으로 구분될 수 있다.
복수의 반도체 장치(200-1 - 200-n) 각각을 구분하기 위한 정보로서, 다이 아이디(Die Identification) 정보가 사용될 수 있으며, 다이 아이디 정보는 복수의 비트를 포함할 수 있다.
복수의 반도체 장치(200-1 - 200-n)의 다이 아이디 정보들은 예를 들어, 십진수 기준으로 서로 다른 값을 가질 수 있다.
그러나 복수의 반도체 장치(200-1 - 200-n) 중에서 소정 그룹 단위의 반도체 장치들의 다이 아이디 정보들은 이진수 기준으로 최상위 비트부터 최하위 비트 중에서 적어도 하나 이상의 비트(이하, 식별정보)가 동일한 값을 가질 수 있다.
따라서 복수의 반도체 장치(200-1 - 200-n)는 동일한 식별정보 값을 갖는 반도체 장치들을 그룹으로 구분하는 방식을 이용하여 복수의 그룹(MG0 - MG3)으로 구분할 수 있다.
이때 도 1의 복수의 그룹(MG0 - MG3)은 설명의 편의를 위한 배치일 뿐, 실제 테스트 과정에서 복수의 그룹은 식별정보에 따라 랜덤한 위치 및 랜덤한 개체수를 가질 수 있다.
복수의 반도체 장치(200-1 - 200-n)는 각각 복수의 메모리 뱅크들(BK)을 포함할 수 있다.
각 뱅크(BK)는 복수의 워드 라인들(WL0 - WLn)과 복수의 비트 라인들(BL)을 포함할 수 있으며, 도시되어 있지는 않으나 복수의 워드 라인들(WL0 - WLn)과 복수의 비트 라인들(BL)과 연결된 메모리 셀들 및 메모리 셀들의 데이터를 감지 및 증폭하기 위한 센스 앰프들을 포함할 수 있다.
테스트 장비(101)는 통신 라인(102)을 통해 복수의 반도체 장치(200-1 - 200-n)에 명령(ECMD)과 번인 테스트 신호(WBI)를 제공할 수 있다.
본 발명의 실시예에 따른 테스트 시스템(100)은 테스트 초기의 1회의 번인 테스트 명령 입력만으로 추가적인 제어 없이 복수의 반도체 장치(200-1 - 200-n) 전체에 대한 번인 테스트가 분산 수행되도록 할 수 있다.
즉, 테스트 장비(101)는 번인 테스트 명령을 복수의 반도체 장치(200-1 - 200-n)에 공통으로 제공하고, 복수의 반도체 장치(200-1 - 200-n)는 번인 테스트 명령에 응답하여 자신의 다이 아이디 정보에 대응되는 타이밍에 상술한 그룹 단위로 번인 테스트에 관련된 내부 제어동작을 자체적으로 수행할 수 있다.
번인 테스트에 관련된 내부 제어동작은 워드라인 인에이블/디스에이블 동작 또는 워드라인 인에이블/디스에이블 동작과 센스앰프 인에이블/디스에이블 동작을 포함할 수 있다.
테스트 장비(101)는 통신 라인(102) 중에서 어드레스 채널의 일부 어드레스 조합을 통해 명령(ECMD)을 복수의 반도체 장치(200-1 - 200-n)에 제공할 수 있다.
한편, 테스트 장비(101)는 어드레스를 조합한 명령(ECMD)과 달리, 특정 신호 라인을 이용하여 DC 레벨로 번인 테스트 신호(WBI)를 복수의 반도체 장치(200-1 - 200-n)에 제공할 수 있다.
예를 들어, 번인 테스트 신호(WBI)가 하이 레벨이면 번인 테스트 모드를 정의할 수 있다.
한편, 복수의 반도체 장치(200-1 - 200-n)의 모든 뱅크들의 워드라인들을 동시에 인에이블시킬 경우, 번인 테스트에 소요되는 시간을 줄일 수 있다.
그러나 복수의 반도체 장치(200-1 - 200-n)의 모든 뱅크들의 워드라인들을 동시에 인에이블시킬 경우 최대 전류가 급격히 상승하여 테스트 장비(101)의 비정상 동작을 초래하거나 공급 전압의 저하를 초래할 수 있다.
따라서 본 발명의 실시예에 따른 테스트 시스템(100)은 테스트 초기의 번인 테스트 명령 입력만으로 추가적인 제어 없이 복수의 반도체 장치(200-1 - 200-n) 전체에 대한 번인 테스트가 자동 분산 수행되도록 한 것이다.
도 2는 도 1의 반도체 장치의 구성을 나타낸 도면이다.
도 2에 도시된 바와 같이, 복수의 반도체 장치(200-1 - 200-n) 중에서 어느 하나 예를 들어, 반도체 장치(200-1)는 커맨드 디코더(201), 식별정보 레지스터(202), 식별정보 디코더(203) 및 워드라인 활성화 제어회로(300)를 포함할 수 있다.
커맨드 디코더(201)는 테스트 장비(101)에서 제공된 외부 명령(ECMD)을 디코딩하여 내부 명령(iCMD)을 생성할 수 있다.
내부 명령(iCMD)은 워드라인 활성화 또는 비 활성화를 정의하는 명령들일 수 있다.
식별정보 레지스터(202)는 반도체 장치(200-1)를 구분할 수 있는 정보 즉, 복수의 반도체 장치(200-1 - 200-n) 각각을 구분할 수 있는 정보로서 다이 아이디 정보 또는 다이 아이디 정보 중에서 일부인 식별정보(DATA_DI)를 저장할 수 있다.
식별정보 레지스터(202)는 번인 테스트 신호(WBI)에 따라 식별정보(DATA_DI)를 출력할 수 있다.
식별정보 레지스터(202)는 반도체 장치(200-1)의 리페어를 포함한 각종 동작 관련 정보를 저장하는 퓨즈 어레이의 일부를 사용하는 것도 가능하며, 퓨즈 어레이의 일부에 저장된 식별정보(DATA_DI)가 파워-업 시퀀스(power-up sequence) 구간에 자동 출력되도록 구성하는 것도 가능하다.
식별정보 레지스터(202)는 상술한 다이 아이디 정보들 각각의 복수의 비트 중에서 복수의 반도체 장치(200-1 - 200-n)를 복수의 그룹(MG0 - MG3)으로 구분하기 위해 기 설정된 적어도 하나의 비트를 식별정보(DATA_DI)로서 출력할 수 있다.
식별정보 디코더(203)는 번인 테스트 신호(WBI)에 응답하여 식별 정보(DATA_DI)를 디코딩하고, 디코딩 결과를 선택신호(SEL<0:3>)로서 출력할 수 있다.
선택신호(SEL<0:3>)는 상술한 복수의 그룹(MG0 - MG3) 별로 다른 값을 가질 수 있으며, 그에 따라 복수의 반도체 장치(200-1 - 200-n) 전체에 대한 번인 테스트가 복수의 그룹(MG0 - MG3) 별로 분산 수행되도록 하기 위한 신호로서 사용될 수 있다.
워드라인 활성화 제어회로(300)는 내부 명령(iCMD)이 입력되면 선택신호(SEL<0:3>)에 따라 정해진 타이밍에 반도체 장치(200-1)의 모든 워드라인들(WL0 - WLn)을 동시에 활성화 또는 비활성화시키기 위한 워드라인 제어신호(WLCTRL)를 생성할 수 있다.
도 3은 도 2의 워드라인 활성화 제어회로의 일 실시예의 구성을 나타낸 도면이다.
도 3에 도시된 바와 같이, 워드라인 활성화 제어회로(300-1)는 동작 제어회로(310), 타이밍 신호 생성회로, 제 1 펄스 발생기(PG1)(340), 다중화기(350), 제 2 펄스 발생기(PG2)(360), 동작 선택회로(370) 및 워드라인 활성화 회로(380)를 포함할 수 있다.
동작 제어회로(310)는 내부 명령(iCMD) 및 리셋 신호(RST)에 응답하여 워드라인 인에이블 구간신호(ITV_WLEN) 및 동작 구간신호(OPR_EN)를 생성할 수 있다.
타이밍 신호 생성회로는 동작 구간신호(OPR_EN)에 따라 복수의 타이밍 신호들을 생성할 수 있다.
타이밍 신호 생성회로로서, 발진기(320) 및 쉬프트 레지스터(330)가 사용될 수 있다.
발진기(320)는 동작 구간신호(OPR_EN)의 활성화 구간 동안 발진신호(OSC)를 생성할 수 있다.
쉬프트 레지스터(330)는 발진신호(OSC)에 응답하여 타이밍 신호들 즉, 쉬프트 신호들(SF0 - SF3)을 생성할 수 있다.
제 1 펄스 발생기(340)는 쉬프트 신호들(SF0 - SF3) 중에서 SF3에 따라 리셋 신호(RST)를 생성할 수 있다.
다중화기(350)는 선택신호(SEL<0:3>)에 따라 쉬프트 신호들(SF0 - SF3) 중에서 하나를 선택하고, 선택된 신호를 다중화 신호(MXOUT)로서 출력할 수 있다.
제 2 펄스 발생기(360)는 다중화 신호(MXOUT)에 따라 예비 동작 펄스신호(PO)를 생성할 수 있다.
동작 선택회로(370)는 워드라인 인에이블 구간신호(ITV_WLEN)에 따라 예비 동작 펄스신호(PO)를 활성화 타이밍 신호(WLE) 또는 비활성화 타이밍 신호(WLD)로서 출력할 수 있다.
워드라인 활성화 회로(380)는 활성화 타이밍 신호(WLE)와 비활성화 타이밍 신호(WLD)에 응답하여 복수의 워드 라인들(WL0 - WLn) 모두를 동시에 활성화시키기 위한 워드라인 제어신호(WLCTRL)를 생성할 수 있다.
워드라인 제어신호(WLCTRL)는 반도체 장치(200-1)의 로우 어드레스 디코더(도시 생략)가 로우 어드레스와 무관하게 복수의 워드 라인들(WL0 - WLn)을 모두 선택하도록 제어하는 신호와, 로우 액티브 신호 등을 포함할 수 있다.
도 4는 도 3의 동작 제어회로의 구성을 나타낸 도면이다.
도 4에 도시된 바와 같이, 동작 제어회로(310)는 제 1 SR 래치(311), 로직 게이트들(312, 313) 및 제 2 SR 래치(314)를 포함할 수 있다.
제 1 SR 래치(311)는 워드라인 활성화를 정의하는 내부 명령(iCMD: EN)과 워드라인 비활성화를 정의하는 내부 명령(iCMD: DIS)에 따라 워드라인 인에이블 구간신호(ITV_WLEN)를 생성할 수 있다.
제 1 SR 래치(311)는 워드라인 활성화를 정의하는 내부 명령(iCMD: EN)에 따라 워드라인 인에이블 구간신호(ITV_WLEN)를 활성화시키고, 워드라인 비활성화를 정의하는 내부 명령(iCMD: DIS)에 따라 워드라인 인에이블 구간신호(ITV_WLEN)를 비활성화시킬 수 있다.
로직 게이트들 즉, 노아 게이트(312) 및 인버터(313)는 워드라인 활성화를 정의하는 내부 명령(iCMD: EN)과 워드라인 비활성화를 정의하는 내부 명령(iCMD: DIS)을 논리합하여 출력할 수 있다.
제 2 SR 래치(314)는 인버터(313)의 출력과 리셋 신호(RST)에 따라 동작 구간신호(OPR_EN)를 생성할 수 있다.
제 2 SR 래치(314)는 인버터(313)의 출력에 따라 동작 구간신호(OPR_EN)를 활성화시키고, 리셋 신호(RST)에 따라 동작 구간신호(OPR_EN)를 비활성화시킬 수 있다.
도 5는 도 3의 동작 선택회로의 구성을 나타낸 도면이다.
도 5에 도시된 바와 같이, 동작 선택회로(370)는 복수의 로직 게이트들(371 - 375)을 포함할 수 있다.
제 1 낸드 게이트(371) 및 제 1 인버터(372)는 워드라인 인에이블 구간신호(ITV_WLEN)와 예비 동작 펄스신호(PO)를 논리곱하고, 논리곱 결과를 활성화 타이밍 신호(WLE)로서 출력할 수 있다.
제 2 인버터(373)는 예비 동작 펄스신호(PO)를 반전시켜 출력할 수 있다.
제 2 낸드 게이트(374) 및 제 3 인버터(375)는 워드라인 인에이블 구간신호(ITV_WLEN)와 제 2 인버터(373)의 출력 신호를 논리곱하고, 논리곱 결과를 비활성화 타이밍 신호(WLD)로서 출력할 수 있다.
도 6은 도 3의 워드라인 활성화 제어회로의 동작을 나타낸 타이밍도이다.
도 6을 참조하여, 워드라인 활성화 제어회로(300-1)의 동작을 설명하기로 한다.
워드라인 활성화를 정의하는 내부 명령(iCMD: EN)에 따라 워드라인 인에이블 구간신호(ITV_WLEN) 및 동작 구간신호(OPR_EN)가 활성화된다.
동작 구간신호(OPR_EN)의 활성화 구간 동안 발진 신호(OSC)가 생성된다.
발진 신호(OSC)에 따라 쉬프트 신호들(SF0 - SF3)이 순차적으로 활성화된다.
선택 신호(SEL<0:3>)가 예를 들어 '0100'의 값을 가질 경우, 선택 신호(SEL<0:3>)에 대응되는 발진 신호(OSC)의 두 번째 펄스에 따라 활성화된 쉬프트 신호(SF1)가 다중화 신호(MXOUT)로서 출력된다.
다중화 신호(MXOUT)에 따라 예비 동작 펄스신호(PO)가 생성된다.
워드라인 인에이블 구간신호(ITV_WLEN)가 활성화 상태 즉, 하이 레벨이므로 예비 동작 펄스신호(PO)가 활성화 타이밍 신호(WLE)로서 출력된다.
워드라인 활성화 회로(380)는 활성화 타이밍 신호(WLE)에 따라 워드라인 제어신호(WLCTRL)를 이용하여 자신의 모든 뱅크들(BK)의 워드라인들(WL0 - WLn)을 동시에 활성화시킨다.
쉬프트 신호(SF3)에 따라 리셋 신호(RST)가 생성된다.
리셋 신호(RST)에 따라 동작 구간신호(OPR_EN)가 비 활성화된다.
동작 구간신호(OPR_EN)가 비 활성화됨에 따라 발진 신호(OSC) 생성이 중지된다.
이후, 워드라인 비활성화를 정의하는 내부 명령(iCMD: DIS)에 따라 워드라인 인에이블 구간신호(ITV_WLEN)가 비활성화되고, 동작 구간신호(OPR_EN)가 활성화된다.
동작 구간신호(OPR_EN)의 활성화 구간 동안 발진 신호(OSC)가 생성된다.
발진 신호(OSC)에 따라 쉬프트 신호들(SF0 - SF3)이 순차적으로 활성화된다.
선택 신호(SEL<0:3>)가 '0100'의 값을 가지므로 선택 신호(SEL<0:3>)에 대응되는 발진 신호(OSC)의 두 번째 펄스에 따라 활성화된 쉬프트 신호(SF1)가 다중화 신호(MXOUT)로서 출력된다.
다중화 신호(MXOUT)에 따라 예비 동작 펄스신호(PO)가 생성된다.
워드라인 인에이블 구간신호(ITV_WLEN)가 비활성화 상태 즉, 로우 레벨이므로 예비 동작 펄스신호(PO)가 비활성화 타이밍 신호(WLD)로서 출력된다.
워드라인 활성화 회로(380)는 비활성화 타이밍 신호(WLD)에 따라 워드라인 제어신호(WLCTRL)를 이용하여 자신의 모든 뱅크들(BK)의 워드라인들(WL0 - WLn)을 동시에 비활성화시킨다.
쉬프트 신호(SF3)에 따라 리셋 신호(RST)가 생성된다.
리셋 신호(RST)에 따라 동작 구간신호(OPR_EN)가 비 활성화된다.
동작 구간신호(OPR_EN)가 비 활성화됨에 따라 발진 신호(OSC) 생성이 중지된다.
도 7은 도 2의 워드라인 활성화 제어회로의 다른 실시예의 구성을 나타낸 도면이다.
도 7에 도시된 바와 같이, 워드라인 활성화 제어회로(300-2)는 동작 제어회로(310), 타이밍 신호 생성회로, 제 1 펄스 발생기(340), 다중화기(350), 제 2 펄스 발생기(360), 동작 선택회로(370) 및 워드라인 활성화 회로(380)를 포함할 수 있다.
동작 제어회로(310), 제 1 펄스 발생기(340), 다중화기(350), 제 2 펄스 발생기(360), 동작 선택회로(370) 및 워드라인 활성화 회로(380)는 도 3과 동일하게 구성할 수 있으므로 그 구성설명은 생략하기로 한다.
타이밍 신호 생성회로는 동작 구간신호(OPR_EN)에 따라 복수의 타이밍 신호들을 생성할 수 있다.
타이밍 신호 생성회로로서, 지연회로(430)가 사용될 수 있다.
지연회로(430)는 복수의 지연기(DLY)를 이용하여 동작 구간신호(OPR_EN)를 순차적으로 지연시킴으로써 타이밍 신호들 즉, 복수의 지연 신호(RC0 - RC3)를 생성할 수 있다.
제 1 펄스 발생기(340)는 복수의 지연 신호(RC0 - RC3) 중에서 RC0에 따라 셋 신호(RST)를 생성할 수 있다.
다중화기(350)는 선택신호(SEL<0:3>)에 따라 복수의 지연 신호(RC0 - RC3) 중에서 하나를 선택하고, 선택된 신호를 다중화 신호(MXOUT)로서 출력할 수 있다.
도 8은 도 7의 워드라인 활성화 제어회로의 동작을 나타낸 타이밍도이다.
도 8을 참조하여, 워드라인 활성화 제어회로(300-2)의 동작을 설명하기로 한다.
워드라인 활성화를 정의하는 내부 명령(iCMD: EN)에 따라 워드라인 인에이블 구간신호(ITV_WLEN) 및 동작 구간신호(OPR_EN)가 활성화된다.
동작 구간신호(OPR_EN)에 따라 복수의 지연 신호(RC0 - RC3)가 순차적으로 활성화된다.
선택 신호(SEL<0:3>)가 예를 들어 '0010'의 값을 가질 경우, 선택 신호(SEL<0:3>)에 대응되는 지연 신호(RC2)가 다중화 신호(MXOUT)로서 출력된다.
다중화 신호(MXOUT)에 따라 예비 동작 펄스신호(PO)가 생성된다.
워드라인 인에이블 구간신호(ITV_WLEN)가 활성화 상태 즉, 하이 레벨이므로 예비 동작 펄스신호(PO)가 활성화 타이밍 신호(WLE)로서 출력된다.
워드라인 활성화 회로(380)는 활성화 타이밍 신호(WLE)에 따라 워드라인 제어신호(WLCTRL)를 이용하여 자신의 모든 뱅크들(BK)의 워드라인들(WL0 - WLn)을 동시에 활성화시킨다.
지연 신호(RC3)에 따라 리셋 신호(RST)가 생성된다.
리셋 신호(RST)에 따라 동작 구간신호(OPR_EN)가 비 활성화된다.
이후, 워드라인 비활성화를 정의하는 내부 명령(iCMD: DIS)에 따라 워드라인 인에이블 구간신호(ITV_WLEN)가 비활성화되고, 동작 구간신호(OPR_EN)가 활성화된다.
동작 구간신호(OPR_EN)에 따라 복수의 지연 신호(RC0 - RC3)가 순차적으로 활성화된다.
선택 신호(SEL<0:3>)가 '0010'의 값을 가지므로 선택 신호(SEL<0:3>)에 대응되는 지연 신호(RC2)가 다중화 신호(MXOUT)로서 출력된다.
다중화 신호(MXOUT)에 따라 예비 동작 펄스신호(PO)가 생성된다.
워드라인 인에이블 구간신호(ITV_WLEN)가 비활성화 상태 즉, 로우 레벨이므로 예비 동작 펄스신호(PO)가 비활성화 타이밍 신호(WLD)로서 출력된다.
워드라인 활성화 회로(380)는 비활성화 타이밍 신호(WLD)에 따라 워드라인 제어신호(WLCTRL)를 이용하여 자신의 모든 뱅크들(BK)의 워드라인들(WL0 - WLn)을 동시에 비활성화시킨다.
지연 신호(RC3)에 따라 리셋 신호(RST)가 생성된다.
리셋 신호(RST)에 따라 동작 구간신호(OPR_EN)가 비 활성화된다.
도 9는 본 발명의 실시예에 따른 테스트 시스템의 동작을 나타낸 타이밍도이다.
도 9를 참조하여, 본 발명의 실시예에 따른 테스트 시스템의 동작을 설명하기로 한다.
상술한 도 1의 복수의 그룹(MG0 - MG3) 각각의 식별정보(DATA_DI)에 따라 생성된 선택신호(SEL<0:3>) 값들이 '1000', '0100', '0010', '0001'인 것으로 가정한다.
테스트 장비(101)에서 워드라인 활성화를 정의하는 외부 명령(ECMD)을 복수의 반도체 장치(200-1 - 200-n)에 공통적으로 제공한다.
복수의 반도체 장치(200-1 - 200-n)가 외부 명령(ECMD)을 디코딩하고, 그에 따라 워드라인 활성화를 정의하는 내부 명령(iCMD: EN)을 인식한다.
복수의 그룹(MG0 - MG3) 중에서 선택신호(SEL<0:3>) 값이 '1000'으로 설정된 제 1 그룹(MG0)에 해당하는 반도체 장치들이, 다른 그룹의 반도체 장치들에 비해 가장 앞선 타이밍에 활성화되는 활성화 타이밍 신호(WLE)에 따라, 상술한 번인 테스트 관련 동작 즉, 자신의 모든 뱅크들(BK)의 워드라인들(WL0 - WLn)을 동시에 활성화시키는 동작을 첫 번째로 수행한다.
복수의 그룹(MG0 - MG3) 중에서 선택신호(SEL<0:3>) 값이 '0100'으로 설정된 제 2 그룹(MG1)에 해당하는 반도체 장치들이, 제 1 그룹(MG0)에 해당하는 반도체 장치들에 이어서 두 번째로 활성화되는 활성화 타이밍 신호(WLE)에 따라, 상술한 번인 테스트 관련 동작 즉, 자신의 모든 뱅크들(BK)의 워드라인들(WL0 - WLn)을 동시에 활성화시키는 동작을 두 번째로 수행한다.
복수의 그룹(MG0 - MG3) 중에서 선택신호(SEL<0:3>) 값이 '0010'으로 설정된 제 3 그룹(MG2)에 해당하는 반도체 장치들이, 제 2 그룹(MG1)에 해당하는 반도체 장치들에 이어서 세 번째로 활성화되는 활성화 타이밍 신호(WLE)에 따라, 상술한 번인 테스트 관련 동작 즉, 자신의 모든 뱅크들(BK)의 워드라인들(WL0 - WLn)을 동시에 활성화시키는 동작을 세 번째로 수행한다.
복수의 그룹(MG0 - MG3) 중에서 선택신호(SEL<0:3>) 값이 '0001'로 설정된 제 4 그룹(MG3)에 해당하는 반도체 장치들이, 제 3 그룹(MG2)에 해당하는 반도체 장치들에 이어서 마지막으로 활성화되는 활성화 타이밍 신호(WLE)에 따라, 상술한 번인 테스트 관련 동작 즉, 자신의 모든 뱅크들(BK)의 워드라인들(WL0 - WLn)을 동시에 활성화시키는 동작을 마지막으로 수행한다.
테스트 장비(101)에서 워드라인 비활성화를 정의하는 외부 명령(ECMD)을 복수의 반도체 장치(200-1 - 200-n)에 공통적으로 제공한다.
복수의 반도체 장치(200-1 - 200-n)가 외부 명령(ECMD)을 디코딩하고, 그에 따라 워드라인 비활성화를 정의하는 내부 명령(iCMD: DIS)을 인식한다.
복수의 그룹(MG0 - MG3) 들이 시차를 두고 활성화되는 비활성화 타이밍 신호들(WLD) 각각에 따라 상술한 워드라인 활성화 동작과 동일한 순서로 즉, 제 1 그룹(MG0), 제 2 그룹(MG1), 제 3 그룹(MG2) 제 4 그룹(MG3) 순서로 자신의 모든 뱅크들(BK)의 워드라인들(WL0 - WLn)을 동시에 비활성화시키는 동작을 수행한다.
이와 같이, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

Claims (21)

  1. 반도체 장치를 구분할 수 있는 식별정보를 저장하도록 구성된 식별정보 레지스터;
    상기 식별 정보를 디코딩하고, 디코딩 결과를 선택신호로서 출력하도록 구성된 식별정보 디코더; 및
    명령이 입력되면 상기 선택신호에 따라 정해진 타이밍에 모든 워드라인들을 동시에 활성화 또는 비활성화시키기 위한 워드라인 제어신호를 생성하도록 구성된 워드라인 활성화 제어회로를 포함하는 반도체 장치.
  2. ◈청구항 2은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1 항에 있어서,
    상기 식별정보 레지스터는 번인 테스트 신호에 따라 상기 식별정보를 상기 식별정보 디코더에 출력하도록 구성된 반도체 장치.
  3. ◈청구항 3은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1 항에 있어서,
    상기 반도체 장치의 리페어를 포함한 동작 관련 정보를 저장하는 퓨즈 어레이의 일부가 상기 식별정보 레지스터로서 사용되며, 상기 퓨즈 어레이의 일부에 저장된 상기 식별정보가 파워-업 시퀀스(power-up sequence) 구간에 자동 출력되도록 구성되는 반도체 장치.
  4. ◈청구항 4은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1 항에 있어서,
    상기 워드라인 활성화 제어회로는
    상기 명령에 응답하여 워드라인 인에이블 구간신호 및 동작 구간신호를 생성하도록 구성된 동작 제어회로,
    상기 동작 구간신호에 따라 복수의 타이밍 신호들을 생성하도록 구성된 타이밍 신호 생성회로,
    상기 선택신호에 따라 상기 복수의 타이밍 신호들 중에서 하나를 선택하고, 선택된 신호를 다중화 신호로서 출력하도록 구성된 다중화기,
    상기 다중화 신호에 따라 예비 동작 펄스신호를 생성하도록 구성된 펄스 발생기,
    상기 워드라인 인에이블 구간신호에 따라 상기 예비 동작 펄스신호를 활성화 타이밍 신호 또는 비활성화 타이밍 신호로서 출력하도록 구성된 동작 선택회로, 및
    상기 활성화 타이밍 신호와 상기 비활성화 타이밍 신호에 응답하여 복수의 워드 라인들 모두를 동시에 활성화시키기 위한 워드라인 제어신호를 생성하도록 구성된 워드라인 활성화 회로를 포함하는 반도체 장치.
  5. ◈청구항 5은(는) 설정등록료 납부시 포기되었습니다.◈
    제 4 항에 있어서,
    상기 타이밍 신호 생성회로는
    상기 동작 구간신호의 활성화 구간 동안 발진신호를 생성하도록 구성된 발진기, 및
    상기 발진신호에 응답하여 상기 복수의 타이밍 신호들을 생성하도록 구성된 쉬프트 레지스터를 포함하는 반도체 장치.
  6. ◈청구항 6은(는) 설정등록료 납부시 포기되었습니다.◈
    제 4 항에 있어서,
    상기 타이밍 신호 생성회로는
    상기 동작 구간신호를 순차적으로 지연시킴으로써 상기 복수의 타이밍 신호들을 생성하도록 구성된 지연 회로를 포함하는 반도체 장치.
  7. 반도체 장치를 구분할 수 있는 식별정보를 디코딩하고, 디코딩 결과를 선택신호로서 출력하도록 구성된 식별정보 디코더;
    번인 테스트 명령에 응답하여 워드라인 인에이블 구간신호 및 동작 구간신호를 생성하도록 구성된 동작 제어회로;
    상기 동작 구간신호에 따라 복수의 타이밍 신호들을 생성하도록 구성된 타이밍 신호 생성회로;
    상기 선택신호에 따라 상기 복수의 타이밍 신호들 중에서 하나를 선택하고, 선택된 신호를 다중화 신호로서 출력하도록 구성된 다중화기;
    상기 다중화 신호에 따라 예비 동작 펄스신호를 생성하도록 구성된 펄스 발생기;
    상기 워드라인 인에이블 구간신호에 따라 상기 예비 동작 펄스신호를 활성화 타이밍 신호 또는 비활성화 타이밍 신호로서 출력하도록 구성된 동작 선택회로; 및
    상기 활성화 타이밍 신호와 상기 비활성화 타이밍 신호에 응답하여 복수의 워드 라인들 모두를 동시에 활성화시키기 위한 워드라인 제어신호를 생성하도록 구성된 워드라인 활성화 회로를 포함하는 반도체 장치.
  8. ◈청구항 8은(는) 설정등록료 납부시 포기되었습니다.◈
    제 7 항에 있어서,
    번인 테스트 신호에 따라 상기 식별정보를 상기 식별정보 디코더에 출력하도록 구성된 식별정보 레지스터를 더 포함하는 반도체 장치.
  9. ◈청구항 9은(는) 설정등록료 납부시 포기되었습니다.◈
    제 7 항에 있어서,
    상기 반도체 장치의 리페어를 포함한 동작 관련 정보를 저장하는 퓨즈 어레이의 일부에 저장된 상기 식별정보가 파워-업 시퀀스(power-up sequence) 구간에 자동 상기 식별정보 디코더에 출력되도록 구성되는 반도체 장치.
  10. ◈청구항 10은(는) 설정등록료 납부시 포기되었습니다.◈
    제 7 항에 있어서,
    상기 타이밍 신호 생성회로는
    상기 동작 구간신호의 활성화 구간 동안 발진신호를 생성하도록 구성된 발진기, 및
    상기 발진신호에 응답하여 상기 복수의 타이밍 신호들을 생성하도록 구성된 쉬프트 레지스터를 포함하는 반도체 장치.
  11. ◈청구항 11은(는) 설정등록료 납부시 포기되었습니다.◈
    제 7 항에 있어서,
    상기 타이밍 신호 생성회로는
    상기 동작 구간신호를 순차적으로 지연시킴으로써 상기 복수의 타이밍 신호들을 생성하도록 구성된 지연 회로를 포함하는 반도체 장치.
  12. 테스트 장비; 및
    상기 테스트 장비에 장착된 복수의 반도체 장치를 포함하며,
    상기 테스트 장비는 1회의 번인 테스트 명령을 상기 복수의 반도체 장치에 공통으로 제공하고,
    상기 복수의 반도체 장치는 상기 1회의 번인 테스트 명령에 응답하여 상기 복수의 반도체 장치 전체에 대한 번인 테스트 동작을 다이 아이디 정보에 따라 그룹 단위로 분산 수행하도록 구성되고,
    상기 복수의 반도체 장치는 상기 다이 아이디 정보 중에서 일부를 식별정보로 사용하고, 상기 복수의 반도체 장치는 복수의 그룹으로 구분되며, 상기 복수의 그룹은 상기 식별정보에 따라 랜덤한 위치 및 랜덤한 개체수를 가지는 테스트 시스템.
  13. ◈청구항 13은(는) 설정등록료 납부시 포기되었습니다.◈
    제 12 항에 있어서,
    상기 다이 아이디 정보 중에서 일부를 식별정보로 사용하고,
    상기 복수의 반도체 장치는 복수의 그룹으로 구분되며, 상기 복수의 그룹 각각은 상기 식별정보의 값이 동일한 반도체 장치들을 포함하는 테스트 시스템.
  14. 삭제
  15. 삭제
  16. ◈청구항 16은(는) 설정등록료 납부시 포기되었습니다.◈
    제 12 항에 있어서,
    상기 번인 테스트 동작은 그룹에 속한 반도체 장치들의 모든 워드라인들을 동시에 활성화시키는 동작을 포함하는 테스트 시스템.
  17. ◈청구항 17은(는) 설정등록료 납부시 포기되었습니다.◈
    제 13 항에 있어서,
    상기 복수의 반도체 장치 각각은
    상기 식별정보를 디코딩하고, 디코딩 결과를 선택신호로서 출력하도록 구성된 식별정보 디코더,
    상기 번인 테스트 명령에 응답하여 워드라인 인에이블 구간신호 및 동작 구간신호를 생성하도록 구성된 동작 제어회로,
    상기 동작 구간신호에 따라 복수의 타이밍 신호들을 생성하도록 구성된 타이밍 신호 생성회로,
    상기 선택신호에 따라 상기 복수의 타이밍 신호들 중에서 하나를 선택하고, 선택된 신호를 다중화 신호로서 출력하도록 구성된 다중화기,
    상기 다중화 신호에 따라 예비 동작 펄스신호를 생성하도록 구성된 펄스 발생기,
    상기 워드라인 인에이블 구간신호에 따라 상기 예비 동작 펄스신호를 활성화 타이밍 신호 또는 비활성화 타이밍 신호로서 출력하도록 구성된 동작 선택회로, 및
    상기 활성화 타이밍 신호와 상기 비활성화 타이밍 신호에 응답하여 복수의 워드 라인들 모두를 동시에 활성화시키기 위한 워드라인 제어신호를 생성하도록 구성된 워드라인 활성화 회로를 포함하는 테스트 시스템.
  18. ◈청구항 18은(는) 설정등록료 납부시 포기되었습니다.◈
    제 17 항에 있어서,
    번인 테스트 신호에 따라 상기 식별정보를 상기 식별정보 디코더에 출력하도록 구성된 식별정보 레지스터를 더 포함하는 테스트 시스템.
  19. ◈청구항 19은(는) 설정등록료 납부시 포기되었습니다.◈
    제 17 항에 있어서,
    상기 반도체 장치의 리페어를 포함한 동작 관련 정보를 저장하는 퓨즈 어레이의 일부에 저장된 상기 식별정보가 파워-업 시퀀스(power-up sequence) 구간에 자동 상기 식별정보 디코더에 출력되도록 구성되는 테스트 시스템.
  20. ◈청구항 20은(는) 설정등록료 납부시 포기되었습니다.◈
    제 17 항에 있어서,
    상기 타이밍 신호 생성회로는
    상기 동작 구간신호의 활성화 구간 동안 발진신호를 생성하도록 구성된 발진기, 및
    상기 발진신호에 응답하여 상기 복수의 타이밍 신호들을 생성하도록 구성된 쉬프트 레지스터를 포함하는 테스트 시스템.
  21. ◈청구항 21은(는) 설정등록료 납부시 포기되었습니다.◈
    제 17 항에 있어서,
    상기 타이밍 신호 생성회로는
    상기 동작 구간신호를 순차적으로 지연시킴으로써 상기 복수의 타이밍 신호들을 생성하도록 구성된 지연 회로를 포함하는 테스트 시스템.
KR1020180028474A 2018-03-12 2018-03-12 반도체 장치 및 이를 포함하는 테스트 시스템 KR102471500B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020180028474A KR102471500B1 (ko) 2018-03-12 2018-03-12 반도체 장치 및 이를 포함하는 테스트 시스템
US16/116,461 US10816591B2 (en) 2018-03-12 2018-08-29 Semiconductor apparatuses and test system for performing burn-in test operations automatically distributed in time in response to a burn-in test command
CN201811423539.2A CN110261754B (zh) 2018-03-12 2018-11-27 半导体装置以及包括该半导体装置的测试***

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180028474A KR102471500B1 (ko) 2018-03-12 2018-03-12 반도체 장치 및 이를 포함하는 테스트 시스템

Publications (2)

Publication Number Publication Date
KR20190107342A KR20190107342A (ko) 2019-09-20
KR102471500B1 true KR102471500B1 (ko) 2022-11-28

Family

ID=67843857

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180028474A KR102471500B1 (ko) 2018-03-12 2018-03-12 반도체 장치 및 이를 포함하는 테스트 시스템

Country Status (3)

Country Link
US (1) US10816591B2 (ko)
KR (1) KR102471500B1 (ko)
CN (1) CN110261754B (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210026486A (ko) 2019-08-30 2021-03-10 주식회사 엘지화학 이차전지 충방전 장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050066243A1 (en) 2003-09-22 2005-03-24 Gordhan Barevadia Mechanism to enhance observability of integrated circuit failures during burn-in tests

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3526485A1 (de) * 1985-07-24 1987-02-05 Heinz Krug Schaltungsanordnung zum pruefen integrierter schaltungseinheiten
US5047711A (en) * 1989-08-23 1991-09-10 Silicon Connections Corporation Wafer-level burn-in testing of integrated circuits
CA2026768C (en) * 1989-11-13 1996-07-23 Russell S. Padgett Extended addressing using sub-addressed segment registers
KR0119887B1 (ko) * 1994-06-08 1997-10-30 김광호 반도체 메모리장치의 웨이퍼 번-인 테스트 회로
JP3274332B2 (ja) * 1995-11-29 2002-04-15 株式会社東芝 コントローラ・大容量メモリ混載型半導体集積回路装置およびそのテスト方法およびその使用方法、並びに半導体集積回路装置およびそのテスト方法
JPH11144497A (ja) * 1997-11-13 1999-05-28 Mitsubishi Electric Corp 同期型半導体記憶装置
US6452411B1 (en) * 1999-03-01 2002-09-17 Formfactor, Inc. Efficient parallel testing of integrated circuit devices using a known good device to generate expected responses
CN1152421C (zh) * 1999-07-14 2004-06-02 国际商业机器公司 测试电路的方法
CA2317387A1 (en) * 1999-09-10 2001-03-10 Sibercore Technologies, Inc. Variable width content addressable memory device for searching variable width data
JP3913715B2 (ja) 2003-06-18 2007-05-09 株式会社東芝 不良検出方法
JP2005181222A (ja) * 2003-12-22 2005-07-07 Renesas Technology Corp 半導体装置の製造方法
JP4332056B2 (ja) * 2004-04-01 2009-09-16 Ｏｋｉセミコンダクタ株式会社 半導体集積回路
JP4579247B2 (ja) * 2004-08-05 2010-11-10 富士通セミコンダクター株式会社 半導体メモリ
US7106083B2 (en) * 2004-12-29 2006-09-12 United Microelectronics Corp. Testing system and testing method for DUTs
US7257745B2 (en) * 2005-01-31 2007-08-14 International Business Machines Corporation Array self repair using built-in self test techniques
US7072234B1 (en) * 2005-02-02 2006-07-04 Infineon Technologies Ag Method and device for varying an active duty cycle of a wordline
KR100810060B1 (ko) * 2006-04-14 2008-03-05 주식회사 하이닉스반도체 반도체 메모리 소자 및 그의 구동방법
US7268570B1 (en) * 2006-06-27 2007-09-11 International Business Machines Corporation Apparatus and method for customized burn-in of cores on a multicore microprocessor integrated circuit chip
KR100873618B1 (ko) * 2007-04-13 2008-12-12 주식회사 하이닉스반도체 워드 라인 테스트 제어 회로
US20080304346A1 (en) * 2007-06-07 2008-12-11 Novat Nintunze Apparatus and method reducing aging in a data storage device
KR20110014732A (ko) * 2009-08-06 2011-02-14 삼성전자주식회사 워드라인 구동 회로 및 이를 포함하는 메모리 장치
CN102467973B (zh) * 2010-11-18 2014-11-05 北京大学深圳研究生院 一种存储器测试方法及装置
KR20140083592A (ko) * 2012-12-26 2014-07-04 에스케이하이닉스 주식회사 반도체 메모리 장치의 워드라인 제어 회로
KR20160029391A (ko) * 2014-09-05 2016-03-15 에스케이하이닉스 주식회사 반도체 장치의 출력 타이밍 제어 회로 및 방법
KR102236572B1 (ko) * 2014-12-30 2021-04-07 에스케이하이닉스 주식회사 반도체 메모리 및 이를 이용한 반도체 시스템
US9779800B2 (en) * 2015-09-16 2017-10-03 Micron Technology, Inc. Timing control circuit shared by a plurality of banks
KR20170076098A (ko) * 2015-12-24 2017-07-04 에스케이하이닉스 주식회사 테스트 모드 제어 장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050066243A1 (en) 2003-09-22 2005-03-24 Gordhan Barevadia Mechanism to enhance observability of integrated circuit failures during burn-in tests

Also Published As

Publication number Publication date
CN110261754A (zh) 2019-09-20
US20190277906A1 (en) 2019-09-12
US10816591B2 (en) 2020-10-27
KR20190107342A (ko) 2019-09-20
CN110261754B (zh) 2022-11-22

Similar Documents

Publication Publication Date Title
US10734062B2 (en) Semiconductor device with array configuration including upper segment, lower segment classified according to refresh units, repair controllers for controlling repair operation of upper segment and lower segment
US11380382B2 (en) Refresh logic circuit layout having aggressor detector circuit sampling circuit and row hammer refresh control circuit
KR102634234B1 (ko) 소프트 포스트/패키지 복구를 위한 장치 및 방법
KR100464745B1 (ko) 테스트 기술 및 리던던시 기술을 최적화하도록 형성된반도체 기억 장치
US20220293166A1 (en) Apparatuses and methods for sketch circuits for refresh binning
US8913451B2 (en) Memory device and test method thereof
CN111833952A (zh) 用于熔丝锁存器冗余的设备和方法
US7688655B2 (en) Semiconductor memory device and test method therefor
US8867288B2 (en) Memory device and test method thereof
KR102468865B1 (ko) 럽처 제어 장치 및 이를 포함하는 반도체 장치
US6349064B1 (en) Semiconductor memory device capable of independent selection of normal and redundant memory cells after programming of redundant address
US8751885B2 (en) Repair control circuit and semiconductor integrated circuit using the same
KR20160069222A (ko) 리페어 회로 및 이를 포함하는 반도체 메모리 장치
KR102471500B1 (ko) 반도체 장치 및 이를 포함하는 테스트 시스템
US10535418B2 (en) Memory device including repair circuit and operation method thereof
US9607718B2 (en) Semiconductor memory device and test operation method thereof
KR20120052564A (ko) 반도체 메모리 장치의 리페어 회로
US7206237B2 (en) Apparatus and method for testing a memory device with multiple address generators
US20150009770A1 (en) Semiconductor system and method for reparing the same
KR102179568B1 (ko) 반도체장치 및 반도체시스템
KR20120095702A (ko) 반도체 테스트 장치 및 그의 동작 방법
US7106640B2 (en) Semiconductor memory device capable of detecting repair address at high speed
US9508410B1 (en) Semiconductor device having a secondary address generating unit for generating address signal in response to address signal from a first address generating unit
US11605419B2 (en) Semiconductor device having a test circuit
CN117476087A (zh) 存储芯片的测试方法、装置、设备及存储介质

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant