JPWO2013121491A1 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JPWO2013121491A1
JPWO2013121491A1 JP2013526015A JP2013526015A JPWO2013121491A1 JP WO2013121491 A1 JPWO2013121491 A1 JP WO2013121491A1 JP 2013526015 A JP2013526015 A JP 2013526015A JP 2013526015 A JP2013526015 A JP 2013526015A JP WO2013121491 A1 JPWO2013121491 A1 JP WO2013121491A1
Authority
JP
Japan
Prior art keywords
lead
semiconductor device
connection terminal
external connection
control board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013526015A
Other languages
English (en)
Other versions
JP5661183B2 (ja
Inventor
南尾　匡紀
匡紀 南尾
淳也 田中
淳也 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Priority to JP2013526015A priority Critical patent/JP5661183B2/ja
Application granted granted Critical
Publication of JP5661183B2 publication Critical patent/JP5661183B2/ja
Publication of JPWO2013121491A1 publication Critical patent/JPWO2013121491A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/63—Connectors not provided for in any of the groups H01L24/10 - H01L24/50 and subgroups; Manufacturing methods related thereto
    • H01L24/65—Structure, shape, material or disposition of the connectors prior to the connecting process
    • H01L24/66—Structure, shape, material or disposition of the connectors prior to the connecting process of an individual connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/162—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits the devices being mounted on two or more different substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/165—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45014—Ribbon connectors, e.g. rectangular cross-section
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10166—Transistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/306—Lead-in-hole components, e.g. affixing or retention before soldering, spacing means

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Inverter Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

半導体装置は、外装体１と、ブロックモジュール２と、パワー半導体素子１１ａを制御する制御基板３とを備えている。ブロックモジュール２は、パワー半導体素子１１ａを内蔵し、第２リード４ｂおよび第１リード４ａが引き出されている。外装体１は、載置されたブロックモジュール２の第１リード４ａに当接する外部接続端子６ａを有しており、第２リード４ｂは制御基板３に接続され、第１リード４ａは外部接続端子６ａに接合されている。

Description

本発明は、半導体装置およびその製造方法に関する。本発明は、特に、パワーデバイス又はインバータなどの電力変換用途で使用される半導体装置に関する。
太陽光発電システムのパワーコンディショナー又はモーターの回転制御には、半導体装置（パワーデバイス）が使用される。この半導体装置において、実装面積の削減、半導体素子間距離の短縮による性能向上、及びユーザー側の設計負荷低減を目的として、複数のパワーデバイスを一つのパッケージに収めてモジュール化された製品（１パッケージ化された半導体装置）が増加している（例えば、特許文献１〜３参照。）。
１パッケージ化された半導体装置は、パワーモジュールと呼ばれる。このパワーモジュールには、スイッチングを行うＩＧＢＴ（insulated gate bipolar transistor）又はＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field Effect Transistor）のようなパワー半導体素子が、複数個内蔵されている。そのパワー半導体素子を駆動する複数のドライバ素子及び複数の受動素子をさらに内蔵することで、パワー半導体の駆動及び保護機能を持たせたパワーモジュールは、特にＩＰＭ（Intelligent Power Module）と呼称され、市場を伸ばしている。
従来の半導体装置は、図２２に示すように、金属端子１０１がインサート成形された樹脂ケース１０２を用いる。そして、この樹脂ケース１０２の下面には、主にＣｕを材料とした金属プレート１０３が、接着剤１０４にて取り付けられている。
金属プレート１０３上には、セラミックの表面と裏面にＣｕ箔が貼り付けられた配線パターンを有する絶縁基板１０５が、半田１０６ａで接合されている。セラミックとしては、例えば、酸化アルミニウム（Ａｌ２Ｏ３）又は窒化アルミニウム（ＡｌＮ）がある。
絶縁基板１０５上には、ＩＧＢＴ又は還流ダイオードなどのパワー半導体素子１０７が、半田１０６ｂで接合されている。パワー半導体素子１０７の表面に形成された電極と樹脂ケース１０２の中継電極１０８の間は、アルミ線１０９によって接続されている。
さらに、パワー半導体素子１０７の直上には、制御基板１１２が、配置されている。制御基板１１２には、パワー半導体素子１０７などを制御する制御素子１１０とコンデンサ又は抵抗などの受動部品１１１が、実装されている。制御基板１１２のピン孔１１５が中継電極１０８に挿入されることによって、パワー半導体素子１０７と制御素子１１０が電気的に接続されている。
また、これらパワー半導体素子１０７の周辺は、外部環境からの保護のため、樹脂ケース１０２の凹部１１４にシリコーンゲル１１３を充填して封止されている。
特開２００３−２４３６０９号公報 特許第４１７７５７１号公報 特許第４１０８９０９号公報
しかしながら、従来の半導体装置を製造するためには、多数の工程を実施する必要がある。具体的には、顧客の要求した形状の金属端子１０１を有した樹脂ケース１０２を製造し、この樹脂ケース１０２とパワー半導体素子１０７が実装された金属プレート１０３とを接合し、その後に、パワー半導体素子１０７の表面に形成された電極と樹脂ケース１０２の中継電極１０８の間をアルミ線１０９によって接続し、さらに、樹脂ケース１０２の側の中継電極１０８と制御基板１１２を電気接続する、一連の組み立て工程を実施する必要がある。
また、従来の半導体装置では、樹脂ケース１０２の凹部１１４に位置している多数の中継電極１０８を、制御基板１１２のピン孔１１５にそれぞれ挿入する必要があり、組み立ての作業性が悪くなる場合がある。
そこで、本発明は、高生産性を実現することができる構造の半導体装置およびその製造方法を提供することを目的とする。
上記課題を解決するための本発明の半導体装置は、パワー半導体素子を内蔵し、第１リード及び第２リードが引き出されたブロックモジュールと、前記パワー半導体素子を制御する制御基板と、載置された前記ブロックモジュールの前記第１リードに当接する外部接続端子を有する外装体と、を備え、前記第２リードは、前記制御基板に接続され、前記第１リードは、前記外部接続端子に接合されていることを特徴とする。
また、上記課題を解決するための本発明の半導体装置の製造方法は、パワー半導体素子を内蔵し、第１リードと第２リードとが引き出されたブロックモジュールを準備し、前記ブロックモジュールを前記制御基板に取り付けると共に、前記第２リードを前記制御基板に接続して実装構造体を形成し、前記第１リードと外装体の外部接続端子とが重なるように前記実装構造体と前記外装体とを位置合わせした状態で、前記第１リードと前記外部接続端子との当接面を接合することを特徴とする。
本発明によれば、従来の構造に比べて高生産性を実現することができる構造の半導体装置およびその製造方法を提供することができる。
本発明の実施の形態１における半導体装置の断面図 本発明の実施の形態１における半導体装置の使用状態を示す回路図 本発明の実施の形態１における外装ケースの平面図 本発明の実施の形態１における外装ケースの斜視図 （ａ）〜（ｇ）本発明の実施の形態１における半導体装置の製造方法を示す工程図 （ａ）、（ｂ）本発明の実施の形態１における半導体装置に使用するブロックモジュールの斜視図 本発明の実施の形態１における半導体装置に使用する実装構造体の斜視図 本発明の実施の形態１における半導体装置の平面図 本発明の実施の形態１における半導体装置の底面図 本発明の実施の形態１の変形例の平面図 本発明の実施の形態２における半導体装置に使用する実装構造体の要部断面図 本発明の実施の形態３における半導体装置に使用する実装構造体の要部断面図 本発明の実施の形態４における半導体装置の断面図 （ａ）〜（ｃ）本発明の実施の形態４における半導体装置の製造方法を示す工程図 本発明の実施の形態４における半導体装置の製造方法の別の例を示す断面図 （ａ）〜（ｃ）本発明の実施の形態５における半導体装置の製造方法を示す工程図 （ａ）（ｂ）は本発明の実施の形態６における半導体装置の製造方法を示す実施例１の要部拡大断面図 （ａ）（ｂ）は本発明の実施の形態６における半導体装置の製造方法を示す実施例２の要部拡大断面図 （ａ）（ｂ）は本発明の実施の形態６における半導体装置の製造方法を示す実施例３の要部拡大断面図 本発明の実施の形態７における半導体装置の分解斜視図 本発明の実施の形態７における半導体装置のブロックモジュールの拡大斜視図 従来の技術における半導体装置の断面構造を示す概略図
以下、本発明の半導体装置およびその製造方法を、各実施の形態に基づいて説明する。本発明の半導体装置は、例えば、パワーデバイス又はパワーモジュールである。
なお、以下の説明において、同じ構成には同じ符号を付けて、適宜、説明を省略する。
また、スイッチング素子としてＩＧＢＴを用いた半導体装置について説明するが、本発明は、ＩＧＢＴに限定されるものではなく、他のパワートランジスタを用いた半導体装置についても適用可能である。
（実施の形態１）
図１〜図１０を用いて、本発明の実施の形態１の半導体装置及びその製造方法を説明する。なお、図１〜図１０では、それぞれの図の対応関係を明確にするために、適宜、Ｘ方向、Ｙ方向を図示している。
図１は、実施の形態１の製造方法を用いて製造された半導体装置１００の構成を示す断面図である。
図１において、半導体装置１００は、外装ケース１と、ブロックモジュール２と、制御基板３とを組み付けて構成される。
外装ケース１は、外装体の一例であり、樹脂で構成されている。外装ケース１を構成する樹脂には、例えば、トランスファーモールド用の熱硬化性のエポキシ樹脂を使用することができる。外装ケース１の凹部１９には、開口２０が形成されている。開口２０の周囲には、薄肉部４８が形成されている。この外装ケース１は、凹部１９の底部で一端が露出した外部接続端子６ａを有する。外部接続端子６ａは、外装ケース１にインサート成形されている。
ブロックモジュール２は、パワー半導体素子１１ａ、リードフレーム４、アルミ線１４、絶縁層１６、放熱板１７を内蔵している。ブロックモジュール２からは、第１リード４ａと、第２リード４ｂが引き出されている。第１リード４ａは、パワー系入出力リードである。第２リード４ｂは、制御信号入力リードである。第２リード４ｂは、図６（ｂ）に示すように、ブロックモジュール２から上方に向かって垂直に曲げて引き出されている。第１リード４ａは、ブロックモジュール２から水平に引き出されている。第１リード４ａと第２リード４ｂは、リードフレーム４の一部である。
制御基板３には、制御素子８と受動部品９とが実装されて、制御信号発生用の電気回路が構築されている。受動部品９は、例えば、抵抗又はコンデンサなどである。また、制御基板３には、図７に示すように、スルーホール１８と貫通孔３８とが形成されている。
第２リード４ｂは、制御基板３のスルーホール１８に挿入した状態で、半田付けなどによって制御基板３に電気的に接合されている。この第２リード４ｂの形状は、ブロックモジュール２から離れる方向に曲げられた形状である。第２リード４ｂの途中には、突起７が形成されている。この突起７は、制御基板３の裏面に係合してブロックモジュール２と制御基板３との位置関係を規制し、ブロックモジュール２と制御基板３の間に所定の間隔を構成している。
第１リード４ａは、外部接続端子６ａの露出面に重ねた状態でカシメ処理されることで、外部接続端子６ａと電気的に接合されている。
第１リード４ａと外部接続端子６ａを電気接続した状態のブロックモジュール２の底面２ａａは、外装ケース１の底面１ａの外部に、僅かに突出している。ブロックモジュール２の底面２ａａの突出量ｔは、ｔ＝０．１ｍｍ程度である。
図１に示す本実施の形態１の半導体装置１００では、その凹部１９に、図２２に示すシリコーンゲル１１３などは充填されていない。そのため、突起７によって間隔が保持されているブロックモジュール２と制御基板３の間には、空気層２１が形成されている。また、凹部１９の上部開口には、仮想線で示す蓋３２を装着する場合がある。
本実施の形態１の半導体装置１００では、制御基板３から第２リード４ｂを介してブロックモジュール２のパワー半導体素子１１ａのゲート端子に制御信号を供給することで、パワー半導体素子１１ａのソース端子−ドレイン端子間のオン−オフを制御している。
図２は、本発明の実施の形態１の半導体装置１００の使用状態を示す回路図である。図２では、半導体装置１００が、巻線Ｌ１，Ｌ２，Ｌ３を有する負荷３３を運転する場合を示している。本実施の形態１の半導体装置１００は、図２に示すように、一例として、３相用の半導体装置を用いて説明している。
図３は、外装ケース１の平面図を示し、図４は、外装ケース１の斜視図を示す。図３，図４では、外装ケース１のみを図示している。
図２では、３相用の半導体装置のブロックモジュール２は、３つのブロックモジュール２ａ，２ｂ，２ｃから構成される。図２において、各ブロックモジュール２ａ，２ｂ，２ｃには、ＩＧＢＴのパワー半導体素子１１ａ，１１ａが２つ直列接続されたハーフブリッジ回路が構成されている。各ブロックモジュール２ａ，２ｂ，２ｃは、それぞれ、正極端子Ｐ、負極端子Ｎ、負荷接続端子Ｃを有する１相分のインバータとなっている。各ブロックモジュール２ａ，２ｂ，２ｃには、ダイオード１１ｂが設けられている。
図３，図４に示すように、外装ケース１の凹部１９の底部には、端子Ｔ１に繋がっている負荷接続端子Ｃと、端子Ｔ２に繋がっている負荷接続端子Ｃと、端子Ｔ３に繋がっている負荷接続端子Ｃと、端子Ｔ４に繋がっている３つの正極端子Ｐと、端子Ｔ５に繋がっている３つの負極端子Ｎとが、設けられている。負荷接続端子Ｃ、正極端子Ｐ、負極端子Ｎは、外部接続端子６ａの一例である。外装ケース１の四隅の取り付け孔３４の内側には、補強用に金属製のリング３５が挿入されている。それぞれの外部接続端子６ａ（負荷接続端子Ｃ、正極端子Ｐ、負極端子Ｎ）には、凹部４０が設けられている。
本実施の形態１の半導体装置１００は、図５（ａ）〜図５（ｇ）に示す第１工程〜第７工程で製造することができる。以下、図５（ａ）〜図５（ｇ）を用いて、本実施の形態１の半導体装置１００の製造工程を説明する。
まず、第１工程として、図５（ａ）に示すように、リードフレーム４の表面に、パワー半導体素子１１ａとダイオード１１ｂ（図示せず）を搭載する。さらに、パワー半導体素子１１ａの表面電極とリードフレーム４をアルミ線１４で電気的に接合する。パワー半導体素子１１ａとダイオード１１ｂとは、逆並列に接続されている。
リードフレーム４の材質としては、放熱性の観点から、熱伝導率の良いＣｕを用いることが望ましい。また、パワー半導体素子１１ａ，１１ａをリードフレーム４に接合する接合材としては、熱伝導性の良い材料を使用することが望ましい。この接合材には、具体的には、Ｓｎ−Ａｇ−Ｃｕ系はんだなど、金属系の熱伝導性の良い接合材料を使用する。アルミ線１４の接合は、常温で接合材を不要とするため、超音波接合にて接合されることが好ましい。また、パワー半導体素子１１ａのソース電極には数Ａ（アンペア）〜数百Ａ（アンペア）の大電流が流れるため、アルミ線１４は、溶断しない程度に複数接合させる必要がある。アルミ線１４は、図示したようなワイヤー形状である必要はなく、箔状のアルミリボンであっても良い。また、パワー半導体素子１１ａのゲート電極は、ソース電極と比較して小さい電流しか流れないため、電極面積が小さい。そのため、ゲート電極用のアルミ線１４は、ソース電極用のものよりも細い形状でも良い。アルミ線１４としては、例えば、１５０μｍ径のアルミ線を用いることができる。
次に、第２工程として、図５（ｂ）に示すように、リードフレーム４の裏面に、絶縁層１６と放熱板１７を接着する。すなわち、放熱板１７は、リードフレーム４及び絶縁層１６を介して、パワー半導体素子１１ａと熱接続されている。絶縁層１６は、接着性を持つ層である。予め絶縁層１６と放熱板１７とを接着させて所望の形状に加工した後、これらをリードフレーム４と接着させる。絶縁層１６に熱硬化性の樹脂を用いる場合は、絶縁層１６の被接着体が放熱板１７とリードフレーム４の２つとなるため、予め接着する際に樹脂が完全硬化して接着性が失われないように、接着時の温度等の条件を調整する必要がある。この絶縁層１６としては、放熱性と絶縁性を両立する樹脂を使用することが望ましい。絶縁層１６としては、例えば、酸化アルミニウム（Ａｌ２Ｏ３）又は窒化ホウ素（ＢＮ）などの高熱伝導フィラーを用いることができる。
次に、第３工程として、図５（ｃ）に示すように、パワー半導体素子１１ａが搭載されたリードフレーム４の周辺を、樹脂１５にて封止して、ブロックモジュール２を形成する。樹脂１５での封止は、例えば、熱硬化性エポキシ樹脂と封止金型を使用したトランスファーモールドにより行うことができる。この時、本実施の形態１では、放熱板１７の裏面が封止金型と接触する設計にしておくことで、封止後に放熱板１７の裏面がブロックモジュール２の外部に露出するようにしている。これは、封止時に樹脂１５が放熱板１７の裏面を覆うと、パワー半導体素子１１ａからの放熱経路が妨げられ、熱抵抗が上昇してしまうためである。また、特殊な形状の封止金型を用いることで、ブロックモジュール２の底部に溝３７を形成している。図６（ａ）は、図５（ｃ）の状態のブロックモジュール２を示す。図６（ａ）に示すように、第２リード４ｂは、その一端がブロックモジュール２の制御信号入力回路に接続されて、ブロックモジュール２から引き出されている。
次に、第４工程として、図５（ｄ）に示すように、第２リード４ｂをブロックモジュール２から離れるように上方に９０°曲げるフォーミング処理を施す。第２リード４ｂに、このフォーミング処理を施すことで、図６（ｂ）に示す状態になる。
次に、第５工程として、図５（ｅ）に示すように、制御基板３に３個のブロックモジュール２を実装した実装構造体３６を作成する。具体的には、第５工程として、各ブロックモジュール２の第２リード４ｂを制御基板３のスルーホール１８に挿入し、第２リード４ｂと制御基板３の間を半田付けなどの手段で電気的に接合して固定する。第２リード４ｂには突起７が形成されているため、制御基板３が突起７で支持され、ブロックモジュール２と制御基板３の間隔を所定の間隔にすることができる。また、第２リード４ｂの先端にテーパー形状を施しておくと、スルーホール１８に挿入しやすくなる。このようにして作成された実装構造体３６を、図７に示す。
次に、第６工程として、図５（ｆ）に示すように、実装構造体３６を外装ケース１の凹部１９に挿入する。凹部１９に挿入された実装構造体３６のＹ方向（ブロックモジュール２の配列方向Ｘと直交する方向）における位置は、薄肉部４８の先端がブロックモジュール２の溝３７に当接して位置決めされている。具体的には、凹部１９に挿入された実装構造体３６のＹ方向における位置は、ブロックモジュール２の底部に形成された溝３７に、外装ケース１の開口２０の周囲の薄肉部４８が係合して、位置決めされている。ここで、ブロックモジュール２の底部の溝３７は、前述の封止金型により形成することも可能であり、封止後に削り取って形成することも可能である。半導体装置１００の底面図を、図９に示す。また、図５（ｆ）の状態では、図８に示すように、各ブロックモジュール２（２ａ，２ｂ，２ｃ）の第１リード４ａが、外装ケース１に設けられた端子Ｔ１，Ｔ２，Ｔ３の外部接続端子６ａ（正極端子Ｐ，負極端子Ｎ，負荷接続端子Ｃ）の上に重なっている。第１リード４ａの幅ｄと、外装ケース１の外部接続端子６ａの幅Ｄとは、半導体装置１００が７５Ａ（アンペア）仕様の場合には、何れも１ｍｍ〜１０ｍｍで、かつ“ ｄ ≦ Ｄ ”が好ましい。
ここで、本実施の形態１では、図７，図８に示すように、各ブロックモジュール２の第１リード４ａと外部接続端子６ａとのそれぞれの重なり位置に対応して、制御基板３に複数の貫通孔３８を予め形成している。このように制御基板３に貫通孔３８を予め形成しておくことで、本実施の形態１の実装構造体３６を構成した状態でも、第１リード４ａと外部接続端子６ａとを接合処理（例えば、カシメ処理）することができる。ここで、第１リード４ａと外部接続端子６ａとの重なり位置とは、ＸＹ平面において、第１リード４ａと外部接続端子６ａとが重なる位置である。
次に、第７工程として、図５（ｇ）に示すように、制御基板３の貫通孔３８から第１リード４ａに向かって、接合ツールの一例としてのカシメツール３９を挿入して、第１リード４ａを外部接続端子６ａに接合させる。ブロックモジュール２の第１リード４ａと外装ケース１の外部接続端子６ａとは、カシメツール３９によりそれぞれカシメ処理が行われて接合することで、電気接続している。
ここで、本実施の形態１では、外部接続端子６ａには凹部４０が形成されているため、カシメツール３９によるカシメ処理によって第１リード４ａの一部が外部接続端子６ａの凹部４０に押し込まれている。そのため、本実施の形態１では、第１リード４ａと外部接続端子６ａとは、強固に接合されている。
以上の第１工程〜第７工程の組み立て工程によって、図１に示した半導体装置１００を製造できる。
本実施の形態１では、各ブロックモジュール２の第２リード４ｂを制御基板３のスルーホール１８に挿入し、第２リード４ｂと制御基板３の間を半田付けなどの手段で電気的に接合して固定する作業を、外装ケース１の外で実施することができる。そのため、本実施の形態１の半導体装置１００の製造方法は、作業を容易で、作業性が良好である。
さらに、本実施の形態１の半導体装置１００は、製造途中の実装構造体３６の状態で通電して動作検査することができるため、さらに歩留まりを向上させることも可能である。
また、実装構造体３６の状態で動作検査することが可能であると、外装ケース１の外部に突出している端子Ｔ１〜Ｔ５の形状に関わらずに、実装構造体３６を準備しておくことができる。そのため、複数個及び複数種類の実装構造体３６を予め準備しておき、ユニット構造のように外装ケース１に組み付けることができる。具体的には、外装ケース１の端子Ｔ１〜Ｔ５の形状が決まり次第、予め準備していた実装構造体３６を図５（ｆ）（ｇ）の工程で外装ケース１に組み付けることができる。このように、本実施の形態１では、半導体装置１００の製造途中で、実装構造体３６を形成することにより、半導体装置１００の生産性を向上させることができる。
本実施の形態１の半導体装置１００は、対象装置に組み込まれて使用される。対象装置とは、半導体装置１００の組み込み対象の装置であり、例えば、太陽光発電システム、又は家電やＥＶ用モーターである。例えば、外装ケース１の底面１ａを対象装置に向けた状態で外装ケース１の四隅を対象装置の筐体又は放熱板にネジ留めすることで、半導体装置１００が対象装置に組み込まれる。このとき、外装ケース１から突出量ｔだけ突出していたブロックモジュール２は、対象装置によって外装ケース１の内側に向かって押し込まれて、第１リード４ａが弾性変形又は塑性変形する。第１リード４ａが弾性変形又は塑性変形することによって、ブロックモジュール２の放熱板１７を対象装置の筐体又は放熱板に確実に接触させて、熱伝導性を良くすることができる。このとき、対象装置の筐体又は放熱板と放熱板１７との間に、熱伝導性グリス又は熱伝導性シートを介在させると、さらに熱伝導性を向上させることができる。
なお、本実施の形態１では、カシメツール３９を挿入するために制御基板３に形成された貫通孔３８が、カシメ位置に対応して制御基板３に個別に形成した例を説明した。だが、図８に仮想線で示すように、近接した複数のカシメ位置に対応して１つの貫通孔４１を形成しても、同様の効果を実現できる。複数の貫通孔３８の代わりに１つの貫通孔４１とすることで、制御基板３の剛性や弾性が低下する可能性はあるが、貫通孔を形成する際の手間を軽減することが可能である。
また、これらのカシメツール３９を挿入するための貫通孔３８，４１は、図１０に示すように、切り欠き４２，４３で構成しても、同様の効果を実現できる。
（実施の形態２）
図１１は、本発明の実施の形態２の半導体装置に使用する実装構造体の要部断面図である。本実施の形態２は、前述の実施の形態１の実装構造体３６を実装構造体５６に置き換えた以外は実施の形態１と同様であるため、実装構造体５６以外の説明は省略する。
前述の実施の形態１における実装構造体３６は、ブロックモジュール２から引き出されて更に曲げた第２リード４ｂの先端に、制御基板３を実装して構成した。それに対し、本実施の形態２の実装構造体５６は、図１１に示すように、第２リード４ｂに電気接続されたＪリード（J-leads）形状の中間部材４４を介して、ブロックモジュール２と制御基板３を電気接続して構成している。
本実施の形態２の実装構造体５６を用いることで、ブロックモジュール２と制御基板３との間の隙間の位置変動が大きい場合に、中間部材４４によりその位置変動を吸収することができる。
（実施の形態３）
図１２は、本発明の実施の形態３の半導体装置に使用する実装構造体の要部断面図である。本実施の形態３は、前述の実施の形態１の実装構造体３６を実装構造体６６に置き換えた以外は実施の形態１と同様であるため、実装構造体６６以外の説明は省略する。
前述の実施の形態１における実装構造体３６は、ブロックモジュール２から引き出されて更に曲げた第２リード４ｂの先端に、制御基板３を実装して構成した。それに対し、本実施の形態３の実装構造体６６は、図１２に示すように、第２リード４ｂに電気接続されたガルウィング（Gull wing）形状の中間部材４５を介して、ブロックモジュール２と制御基板３を電気接続して構成している。
実施の形態３の実装構造体６６を用いることで、ブロックモジュール２と制御基板３との間の隙間の変動が大きい場合に、中間部材４４によりその変動を吸収することができると共に、ブロックモジュール２と制御基板３との相対位置を規制することができる。
（実施の形態４）
図１３，図１４，図１５を用いて、本発明の実施の形態４の半導体装置およびその製造方法を説明する。
図１３は、本実施の形態４の製造方法を用いて製造された半導体装置を示す断面図である。
前述の実施の形態１における外装ケース１は、凹部１９が形成されていると共に外部接続端子６ａがインサート成形されて構成されていた。これに対して本実施の形態４では、図１３に示すように、外装ケース５１が、外部接続端子６ａを有した板状のベース部２２と、この板状のベース部２２に取り付けられて制御基板３などの周囲を取り囲むガード部２３とで構成されている。すなわち、本実施の形態４の外装ケース５１は、２つの部材（ベース部２２、ガード部２３）を組み合わせて構成されている。ブロックモジュール２と制御基板３の構成、ならびにブロックモジュール２と制御基板３の組み立てなどは実施の形態１と同じであるため、説明は省略する。
本実施の形態４の半導体装置は、以下に説明する第８工程〜第１０工程で組み立てられる。
まず、第８工程として、図１４（ａ）に示すように、ガード部２３を取り付ける前のベース部２２の開口５０に、実装構造体３６を設置する。このとき、実装構造体３６の第１リード４ａが、ベース部２２の外部接続端子６ａに重なるように配置する。
次に、第９工程として、図１４（ｂ）に示すように、カシメツール３９を貫通孔３８から挿入して第１リード４ａと外部接続端子６ａをカシメ処理する。このカシメ処理により、第１リード４ａと外部接続端子６ａを電気的に接合する。このとき、カシメツール３９は、図１４（ｂ）の仮想線で示すように貫通孔３８に挿入される。
次に、第１０工程として、図１４（ｃ）に示すように、実装構造体３６を取り囲むように、ベース部２２にガード部２３を取り付ける。
また、組み込み対象装置の一部で制御基板３の周囲を被うカバー２６が形成できる場合は、第１０工程として、図１４（ｃ）に代えて図１５に示すようにカバー２６を配置することで、ガード部２３を不要とすることもできる。
このようにして、本実施の形態４でも、前述の実施の形態１の場合とほぼ同じ外観形状の半導体装置を得ることができる。
（実施の形態５）
図１６を用いて、本発明の実施の形態５の半導体装置の製造方法を説明する。
前述の実施の形態１の半導体装置では、外装ケース１の内側寸法にほぼ等しい大きさの制御基板３を備えた実装構造体３６を、外装ケース１の凹部１９に収納して構成した。それに対して、本実施の形態５では、図１６（ａ）と図１６（ｂ）に示すように、外装ケース１の凹部１９との間に、カシメツール３９を差し入れるのに必要な寸法の隙間４６を設けることが可能な制御基板７３を用いている。この場合、制御基板７３には、前述の実施の形態１での貫通孔３８が不要である。すなわち、本実施の形態５の制御基板７３は、ＸＹ平面における第１リード４ａと外部接続端子６ａとの重なり位置において、制御基板７３と第１リード４ａが重ならない程度に、制御基板７３の大きさを制限したものである。
本実施の形態５における制御基板７３を用いて構成した実装構造体７６を用いることで、図１６（ｃ）に示すように、隙間４６からカシメツール３９を差し入れてカシメ処理することができる。そして、このカシメ処理によって、前述の実施の形態１と同様の機能を有する半導体装置を得ることができる。
（実施の形態６）
上記の各実施の形態では、第１リード４ａと外部接続端子６ａとをカシメ処理によって電気接合したが、貫通孔３８などを通して電気接合可能であれば、他の工法を選択することもできる。他の工法としては、例えば、貫通孔３８を通過したレーザによるレーザ接合方法や、貫通孔３８を通した工具による超音波接合方法、貫通孔３８を通した工具による加熱接合、化学反応を利用して接合面を活性化することによる化学接合などがある。
−実施例１−
図１７に示す実施例１は、超音波接合によって、外部接続端子６ａと第１リード４ａとを接合している例である。この実施例では、外部接続端子６ａの材質と第１リード４ａの材質が同一である。具体的には、外部接続端子６ａと第１リード４ａの材質が、共に銅である。
図１７（ａ）に示すように、外部接続端子６ａ又は第１リード４ａの表面に酸化膜７７が形成されているような場合であっても、接合ツールとしての超音波ヘッド７８によって、第１リード４ａを外部接続端子６ａに押圧すると共に、第１リード４ａと外部接続端子６ａの当接面に矢印７９方向の超音波振動を印加することによって、図１７（ｂ）に示すように、当接面に介在していた酸化膜７７を除去することができる。当接面の酸化膜７７を除去することで、第１リード４ａと外部接続端子６ａの清浄な面が圧接され、第１リード４ａと外部接続端子６ａとを接合することができる。
なお、超音波ヘッド７８の振動を第１リード４ａに効率よく伝達するためには、超音波ヘッド７８の先端形状を図１７（ａ）に示すように、凹凸が形成されたアンビル形状（Anvil shape）７８ａにすることが好ましい。
−実施例２−
図１８に示す実施例２は、加熱接合によって、外部接続端子６ａと第１リード４ａとを接合している例である。図１８は、加熱すると共に加圧することによって、外部接続端子６ａと第１リード４ａとを接合している。この実施例２では、外部接続端子６ａの材質と第１リード４ａの材質が同一である。具体的には、外部接続端子６ａと第１リード４ａの材質が、共に銅である。
図１８（ａ）に示すように、外部接続端子６ａ又は第１リード４ａの表面に酸化膜７７が形成されているような場合であっても、接合ツールとしての加熱ヘッド８０によって、第１リード４ａを加熱すると共に外部接続端子６ａに押圧することによって、図１８（ｂ）に示すように、当接面に介在していた酸化膜７７を除去することができ、第１リード４ａと外部接続端子６ａの清浄な面が圧接されることによって、第１リード４ａと外部接続端子６ａとを接合することができる。このとき、第１リード４ａ及び外部接続端子６ａは加熱されているため、銅の結合反応を促進できる。
なお、加熱ヘッド８０による押圧のために必要な圧力は、図１７で説明した超音波接合の場合に比べて大きい。
−実施例３−
図１９に示す実施例３は、化学接合によって、外部接続端子６ａと第１リード４ａとを接合している例である。図１９は、化学反応を利用して接合面を活性化することによって、外部接続端子６ａと第１リード４ａとを接合している。この実施例では、外部接続端子６ａの材質と第１リード４ａの材質が同一である。具体的には、外部接続端子６ａと第１リード４ａの材質が、共に銅である。
外部接続端子６ａ又は第１リード４ａの表面に酸化膜７７が形成されているような場合であっても、図１９（ａ）に示すように、表面活性化剤８１を外部接続端子６ａに滴下する。これによって、還元反応によって酸化銅（ＣｕＯ）を銅（Ｃｕ）に戻す。そして、外部接続端子６ａの上に第１リード４ａを載置すると共に、接合ツールとしての押圧ヘッド８２によって、第１リード４ａを外部接続端子６ａに押圧することによって、図１８（ｂ）に示すように、第１リード４ａと外部接続端子６ａを接合することができる。
（実施の形態７）
上記の各実施の形態において、第１リード４ａと第２リード４ｂは、図６（ｂ）に示したように、樹脂モールドされているブロックモジュール２ａ，２ｂ，２ｃの別々の辺から引き出されていたが、本実施の形態では、図２０，図２１に示すように、ブロックモジュール９２ａ，９２ｂ，９２ｃは、第１リード４ａが引き出されている辺と同じ辺から第２リード４ｂが引き出されている。
本実施の形態７では、近接して配置された第１リード４ａと第２リード４ｂとの間の絶縁耐圧の低下を防止するため、ブロックモジュール２の外形形状に凹部８３，８４を形成して沿面距離を大きくしている。
上記の各実施の形態では、外装ケース１に３個のブロックモジュール２，９２を取り付けた半導体装置１００の場合を例に挙げて説明したが、ブロックモジュール２の数は３に限定されるものではなく、１以上で有れば何れの場合も実施できる。
本発明の半導体装置は、太陽光発電システムのパワーコンディショナーや、モーターの回転制御に使用されるパワーデバイスなどに利用することができる。
１，５１ 外装ケース
１ａ，２ａａ 底面
２，２ａ，２ｂ，２ｃ，９２ａ，９２ｂ，９２ｃ ブロックモジュール
３，７３ 制御基板
４ リードフレーム
４ａ パワー系入出力リード
４ｂ 制御信号入力リード
６ａ 外部接続端子
７ 突起
８ 制御素子
９ 受動部品
１１ａ パワー半導体素子
１１ｂ ダイオード
１４ アルミ線
１５ 樹脂
１６ 絶縁層
１７ 放熱板
１８ スルーホール
１９，４０，５９，８３，８４ 凹部
２０，５０ 開口
２１ 空気層
２２ ベース部
２３ ガード部
２６ カバー
３２ 蓋
３３ 負荷
３４ 取り付け孔
３５ リング
３６，５６，６６，７６ 実装構造体
３７ 溝
３８，４１ 貫通孔
３９ カシメツール
４２，４３ 切り欠き
４４，４５ 中間部材
４８ 薄肉部
Ｐ 正極端子
Ｎ 負極端子
Ｃ 負荷接続端子
Ｔ１〜Ｔ５ 端子
１００ 半導体装置
本発明は、半導体装置およびその製造方法に関する。本発明は、特に、パワーデバイス又はインバータなどの電力変換用途で使用される半導体装置に関する。
太陽光発電システムのパワーコンディショナー又はモーターの回転制御には、半導体装置（パワーデバイス）が使用される。この半導体装置において、実装面積の削減、半導体素子間距離の短縮による性能向上、及びユーザー側の設計負荷低減を目的として、複数のパワーデバイスを一つのパッケージに収めてモジュール化された製品（１パッケージ化された半導体装置）が増加している（例えば、特許文献１〜３参照。）。
１パッケージ化された半導体装置は、パワーモジュールと呼ばれる。このパワーモジュールには、スイッチングを行うＩＧＢＴ（insulated gate bipolar transistor）又はＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field Effect Transistor）のようなパワー半導体素子が、複数個内蔵されている。そのパワー半導体素子を駆動する複数のドライバ素子及び複数の受動素子をさらに内蔵することで、パワー半導体の駆動及び保護機能を持たせたパワーモジュールは、特にＩＰＭ（Intelligent Power Module）と呼称され、市場を伸ばしている。
従来の半導体装置は、図２２に示すように、金属端子１０１がインサート成形された樹脂ケース１０２を用いる。そして、この樹脂ケース１０２の下面には、主にＣｕを材料とした金属プレート１０３が、接着剤１０４にて取り付けられている。
金属プレート１０３上には、セラミックの表面と裏面にＣｕ箔が貼り付けられた配線パターンを有する絶縁基板１０５が、半田１０６ａで接合されている。セラミックとしては、例えば、酸化アルミニウム（Ａｌ２Ｏ３）又は窒化アルミニウム（ＡｌＮ）がある。
絶縁基板１０５上には、ＩＧＢＴ又は還流ダイオードなどのパワー半導体素子１０７が、半田１０６ｂで接合されている。パワー半導体素子１０７の表面に形成された電極と樹脂ケース１０２の中継電極１０８の間は、アルミ線１０９によって接続されている。
さらに、パワー半導体素子１０７の直上には、制御基板１１２が、配置されている。制御基板１１２には、パワー半導体素子１０７などを制御する制御素子１１０とコンデンサ又は抵抗などの受動部品１１１が、実装されている。制御基板１１２のピン孔１１５が中継電極１０８に挿入されることによって、パワー半導体素子１０７と制御素子１１０が電気的に接続されている。
また、これらパワー半導体素子１０７の周辺は、外部環境からの保護のため、樹脂ケース１０２の凹部１１４にシリコーンゲル１１３を充填して封止されている。
特開２００３−２４３６０９号公報 特許第４１７７５７１号公報 特許第４１０８９０９号公報
しかしながら、従来の半導体装置を製造するためには、多数の工程を実施する必要がある。具体的には、顧客の要求した形状の金属端子１０１を有した樹脂ケース１０２を製造し、この樹脂ケース１０２とパワー半導体素子１０７が実装された金属プレート１０３とを接合し、その後に、パワー半導体素子１０７の表面に形成された電極と樹脂ケース１０２の中継電極１０８の間をアルミ線１０９によって接続し、さらに、樹脂ケース１０２の側の中継電極１０８と制御基板１１２を電気接続する、一連の組み立て工程を実施する必要がある。
また、従来の半導体装置では、樹脂ケース１０２の凹部１１４に位置している多数の中継電極１０８を、制御基板１１２のピン孔１１５にそれぞれ挿入する必要があり、組み立ての作業性が悪くなる場合がある。
そこで、本発明は、高生産性を実現することができる構造の半導体装置およびその製造方法を提供することを目的とする。
上記課題を解決するための本発明の半導体装置は、パワー半導体素子を内蔵し、第１リード及び第２リードが引き出されたブロックモジュールと、前記パワー半導体素子を制御する制御基板と、その底部に開口が形成されると共に、前記底部に載置された前記ブロックモジュールの前記第１リードに当接する外部接続端子を前記底部に有する外装体と、を備え、前記第２リードは、前記制御基板に接続され、前記第１リードは、前記外部接続端子に接合されていることを特徴とする。
また、上記課題を解決するための本発明の半導体装置は、パワー半導体素子を内蔵し、第１リード及び第２リードが引き出されたブロックモジュールと、前記パワー半導体素子を制御する制御基板と、載置された前記ブロックモジュールの前記第１リードに当接する外部接続端子を有する外装体と、を備え、前記第２リードは、前記制御基板に接続され、前記第１リードは、前記外部接続端子に接合され、前記ブロックモジュールには、前記パワー半導体素子と熱接続する放熱板が、その一部を露出させた状態でモールドされ、前記外装体には、前記ブロックモジュールの表面に露出した前記放熱板を露出させる開口が底部に形成され、前記ブロックモジュールには溝が形成されており、前記溝が前記開口周囲の前記外装体の薄肉部に係合していることを特徴とする。
また、上記課題を解決するための本発明の半導体装置は、パワー半導体素子を内蔵し、第１リード及び第２リードが引き出されたブロックモジュールと、前記パワー半導体素子を制御する制御基板と、載置された前記ブロックモジュールの前記第１リードに当接する外部接続端子を有する外装体と、を備え、前記第２リードは、前記制御基板に接続され、前記第１リードは、前記外部接続端子に接合され、前記第２リードと前記制御基板とが、中間部材を介して接続されていることを特徴とする。
また、上記課題を解決するための本発明の半導体装置の製造方法は、パワー半導体素子を内蔵し、第１リードと第２リードとが引き出されたブロックモジュールを準備し、前記ブロックモジュールを前記制御基板に取り付けると共に、前記第２リードを前記制御基板に接続して実装構造体を形成し、前記第１リードと外装体の外部接続端子とが重なるように前記実装構造体と前記外装体とを位置合わせした状態で、前記第１リードと前記外部接続端子との当接面を接合することを特徴とする。
本発明によれば、従来の構造に比べて高生産性を実現することができる構造の半導体装置およびその製造方法を提供することができる。
本発明の実施の形態１における半導体装置の断面図 本発明の実施の形態１における半導体装置の使用状態を示す回路図 本発明の実施の形態１における外装ケースの平面図 本発明の実施の形態１における外装ケースの斜視図 （ａ）〜（ｇ）本発明の実施の形態１における半導体装置の製造方法を示す工程図 （ａ）（ｂ）本発明の実施の形態１における半導体装置に使用するブロックモジュールの斜視図 本発明の実施の形態１における半導体装置に使用する実装構造体の斜視図 本発明の実施の形態１における半導体装置の平面図 本発明の実施の形態１における半導体装置の底面図 本発明の実施の形態１の変形例の平面図 本発明の実施の形態２における半導体装置に使用する実装構造体の要部断面図 本発明の実施の形態３における半導体装置に使用する実装構造体の要部断面図 本発明の実施の形態４における半導体装置の断面図 （ａ）〜（ｃ）本発明の実施の形態４における半導体装置の製造方法を示す工程図 本発明の実施の形態４における半導体装置の製造方法の別の例を示す断面図 （ａ）〜（ｃ）本発明の実施の形態５における半導体装置の製造方法を示す工程図 （ａ）（ｂ）本発明の実施の形態６における半導体装置の製造方法を示す実施例１の要部拡大断面図 （ａ）（ｂ）本発明の実施の形態６における半導体装置の製造方法を示す実施例２の要部拡大断面図 （ａ）（ｂ）本発明の実施の形態６における半導体装置の製造方法を示す実施例３の要部拡大断面図 本発明の実施の形態７における半導体装置の分解斜視図 本発明の実施の形態７における半導体装置のブロックモジュールの拡大斜視図 従来の技術における半導体装置の断面構造を示す概略図
以下、本発明の半導体装置およびその製造方法を、各実施の形態に基づいて説明する。本発明の半導体装置は、例えば、パワーデバイス又はパワーモジュールである。
なお、以下の説明において、同じ構成には同じ符号を付けて、適宜、説明を省略する。
また、スイッチング素子としてＩＧＢＴを用いた半導体装置について説明するが、本発明は、ＩＧＢＴに限定されるものではなく、他のパワートランジスタを用いた半導体装置についても適用可能である。
（実施の形態１）
図１〜図１０を用いて、本発明の実施の形態１の半導体装置及びその製造方法を説明する。なお、図１〜図１０では、それぞれの図の対応関係を明確にするために、適宜、Ｘ方向、Ｙ方向を図示している。
図１は、実施の形態１の製造方法を用いて製造された半導体装置１００の構成を示す断面図である。
図１において、半導体装置１００は、外装ケース１と、ブロックモジュール２と、制御基板３とを組み付けて構成される。
外装ケース１は、外装体の一例であり、樹脂で構成されている。外装ケース１を構成する樹脂には、例えば、トランスファーモールド用の熱硬化性のエポキシ樹脂を使用することができる。外装ケース１の凹部１９には、開口２０が形成されている。開口２０の周囲には、薄肉部４８が形成されている。この外装ケース１は、凹部１９の底部で一端が露出した外部接続端子６ａを有する。外部接続端子６ａは、外装ケース１にインサート成形されている。
ブロックモジュール２は、パワー半導体素子１１ａ、リードフレーム４、アルミ線１４、絶縁層１６、放熱板１７を内蔵している。ブロックモジュール２からは、第１リード４ａと、第２リード４ｂが引き出されている。第１リード４ａは、パワー系入出力リードである。第２リード４ｂは、制御信号入力リードである。第２リード４ｂは、図６（ｂ）に示すように、ブロックモジュール２から上方に向かって垂直に曲げて引き出されている。第１リード４ａは、ブロックモジュール２から水平に引き出されている。第１リード４ａと第２リード４ｂは、リードフレーム４の一部である。
制御基板３には、制御素子８と受動部品９とが実装されて、制御信号発生用の電気回路が構築されている。受動部品９は、例えば、抵抗又はコンデンサなどである。また、制御基板３には、図７に示すように、スルーホール１８と貫通孔３８とが形成されている。
第２リード４ｂは、制御基板３のスルーホール１８に挿入した状態で、半田付けなどによって制御基板３に電気的に接合されている。この第２リード４ｂの形状は、ブロックモジュール２から離れる方向に曲げられた形状である。第２リード４ｂの途中には、突起７が形成されている。この突起７は、制御基板３の裏面に係合してブロックモジュール２と制御基板３との位置関係を規制し、ブロックモジュール２と制御基板３の間に所定の間隔を構成している。
第１リード４ａは、外部接続端子６ａの露出面に重ねた状態でカシメ処理されることで、外部接続端子６ａと電気的に接合されている。
第１リード４ａと外部接続端子６ａを電気接続した状態のブロックモジュール２の底面２ａａは、外装ケース１の底面１ａの外部に、僅かに突出している。ブロックモジュール２の底面２ａａの突出量ｔは、ｔ＝０．１ｍｍ程度である。
図１に示す本実施の形態１の半導体装置１００では、その凹部１９に、図２２に示すシリコーンゲル１１３などは充填されていない。そのため、突起７によって間隔が保持されているブロックモジュール２と制御基板３の間には、空気層２１が形成されている。また、凹部１９の上部開口には、仮想線で示す蓋３２を装着する場合がある。
本実施の形態１の半導体装置１００では、制御基板３から第２リード４ｂを介してブロックモジュール２のパワー半導体素子１１ａのゲート端子に制御信号を供給することで、パワー半導体素子１１ａのソース端子−ドレイン端子間のオン−オフを制御している。
図２は、本発明の実施の形態１の半導体装置１００の使用状態を示す回路図である。図２では、半導体装置１００が、巻線Ｌ１，Ｌ２，Ｌ３を有する負荷３３を運転する場合を示している。本実施の形態１の半導体装置１００は、図２に示すように、一例として、３相用の半導体装置を用いて説明している。
図３は、外装ケース１の平面図を示し、図４は、外装ケース１の斜視図を示す。図３，図４では、外装ケース１のみを図示している。
図２では、３相用の半導体装置のブロックモジュール２は、３つのブロックモジュール２ａ，２ｂ，２ｃから構成される。図２において、各ブロックモジュール２ａ，２ｂ，２ｃには、ＩＧＢＴのパワー半導体素子１１ａ，１１ａが２つ直列接続されたハーフブリッジ回路が構成されている。各ブロックモジュール２ａ，２ｂ，２ｃは、それぞれ、正極端子Ｐ、負極端子Ｎ、負荷接続端子Ｃを有する１相分のインバータとなっている。各ブロックモジュール２ａ，２ｂ，２ｃには、ダイオード１１ｂが設けられている。
図３，図４に示すように、外装ケース１の凹部１９の底部には、端子Ｔ１に繋がっている負荷接続端子Ｃと、端子Ｔ２に繋がっている負荷接続端子Ｃと、端子Ｔ３に繋がっている負荷接続端子Ｃと、端子Ｔ４に繋がっている３つの正極端子Ｐと、端子Ｔ５に繋がっている３つの負極端子Ｎとが、設けられている。負荷接続端子Ｃ、正極端子Ｐ、負極端子Ｎは、外部接続端子６ａの一例である。外装ケース１の四隅の取り付け孔３４の内側には、補強用に金属製のリング３５が挿入されている。それぞれの外部接続端子６ａ（負荷接続端子Ｃ、正極端子Ｐ、負極端子Ｎ）には、凹部４０が設けられている。
本実施の形態１の半導体装置１００は、図５（ａ）〜図５（ｇ）に示す第１工程〜第７工程で製造することができる。以下、図５（ａ）〜図５（ｇ）を用いて、本実施の形態１の半導体装置１００の製造工程を説明する。
まず、第１工程として、図５（ａ）に示すように、リードフレーム４の表面に、パワー半導体素子１１ａとダイオード１１ｂ（図示せず）を搭載する。さらに、パワー半導体素子１１ａの表面電極とリードフレーム４をアルミ線１４で電気的に接合する。パワー半導体素子１１ａとダイオード１１ｂとは、逆並列に接続されている。
リードフレーム４の材質としては、放熱性の観点から、熱伝導率の良いＣｕを用いることが望ましい。また、パワー半導体素子１１ａ，１１ａをリードフレーム４に接合する接合材としては、熱伝導性の良い材料を使用することが望ましい。この接合材には、具体的には、Ｓｎ−Ａｇ−Ｃｕ系はんだなど、金属系の熱伝導性の良い接合材料を使用する。アルミ線１４の接合は、常温で接合材を不要とするため、超音波接合にて接合されることが好ましい。また、パワー半導体素子１１ａのソース電極には数Ａ（アンペア）〜数百Ａ（アンペア）の大電流が流れるため、アルミ線１４は、溶断しない程度に複数接合させる必要がある。アルミ線１４は、図示したようなワイヤー形状である必要はなく、箔状のアルミリボンであっても良い。また、パワー半導体素子１１ａのゲート電極は、ソース電極と比較して小さい電流しか流れないため、電極面積が小さい。そのため、ゲート電極用のアルミ線１４は、ソース電極用のものよりも細い形状でも良い。アルミ線１４としては、例えば、１５０μｍ径のアルミ線を用いることができる。
次に、第２工程として、図５（ｂ）に示すように、リードフレーム４の裏面に、絶縁層１６と放熱板１７を接着する。すなわち、放熱板１７は、リードフレーム４及び絶縁層１６を介して、パワー半導体素子１１ａと熱接続されている。絶縁層１６は、接着性を持つ層である。予め絶縁層１６と放熱板１７とを接着させて所望の形状に加工した後、これらをリードフレーム４と接着させる。絶縁層１６に熱硬化性の樹脂を用いる場合は、絶縁層１６の被接着体が放熱板１７とリードフレーム４の２つとなるため、予め接着する際に樹脂が完全硬化して接着性が失われないように、接着時の温度等の条件を調整する必要がある。この絶縁層１６としては、放熱性と絶縁性を両立する樹脂を使用することが望ましい。絶縁層１６としては、例えば、酸化アルミニウム（Ａｌ２Ｏ３）又は窒化ホウ素（ＢＮ）などの高熱伝導フィラーを用いることができる。
次に、第３工程として、図５（ｃ）に示すように、パワー半導体素子１１ａが搭載されたリードフレーム４の周辺を、樹脂１５にて封止して、ブロックモジュール２を形成する。樹脂１５での封止は、例えば、熱硬化性エポキシ樹脂と封止金型を使用したトランスファーモールドにより行うことができる。この時、本実施の形態１では、放熱板１７の裏面が封止金型と接触する設計にしておくことで、封止後に放熱板１７の裏面がブロックモジュール２の外部に露出するようにしている。これは、封止時に樹脂１５が放熱板１７の裏面を覆うと、パワー半導体素子１１ａからの放熱経路が妨げられ、熱抵抗が上昇してしまうためである。また、特殊な形状の封止金型を用いることで、ブロックモジュール２の底部に溝３７を形成している。図６（ａ）は、図５（ｃ）の状態のブロックモジュール２を示す。図６（ａ）に示すように、第２リード４ｂは、その一端がブロックモジュール２の制御信号入力回路に接続されて、ブロックモジュール２から引き出されている。
次に、第４工程として、図５（ｄ）に示すように、第２リード４ｂをブロックモジュール２から離れるように上方に９０°曲げるフォーミング処理を施す。第２リード４ｂに、このフォーミング処理を施すことで、図６（ｂ）に示す状態になる。
次に、第５工程として、図５（ｅ）に示すように、制御基板３に３個のブロックモジュール２を実装した実装構造体３６を作成する。具体的には、第５工程として、各ブロックモジュール２の第２リード４ｂを制御基板３のスルーホール１８に挿入し、第２リード４ｂと制御基板３の間を半田付けなどの手段で電気的に接合して固定する。第２リード４ｂには突起７が形成されているため、制御基板３が突起７で支持され、ブロックモジュール２と制御基板３の間隔を所定の間隔にすることができる。また、第２リード４ｂの先端にテーパー形状を施しておくと、スルーホール１８に挿入しやすくなる。このようにして作成された実装構造体３６を、図７に示す。
次に、第６工程として、図５（ｆ）に示すように、実装構造体３６を外装ケース１の凹部１９に挿入する。凹部１９に挿入された実装構造体３６のＹ方向（ブロックモジュール２の配列方向Ｘと直交する方向）における位置は、薄肉部４８の先端がブロックモジュール２の溝３７に当接して位置決めされている。具体的には、凹部１９に挿入された実装構造体３６のＹ方向における位置は、ブロックモジュール２の底部に形成された溝３７に、外装ケース１の開口２０の周囲の薄肉部４８が係合して、位置決めされている。ここで、ブロックモジュール２の底部の溝３７は、前述の封止金型により形成することも可能であり、封止後に削り取って形成することも可能である。半導体装置１００の底面図を、図９に示す。また、図５（ｆ）の状態では、図８に示すように、各ブロックモジュール２（２ａ，２ｂ，２ｃ）の第１リード４ａが、外装ケース１に設けられた端子Ｔ１，Ｔ２，Ｔ３の外部接続端子６ａ（正極端子Ｐ，負極端子Ｎ，負荷接続端子Ｃ）の上に重なっている。第１リード４ａの幅ｄと、外装ケース１の外部接続端子６ａの幅Ｄとは、半導体装置１００が７５Ａ（アンペア）仕様の場合には、何れも１ｍｍ〜１０ｍｍで、かつ“ ｄ ≦ Ｄ ”が好ましい。
ここで、本実施の形態１では、図７，図８に示すように、各ブロックモジュール２の第１リード４ａと外部接続端子６ａとのそれぞれの重なり位置に対応して、制御基板３に複数の貫通孔３８を予め形成している。このように制御基板３に貫通孔３８を予め形成しておくことで、本実施の形態１の実装構造体３６を構成した状態でも、第１リード４ａと外部接続端子６ａとを接合処理（例えば、カシメ処理）することができる。ここで、第１リード４ａと外部接続端子６ａとの重なり位置とは、ＸＹ平面において、第１リード４ａと外部接続端子６ａとが重なる位置である。
次に、第７工程として、図５（ｇ）に示すように、制御基板３の貫通孔３８から第１リード４ａに向かって、接合ツールの一例としてのカシメツール３９を挿入して、第１リード４ａを外部接続端子６ａに接合させる。ブロックモジュール２の第１リード４ａと外装ケース１の外部接続端子６ａとは、カシメツール３９によりそれぞれカシメ処理が行われて接合することで、電気接続している。
ここで、本実施の形態１では、外部接続端子６ａには凹部４０が形成されているため、カシメツール３９によるカシメ処理によって第１リード４ａの一部が外部接続端子６ａの凹部４０に押し込まれている。そのため、本実施の形態１では、第１リード４ａと外部接続端子６ａとは、強固に接合されている。
以上の第１工程〜第７工程の組み立て工程によって、図１に示した半導体装置１００を製造できる。
本実施の形態１では、各ブロックモジュール２の第２リード４ｂを制御基板３のスルーホール１８に挿入し、第２リード４ｂと制御基板３の間を半田付けなどの手段で電気的に接合して固定する作業を、外装ケース１の外で実施することができる。そのため、本実施の形態１の半導体装置１００の製造方法は、作業が容易で、作業性が良好である。
さらに、本実施の形態１の半導体装置１００は、製造途中の実装構造体３６の状態で通電して動作検査することができるため、さらに歩留まりを向上させることも可能である。
また、実装構造体３６の状態で動作検査することが可能であると、外装ケース１の外部に突出している端子Ｔ１〜Ｔ５の形状に関わらずに、実装構造体３６を準備しておくことができる。そのため、複数個及び複数種類の実装構造体３６を予め準備しておき、ユニット構造のように外装ケース１に組み付けることができる。具体的には、外装ケース１の端子Ｔ１〜Ｔ５の形状が決まり次第、予め準備していた実装構造体３６を図５（ｆ）（ｇ）の工程で外装ケース１に組み付けることができる。このように、本実施の形態１では、半導体装置１００の製造途中で、実装構造体３６を形成することにより、半導体装置１００の生産性を向上させることができる。
本実施の形態１の半導体装置１００は、対象装置に組み込まれて使用される。対象装置とは、半導体装置１００の組み込み対象の装置であり、例えば、太陽光発電システム、又は家電やＥＶ用モーターである。例えば、外装ケース１の底面１ａを対象装置に向けた状態で外装ケース１の四隅を対象装置の筐体又は放熱板にネジ留めすることで、半導体装置１００が対象装置に組み込まれる。このとき、外装ケース１から突出量ｔだけ突出していたブロックモジュール２は、対象装置によって外装ケース１の内側に向かって押し込まれて、第１リード４ａが弾性変形又は塑性変形する。第１リード４ａが弾性変形又は塑性変形することによって、ブロックモジュール２の放熱板１７を対象装置の筐体又は放熱板に確実に接触させて、熱伝導性を良くすることができる。このとき、対象装置の筐体又は放熱板と放熱板１７との間に、熱伝導性グリス又は熱伝導性シートを介在させると、さらに熱伝導性を向上させることができる。
なお、本実施の形態１では、カシメツール３９を挿入するために制御基板３に形成された貫通孔３８が、カシメ位置に対応して制御基板３に個別に形成した例を説明した。だが、図８に仮想線で示すように、近接した複数のカシメ位置に対応して１つの貫通孔４１を形成しても、同様の効果を実現できる。複数の貫通孔３８の代わりに１つの貫通孔４１とすることで、制御基板３の剛性や弾性が低下する可能性はあるが、貫通孔を形成する際の手間を軽減することが可能である。
また、これらのカシメツール３９を挿入するための貫通孔３８，４１は、図１０に示すように、切り欠き４２，４３で構成しても、同様の効果を実現できる。
（実施の形態２）
図１１は、本発明の実施の形態２の半導体装置に使用する実装構造体の要部断面図である。本実施の形態２は、前述の実施の形態１の実装構造体３６を実装構造体５６に置き換えた以外は実施の形態１と同様であるため、実装構造体５６以外の説明は省略する。
前述の実施の形態１における実装構造体３６は、ブロックモジュール２から引き出されて更に曲げた第２リード４ｂの先端に、制御基板３を実装して構成した。それに対し、本実施の形態２の実装構造体５６は、図１１に示すように、第２リード４ｂに電気接続されたＪリード（J-leads）形状の中間部材４４を介して、ブロックモジュール２と制御基板３を電気接続して構成している。
本実施の形態２の実装構造体５６を用いることで、ブロックモジュール２と制御基板３との間の隙間の位置変動が大きい場合に、中間部材４４によりその位置変動を吸収することができる。
（実施の形態３）
図１２は、本発明の実施の形態３の半導体装置に使用する実装構造体の要部断面図である。本実施の形態３は、前述の実施の形態１の実装構造体３６を実装構造体６６に置き換えた以外は実施の形態１と同様であるため、実装構造体６６以外の説明は省略する。
前述の実施の形態１における実装構造体３６は、ブロックモジュール２から引き出されて更に曲げた第２リード４ｂの先端に、制御基板３を実装して構成した。それに対し、本実施の形態３の実装構造体６６は、図１２に示すように、第２リード４ｂに電気接続されたガルウィング（Gull wing）形状の中間部材４５を介して、ブロックモジュール２と制御基板３を電気接続して構成している。
実施の形態３の実装構造体６６を用いることで、ブロックモジュール２と制御基板３との間の隙間の変動が大きい場合に、中間部材４４によりその変動を吸収することができると共に、ブロックモジュール２と制御基板３との相対位置を規制することができる。
（実施の形態４）
図１３，図１４，図１５を用いて、本発明の実施の形態４の半導体装置およびその製造方法を説明する。
図１３は、本実施の形態４の製造方法を用いて製造された半導体装置を示す断面図である。
前述の実施の形態１における外装ケース１は、凹部１９が形成されていると共に外部接続端子６ａがインサート成形されて構成されていた。これに対して本実施の形態４では、図１３に示すように、外装ケース５１が、外部接続端子６ａを有した板状のベース部２２と、この板状のベース部２２に取り付けられて制御基板３などの周囲を取り囲むガード部２３とで構成されている。すなわち、本実施の形態４の外装ケース５１は、２つの部材（ベース部２２、ガード部２３）を組み合わせて構成されている。ブロックモジュール２と制御基板３の構成、ならびにブロックモジュール２と制御基板３の組み立てなどは実施の形態１と同じであるため、説明は省略する。
本実施の形態４の半導体装置は、以下に説明する第８工程〜第１０工程で組み立てられる。
まず、第８工程として、図１４（ａ）に示すように、ガード部２３を取り付ける前のベース部２２の開口５０に、実装構造体３６を設置する。このとき、実装構造体３６の第１リード４ａが、ベース部２２の外部接続端子６ａに重なるように配置する。
次に、第９工程として、図１４（ｂ）に示すように、カシメツール３９を貫通孔３８から挿入して第１リード４ａと外部接続端子６ａをカシメ処理する。このカシメ処理により、第１リード４ａと外部接続端子６ａを電気的に接合する。このとき、カシメツール３９は、図１４（ｂ）の仮想線で示すように貫通孔３８に挿入される。
次に、第１０工程として、図１４（ｃ）に示すように、実装構造体３６を取り囲むように、ベース部２２にガード部２３を取り付ける。
また、組み込み対象装置の一部で制御基板３の周囲を被うカバー２６が形成できる場合は、第１０工程として、図１４（ｃ）に代えて図１５に示すようにカバー２６を配置することで、ガード部２３を不要とすることもできる。
このようにして、本実施の形態４でも、前述の実施の形態１の場合とほぼ同じ外観形状の半導体装置を得ることができる。
（実施の形態５）
図１６を用いて、本発明の実施の形態５の半導体装置の製造方法を説明する。
前述の実施の形態１の半導体装置では、外装ケース１の内側寸法にほぼ等しい大きさの制御基板３を備えた実装構造体３６を、外装ケース１の凹部１９に収納して構成した。それに対して、本実施の形態５では、図１６（ａ）と図１６（ｂ）に示すように、外装ケース１の凹部１９との間に、カシメツール３９を差し入れるのに必要な寸法の隙間４６を設けることが可能な制御基板７３を用いている。この場合、制御基板７３には、前述の実施の形態１での貫通孔３８が不要である。すなわち、本実施の形態５の制御基板７３は、ＸＹ平面における第１リード４ａと外部接続端子６ａとの重なり位置において、制御基板７３と第１リード４ａが重ならない程度に、制御基板７３の大きさを制限したものである。
本実施の形態５における制御基板７３を用いて構成した実装構造体７６を用いることで、図１６（ｃ）に示すように、隙間４６からカシメツール３９を差し入れてカシメ処理することができる。そして、このカシメ処理によって、前述の実施の形態１と同様の機能を有する半導体装置を得ることができる。
（実施の形態６）
上記の各実施の形態では、第１リード４ａと外部接続端子６ａとをカシメ処理によって電気接合したが、貫通孔３８などを通して電気接合可能であれば、他の工法を選択することもできる。他の工法としては、例えば、貫通孔３８を通過したレーザによるレーザ接合方法や、貫通孔３８を通した工具による超音波接合方法、貫通孔３８を通した工具による加熱接合、化学反応を利用して接合面を活性化することによる化学接合などがある。
−実施例１−
図１７に示す実施例１は、超音波接合によって、外部接続端子６ａと第１リード４ａとを接合している例である。この実施例では、外部接続端子６ａの材質と第１リード４ａの材質が同一である。具体的には、外部接続端子６ａと第１リード４ａの材質が、共に銅である。
図１７（ａ）に示すように、外部接続端子６ａ又は第１リード４ａの表面に酸化膜７７が形成されているような場合であっても、接合ツールとしての超音波ヘッド７８によって、第１リード４ａを外部接続端子６ａに押圧すると共に、第１リード４ａと外部接続端子６ａの当接面に矢印７９方向の超音波振動を印加することによって、図１７（ｂ）に示すように、当接面に介在していた酸化膜７７を除去することができる。当接面の酸化膜７７を除去することで、第１リード４ａと外部接続端子６ａの清浄な面が圧接され、第１リード４ａと外部接続端子６ａとを接合することができる。
なお、超音波ヘッド７８の振動を第１リード４ａに効率よく伝達するためには、超音波ヘッド７８の先端形状を図１７（ａ）に示すように、凹凸が形成されたアンビル形状（Anvil shape）７８ａにすることが好ましい。
−実施例２−
図１８に示す実施例２は、加熱接合によって、外部接続端子６ａと第１リード４ａとを接合している例である。図１８は、加熱すると共に加圧することによって、外部接続端子６ａと第１リード４ａとを接合している。この実施例２では、外部接続端子６ａの材質と第１リード４ａの材質が同一である。具体的には、外部接続端子６ａと第１リード４ａの材質が、共に銅である。
図１８（ａ）に示すように、外部接続端子６ａ又は第１リード４ａの表面に酸化膜７７が形成されているような場合であっても、接合ツールとしての加熱ヘッド８０によって、第１リード４ａを加熱すると共に外部接続端子６ａに押圧することによって、図１８（ｂ）に示すように、当接面に介在していた酸化膜７７を除去することができ、第１リード４ａと外部接続端子６ａの清浄な面が圧接されることによって、第１リード４ａと外部接続端子６ａとを接合することができる。このとき、第１リード４ａ及び外部接続端子６ａは加熱されているため、銅の結合反応を促進できる。
なお、加熱ヘッド８０による押圧のために必要な圧力は、図１７で説明した超音波接合の場合に比べて大きい。
−実施例３−
図１９に示す実施例３は、化学接合によって、外部接続端子６ａと第１リード４ａとを接合している例である。図１９は、化学反応を利用して接合面を活性化することによって、外部接続端子６ａと第１リード４ａとを接合している。この実施例では、外部接続端子６ａの材質と第１リード４ａの材質が同一である。具体的には、外部接続端子６ａと第１リード４ａの材質が、共に銅である。
外部接続端子６ａ又は第１リード４ａの表面に酸化膜７７が形成されているような場合であっても、図１９（ａ）に示すように、表面活性化剤８１を外部接続端子６ａに滴下する。これによって、還元反応によって酸化銅（ＣｕＯ）を銅（Ｃｕ）に戻す。そして、外部接続端子６ａの上に第１リード４ａを載置すると共に、接合ツールとしての押圧ヘッド８２によって、第１リード４ａを外部接続端子６ａに押圧することによって、図１８（ｂ）に示すように、第１リード４ａと外部接続端子６ａを接合することができる。
（実施の形態７）
上記の各実施の形態において、第１リード４ａと第２リード４ｂは、図６（ｂ）に示したように、樹脂モールドされているブロックモジュール２ａ，２ｂ，２ｃの別々の辺から引き出されていたが、本実施の形態では、図２０，図２１に示すように、ブロックモジュール９２ａ，９２ｂ，９２ｃは、第１リード４ａが引き出されている辺と同じ辺から第２リード４ｂが引き出されている。
本実施の形態７では、近接して配置された第１リード４ａと第２リード４ｂとの間の絶縁耐圧の低下を防止するため、ブロックモジュール２の外形形状に凹部８３，８４を形成して沿面距離を大きくしている。
上記の各実施の形態では、外装ケース１に３個のブロックモジュール２，９２を取り付けた半導体装置１００の場合を例に挙げて説明したが、ブロックモジュール２の数は３に限定されるものではなく、１以上で有れば何れの場合も実施できる。
本発明の半導体装置は、太陽光発電システムのパワーコンディショナーや、モーターの回転制御に使用されるパワーデバイスなどに利用することができる。
１，５１ 外装ケース
１ａ，２ａａ 底面
２，２ａ，２ｂ，２ｃ，９２ａ，９２ｂ，９２ｃ ブロックモジュール
３，７３ 制御基板
４ リードフレーム
４ａ パワー系入出力リード
４ｂ 制御信号入力リード
６ａ 外部接続端子
７ 突起
８ 制御素子
９ 受動部品
１１ａ パワー半導体素子
１１ｂ ダイオード
１４ アルミ線
１５ 樹脂
１６ 絶縁層
１７ 放熱板
１８ スルーホール
１９，４０，５９，８３，８４ 凹部
２０，５０ 開口
２１ 空気層
２２ ベース部
２３ ガード部
２６ カバー
３２ 蓋
３３ 負荷
３４ 取り付け孔
３５ リング
３６，５６，６６，７６ 実装構造体
３７ 溝
３８，４１ 貫通孔
３９ カシメツール
４２，４３ 切り欠き
４４，４５ 中間部材
４８ 薄肉部
Ｐ 正極端子
Ｎ 負極端子
Ｃ 負荷接続端子
Ｔ１〜Ｔ５ 端子
１００ 半導体装置
上記課題を解決するための本発明の半導体装置は、パワー半導体素子を内蔵し、第１リード及び第２リードが引き出されたブロックモジュールと、前記パワー半導体素子を制御する制御基板と、その底部に開口が形成されると共に、前記底部に載置された前記ブロックモジュールの前記第１リードに当接する外部接続端子を前記底部に有する外装体と、を備え、前記第２リードは、前記制御基板に接続され、前記第１リードは、前記外部接続端子に接合され、前記第１リードと前記外部接続端子との重なり位置に対応する前記制御基板の領域に、貫通孔が形成されたことを特徴とする。
また、上記課題を解決するための本発明の半導体装置は、パワー半導体素子を内蔵し、第１リード及び第２リードが引き出されたブロックモジュールと、前記パワー半導体素子を制御する制御基板と、その底部に開口が形成されると共に、前記底部に載置された前記ブロックモジュールの前記第１リードに当接する外部接続端子を有する外装体と、を備え、前記第２リードは、前記制御基板に接続され、前記第１リードは、前記外部接続端子に接合され、前記第１リードと前記外部接続端子との重なり位置に対応する前記制御基板の領域に、切り欠きが形成されたことを特徴とする。
また、上記課題を解決するための本発明の半導体装置の製造方法は、パワー半導体素子を内蔵し、第１リードと第２リードとが引き出されたブロックモジュールを準備し、前記ブロックモジュールを前記制御基板に取り付けると共に、前記第２リードを前記制御基板に接続して実装構造体を形成し、前記第１リードと外装体の外部接続端子とが重なるように前記実装構造体と前記外装体とを位置合わせした状態で、前記第１リードと外装体の外部接続端子との重なり位置に対応して前記制御基板に形成されている貫通孔又は切り欠きから、接合ツールを挿入して前記第１リードと前記外部接続端子との当接面を接合することを特徴とする。

Claims (20)

  1. パワー半導体素子を内蔵し、第１リード及び第２リードが引き出されたブロックモジュールと、
    前記パワー半導体素子を制御する制御基板と、
    載置された前記ブロックモジュールの前記第１リードに当接する外部接続端子を有する外装体と、を備え、
    前記第２リードは、前記制御基板に接続され、
    前記第１リードは、前記外部接続端子に接合されている、
    半導体装置。
  2. 前記第１リードと前記外部接続端子との重なり位置に対応する前記制御基板の領域に、貫通孔が形成された、
    請求項１に記載の半導体装置。
  3. 前記第１リードと前記外部接続端子との重なり位置に対応する前記制御基板の領域に、切り欠きが形成された、
    請求項１に記載の半導体装置。
  4. 前記第１リードと前記外部接続端子との重なり位置において、前記制御基板と前記第１リードとが重ならない、
    請求項１に記載の半導体装置。
  5. 前記ブロックモジュールには、前記パワー半導体素子と熱接続する放熱板が、その一部を露出させた状態でモールドされており、
    前記外装体には、前記ブロックモジュールの表面に露出した前記放熱板を露出させる開口が底部に形成されている、
    請求項１〜請求項４の何れか１項に記載の半導体装置。
  6. 前記ブロックモジュールには溝が形成されており、前記溝が前記開口周囲の前記外装体の薄肉部に係合している、
    請求項５に記載の半導体装置。
  7. 前記第１リードと前記外部接続端子とがカシメ接合されている、
    請求項１〜請求項６の何れか１項に記載の半導体装置。
  8. 前記第２リードは、前記ブロックモジュールから離れる方向に曲げられた形状を有する、
    請求項１〜請求項７の何れか１項に記載の半導体装置。
  9. 前記第２リードに設けられた突起により、前記ブロックモジュールと前記制御基板の位置関係が規制されている、
    請求項１〜請求項８の何れか１項に記載の半導体装置。
  10. 前記ブロックモジュールと前記制御基板との間に空気層が形成されている、
    請求項１〜請求項９の何れか１項に記載の半導体装置。
  11. 前記第２リードと前記制御基板とが、中間部材を介して接続されている、
    請求項１〜請求項１０の何れか１項に記載の半導体装置。
  12. 前記中間部材が、Ｊリード形状である、
    請求項１１に記載の半導体装置。
  13. 前記中間部材が、ガルウィング形状である、
    請求項１１に記載の半導体装置。
  14. 請求項１〜請求項１３の何れか１項に記載の半導体装置を組み込んだ装置。
  15. パワー半導体素子を内蔵し、第１リードと第２リードとが引き出されたブロックモジュールを準備し、
    前記ブロックモジュールを前記制御基板に取り付けると共に、前記第２リードを前記制御基板に接続して実装構造体を形成し、
    前記第１リードと外装体の外部接続端子とが重なるように前記実装構造体と前記外装体とを位置合わせした状態で、前記第１リードと前記外部接続端子との当接面を接合する、
    半導体装置の製造方法。
  16. 前記第１リードと前記外部接続端子との当接面をカシメ接合する、
    請求項１５に記載の半導体装置の製造方法。
  17. 前記第１リードと前記外部接続端子との重なり位置に対応して前記制御基板に形成されている貫通孔又は切り欠きから、接合ツールを挿入して前記第１リードと前記外部接続端子の当接面を接合する、
    請求項１５又は請求項１６に記載の半導体装置の製造方法。
  18. 前記実装構造体を形成するに際し、前記第２リードに設けられた突起により、前記ブロックモジュールと前記制御基板の位置関係を規制する、
    請求項１５〜請求項１７の何れか１項に記載の半導体装置の製造方法。
  19. 前記実装構造体と前記外装体との位置合わせを、前記ブロックモジュールに形成された溝を前記外装体に係合して行う、
    請求項１５〜請求項１８の何れか１項に記載の半導体装置の製造方法。
  20. 前記実装構造体と前記外装体とを位置合わせするに際し、前記ブロックモジュールの放熱板を前記外装体の開口から突出させる、
    請求項１５〜請求項１９の何れか１項に記載の半導体装置の製造方法。
JP2013526015A 2012-02-13 2012-12-10 半導体装置およびその製造方法 Active JP5661183B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013526015A JP5661183B2 (ja) 2012-02-13 2012-12-10 半導体装置およびその製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2012027895 2012-02-13
JP2012027895 2012-02-13
PCT/JP2012/007864 WO2013121491A1 (ja) 2012-02-13 2012-12-10 半導体装置およびその製造方法
JP2013526015A JP5661183B2 (ja) 2012-02-13 2012-12-10 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP5661183B2 JP5661183B2 (ja) 2015-01-28
JPWO2013121491A1 true JPWO2013121491A1 (ja) 2015-05-11

Family

ID=48983661

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013526015A Active JP5661183B2 (ja) 2012-02-13 2012-12-10 半導体装置およびその製造方法

Country Status (5)

Country Link
US (1) US9136193B2 (ja)
EP (1) EP2816598B1 (ja)
JP (1) JP5661183B2 (ja)
CN (1) CN103430307B (ja)
WO (1) WO2013121491A1 (ja)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112013006852B4 (de) * 2013-03-21 2023-06-29 Mitsubishi Electric Corporation Halbleitervorrichtung
DE102013104949B3 (de) * 2013-05-14 2014-04-24 Semikron Elektronik Gmbh & Co. Kg Leistungselektronische Schalteinrichtung und Anordnung hiermit
JP2015026820A (ja) * 2013-06-18 2015-02-05 株式会社デンソー 電子装置
JP6299120B2 (ja) * 2013-09-05 2018-03-28 富士電機株式会社 半導体モジュール
JP6154342B2 (ja) * 2013-12-06 2017-06-28 トヨタ自動車株式会社 半導体装置
JP2015220429A (ja) * 2014-05-21 2015-12-07 ローム株式会社 半導体装置
JP6451257B2 (ja) * 2014-11-21 2019-01-16 富士電機株式会社 半導体装置
CN105990266B (zh) * 2015-02-26 2018-12-07 台达电子工业股份有限公司 功率转换电路的封装模块及其制造方法
CN105990265B (zh) * 2015-02-26 2019-04-05 台达电子工业股份有限公司 功率转换电路的封装模块及其制造方法
JP6515694B2 (ja) * 2015-06-12 2019-05-22 富士電機株式会社 半導体装置
US9743531B2 (en) * 2015-06-29 2017-08-22 Denso Corporation Electronic apparatus and manufacturing method of electronic apparatus
JP6584333B2 (ja) * 2016-01-28 2019-10-02 三菱電機株式会社 パワーモジュール
US10204886B2 (en) * 2016-01-29 2019-02-12 Mitsubishi Electric Corporation Semiconductor device
WO2017169134A1 (ja) * 2016-03-30 2017-10-05 三菱電機株式会社 パワーモジュール及びその製造方法並びにパワーエレクトロニクス機器及びその製造方法
JP6490027B2 (ja) * 2016-06-10 2019-03-27 三菱電機株式会社 半導体装置
JP6546892B2 (ja) * 2016-09-26 2019-07-17 株式会社 日立パワーデバイス 半導体装置
JP6755197B2 (ja) * 2017-01-19 2020-09-16 三菱電機株式会社 半導体装置およびその製造方法
JP6988161B2 (ja) * 2017-05-17 2022-01-05 富士電機株式会社 パワー半導体モジュールおよびパワー半導体装置
JP6859860B2 (ja) * 2017-06-13 2021-04-14 株式会社デンソー 電力変換装置、及びその製造方法
JP7221930B2 (ja) 2017-07-12 2023-02-14 ヒタチ・エナジー・スウィツァーランド・アクチェンゲゼルシャフト パワー半導体モジュール
WO2019021507A1 (ja) * 2017-07-28 2019-01-31 三菱電機株式会社 半導体装置及び半導体モジュール
KR102445515B1 (ko) * 2017-09-29 2022-09-21 현대자동차주식회사 차량용 전력모듈
JP6988345B2 (ja) * 2017-10-02 2022-01-05 株式会社デンソー 半導体装置
JP2019087636A (ja) * 2017-11-07 2019-06-06 富士電機株式会社 半導体パッケージ
US10667439B1 (en) * 2018-11-01 2020-05-26 Franklin Electric Company, Inc. Discrete power component assembly
FR3089749B1 (fr) * 2018-12-05 2020-11-27 Valeo Equip Electr Moteur Module électronique
CN109801900B (zh) * 2019-01-15 2021-10-29 江苏双聚智能装备制造有限公司 一种电力用逆变电路装置
JP7190985B2 (ja) * 2019-08-05 2022-12-16 三菱電機株式会社 半導体装置
US11387179B2 (en) * 2019-12-10 2022-07-12 Texas Instruments Incorporated IC package with half-bridge power module
JP7313302B2 (ja) * 2020-03-18 2023-07-24 三菱電機株式会社 半導体装置および半導体装置の製造方法
KR20210129483A (ko) * 2020-04-20 2021-10-28 현대자동차주식회사 솔더링 구조, 이를 갖는 파워 모듈 및 파워 모듈의 제조 방법
CN111863763A (zh) * 2020-06-30 2020-10-30 扬州国扬电子有限公司 一种结构紧凑型ipm功率模块
US20220396154A1 (en) * 2021-06-14 2022-12-15 Panasonic Intellectual Property Management Co., Ltd. Vehicle mounted electric power converter
US20230178460A1 (en) * 2021-12-02 2023-06-08 Infineon Technologies Ag Lead Adapters for Semiconductor Package
WO2024009753A1 (ja) * 2022-07-05 2024-01-11 ローム株式会社 半導体装置および半導体装置ユニット
KR102645308B1 (ko) * 2022-09-14 2024-03-08 주식회사 아모센스 파워 모듈

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09102580A (ja) * 1995-08-02 1997-04-15 Matsushita Electron Corp 樹脂封止型半導体装置およびその製造方法
JP2001189416A (ja) * 1999-12-28 2001-07-10 Mitsubishi Electric Corp パワーモジュール
JP2002076258A (ja) * 2000-08-25 2002-03-15 Mitsubishi Electric Corp 半導体装置
JP2003100987A (ja) * 2001-09-20 2003-04-04 Mitsubishi Electric Corp 半導体装置
JP2006303006A (ja) * 2005-04-18 2006-11-02 Yaskawa Electric Corp パワーモジュール
JP2007116172A (ja) * 2005-10-21 2007-05-10 Semikron Elektronik Gmbh & Co Kg パワー半導体モジュール
JP2008027993A (ja) * 2006-07-18 2008-02-07 Mitsubishi Electric Corp 電力用半導体装置
JP2008042091A (ja) * 2006-08-09 2008-02-21 Honda Motor Co Ltd 半導体装置
JP2008199022A (ja) * 2007-02-12 2008-08-28 Infineon Technologies Ag パワー半導体モジュールおよびその製造方法
JP2010129795A (ja) * 2008-11-28 2010-06-10 Mitsubishi Electric Corp 電力用半導体モジュール
JP2011086889A (ja) * 2009-10-19 2011-04-28 Renesas Electronics Corp 半導体装置およびその製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4218193B2 (ja) 2000-08-24 2009-02-04 三菱電機株式会社 パワーモジュール
JP3764687B2 (ja) 2002-02-18 2006-04-12 三菱電機株式会社 電力半導体装置及びその製造方法
JP4969388B2 (ja) * 2007-09-27 2012-07-04 オンセミコンダクター・トレーディング・リミテッド 回路モジュール
JP4981848B2 (ja) 2009-06-02 2012-07-25 三菱電機株式会社 電力変換装置及びその製造方法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09102580A (ja) * 1995-08-02 1997-04-15 Matsushita Electron Corp 樹脂封止型半導体装置およびその製造方法
JP2001189416A (ja) * 1999-12-28 2001-07-10 Mitsubishi Electric Corp パワーモジュール
JP2002076258A (ja) * 2000-08-25 2002-03-15 Mitsubishi Electric Corp 半導体装置
JP2003100987A (ja) * 2001-09-20 2003-04-04 Mitsubishi Electric Corp 半導体装置
JP2006303006A (ja) * 2005-04-18 2006-11-02 Yaskawa Electric Corp パワーモジュール
JP2007116172A (ja) * 2005-10-21 2007-05-10 Semikron Elektronik Gmbh & Co Kg パワー半導体モジュール
JP2008027993A (ja) * 2006-07-18 2008-02-07 Mitsubishi Electric Corp 電力用半導体装置
JP2008042091A (ja) * 2006-08-09 2008-02-21 Honda Motor Co Ltd 半導体装置
JP2008199022A (ja) * 2007-02-12 2008-08-28 Infineon Technologies Ag パワー半導体モジュールおよびその製造方法
JP2010129795A (ja) * 2008-11-28 2010-06-10 Mitsubishi Electric Corp 電力用半導体モジュール
JP2011086889A (ja) * 2009-10-19 2011-04-28 Renesas Electronics Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
EP2816598A1 (en) 2014-12-24
EP2816598B1 (en) 2020-03-18
WO2013121491A1 (ja) 2013-08-22
EP2816598A4 (en) 2015-06-24
US20140299982A1 (en) 2014-10-09
CN103430307A (zh) 2013-12-04
JP5661183B2 (ja) 2015-01-28
US9136193B2 (en) 2015-09-15
CN103430307B (zh) 2016-04-27

Similar Documents

Publication Publication Date Title
JP5661183B2 (ja) 半導体装置およびその製造方法
JP5696780B2 (ja) 半導体装置およびその製造方法
JP7204770B2 (ja) 両面冷却型パワーモジュールおよびその製造方法
WO2019107077A1 (ja) パワー半導体装置及びその製造方法
JP2017163135A (ja) 半導体モジュール
JP5017332B2 (ja) インバータ
JP4947135B2 (ja) 半導体パッケージおよびその製造方法
JP5895220B2 (ja) 半導体装置の製造方法
JP2011009410A (ja) 半導体モジュール
JPWO2014122908A1 (ja) 半導体装置およびその製造方法
JP2012004543A (ja) 半導体ユニットおよびそれを用いた半導体装置
US11315850B2 (en) Semiconductor device
JP2013171870A (ja) 半導体モジュールとその製造方法
JP2012182250A (ja) 半導体装置
KR101994727B1 (ko) 전력 모듈 패키지 및 그 제조방법
JP2013033874A (ja) パワーモジュール
JP2013157485A (ja) 半導体装置とその製造方法
JP2012119488A (ja) 半導体装置の製造方法及び半導体装置
JP2020072094A (ja) パワーユニット、パワーユニットの製造方法及びパワーユニットを有する電気装置
WO2022202638A1 (ja) 回路装置
JPWO2019021507A1 (ja) 半導体装置及び半導体モジュール
US20240071876A1 (en) Semiconductor module, power converter, and power converter manufacturing method
JP4431193B2 (ja) 絶縁型大電力用半導体装置
JP2005217248A (ja) 半導体装置
CN117913059A (zh) 引脚件、连接件及其制作方法以及功率模块的制作方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141104

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141202

R150 Certificate of patent or registration of utility model

Ref document number: 5661183

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150