JP2008199022A - パワー半導体モジュールおよびその製造方法 - Google Patents

パワー半導体モジュールおよびその製造方法 Download PDF

Info

Publication number
JP2008199022A
JP2008199022A JP2008029522A JP2008029522A JP2008199022A JP 2008199022 A JP2008199022 A JP 2008199022A JP 2008029522 A JP2008029522 A JP 2008029522A JP 2008029522 A JP2008029522 A JP 2008029522A JP 2008199022 A JP2008199022 A JP 2008199022A
Authority
JP
Japan
Prior art keywords
power semiconductor
substrate
semiconductor module
internal
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008029522A
Other languages
English (en)
Inventor
Thilo Stolze
シュトルツェ ティロ
Klaus Schiess
シース クラウス
Peter Kanschat
カンシャット ペーター
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of JP2008199022A publication Critical patent/JP2008199022A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】高い逆電圧で動作可能なパワー半導体モジュールを提供する。
【解決手段】冷却素子上に実装するパワー半導体モジュールは、部品５、６、７が実装された少なくとも１つの基板２と、モジュール筐体とを有している。モジュール筐体は、少なくとも１つの基板２を少なくとも部分的に取り囲んでいる。モジュール筐体は、上記冷却素子に面している第１の面と、少なくとも１の開口部を有しているとともにパワー半導体モジュールから離れている表面を有する第２の面とを含む、互いに向かい合う複数の面を有している。上記１つ以上の開口部それぞれは、内部コンタクト１６、１７、１８によって密封された境界を有しており、また、１つ以上の部品５、６、７に電気的に接続されている。上記内部コンタクトは、上記モジュール筐体の第２の面の上記表面を超えずに延びるように、モジュール筐体から突出している。
【選択図】図６

Description

発明の詳細な説明
〔技術分野〕
本発明は、上部に１つ以上の部品が実装される少なくとも１つの基板と、当該少なくとも１つの基板を少なくとも部分的に取り囲むモジュール筐体とを有する、冷却素子上に実装するためのパワー半導体に関する。
〔背景〕
パワー半導体は、半導体パッケージと、当該パッケージ内において１つ以上の基板上に実装された少なくとも２つの半導体チップとを有している。これらのパワー半導体チップは、通常は、整流ブリッジ、ＤＣリンク、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）インバータ、ドライバ、制御ユニット、センスユニット、ハーフブリッジインバータ、ＡＣ−ＤＣコンバータ、ＤＣ−ＡＣコンバータ、双方向ハイブリッジスイッチ（bidirectional high bridge switch）などの電力電子回路を有している。
今日のパワー半導体モジュールは、一般的に、外部コンタクトのためにリードフレームを用いている。リードフレームは、基板に電気的に接触しており、当該基板上では、リードフレームのリードに、半導体チップの各内部コンタクトが接続されている。リードコンタクトは、基板上の拡張エリアのために、上記基板の側面のみに電気的に接続されている。半導体モジュールを封入する技術は、インサートモールド技術（ＩＭＴ）である。これは、合成材料からなる筐体内に、１つ以上の基板上に実装された半導体チップをモールドする技術である。ＩＭＴを用いてモジュール筐体を製造する場合、基板から延びるリードフレームのリードは、周囲リードフレームバー（circumferential leadframe bar）に接続される。上記周囲リードフレームバーは、ＩＭＴ製造プロセス中に、金型の上方と下方との間における密封インターフェース（sealing interface）として動作する。
パワー半導体モジュールは、電気的に絶縁し、且つ機械的に保護するために、封入される。モジュール筐体の完成後、パワー半導体モジュールは、動作中に生成された半導体チップの過剰な熱を放熱するために、冷却素子上に実装される。パワー半導体モジュールの広いエリア（例えばモジュールの底面）を、ヒートシンクとして機能する冷却素子の表面上に緊密に実装することによって、効果的な熱接触が達成される。
パワー半導体モジュールの本体は、合成モジュール筐体材料のコストを削減するために、一般的には平坦な形状を有している。これによって、パワー半導体モジュールの高さが低減され、結果的にはパワー半導体モジュールの上面と、上部にモジュールが実装される冷却素子との間の距離が短縮される。
上述のリードフレームコンタクトは、パワー半導体モジュール本体の側面において、モジュール筐体から突出している。パワー半導体モジュールが平坦な形状をしていること、および、電気コンタクトと冷却素子との距離が短い（わずか数ミリメートルであることが多い）ことにより、沿面距離が短くなり、またパワー半導体モジュールの電気コンタクトと冷却素子との間に空隙が形成される。これにより、従来のパワー半導体モジュールは、約６００Ｖの逆電圧での使用に限られている。より高い逆電圧において使用する場合、特に、幅広く用いられている１２００Ｖの逆電圧階級において使用する場合、これらのパワー半導体モジュールを高い信頼性で動作させるためには、追加的な対策および試みが必要とされる。一般的には、時間および手間のかかるモジュール処理を後に行うことなく、６００Ｖを超える逆電圧において動作可能なパワー半導体モジュールが必要とされている。
〔概要〕
一実施形態では、冷却素子上に実装するためのパワー半導体モジュールは、上部に１つ以上の部品が実装される少なくとも１つの基板と、当該少なくとも１つの基板を少なくとも部分的に取り囲むモジュール筐体とを備えており、当該モジュール筐体は、上記冷却素子に面している第１の面と、１つ以上の開口部を有しているとともに、上記パワー半導体モジュールから離れている表面を有している第２の面とを含む、少なくとも互いに向かい合う複数の面を有しており、上記１つ以上の開口部それぞれは、１つの内部コンタクトによって密封された境界を有しており、当該１つの内部コンタクトは、上記１つ以上の部品に電気的に接続されており、また、上記モジュール筐体の上記第２の面の上記表面を超えずに延びるように、上記モジュール筐体から突出している、パワー半導体モジュールが開示されている。
〔図面の簡単な説明〕
以下の図面および説明を参照することによって、様々な実施形態によるパワー半導体モジュールについて、よりよく理解できるであろう。これら図面に示されている各部品は、必ずしも互いに相対的な縮尺とはなっていない。代わりに、様々な実施形態によるモジュールの原理を示している部分が強調されている。また、これら図面では、同様の参照符号は、対応する部分を示している。図面は以下の通りである：
図１は、モールド工程前における、パワー半導体デバイスおよび基板を含むリードフレームを示す平面図である。
図２は、モジュール筐体を有していない、基板およびパワー半導体デバイスを含むリードフレームの三次元図である。
図３は、モールド工程中における、リードフレームを含むパワー半導体モジュールの断面図である。
図４は、モールド工程終了後における、モジュール筐体を含むパワー半導体モジュールの三次元図である。
図５は、冷却素子上に実装されたパワー半導体モジュールの断面図である。
図６は、モールド工程前における、一実施形態に係るパワー半導体モジュールによる、基板およびパワー半導体デバイスを含むリードフレームの平面図である。
図７は、図６に示す基板が、一実施例においてＵ字型内部コンタクトを有した状態を示す断面図である。
図８は、一実施形態に係る、モジュール筐体を有するパワー半導体モジュールの断面図である。
図９は、図８に示すパワー半導体モジュールが、一実施例において外部コンタクトを有した状態を示す断面図である。
図１０は、次の実施例において、内部コンタクトとして被覆物（jacket）を有し、外部コンタクトとしてピンを有した、パワー半導体モジュールの断面図である。
図１１は、図９に示す外部コンタクトを有するパワー半導体モジュールが、冷却素子と回路基板との間に挟まれている状態を示す断面図である。
図１２は、別の実施例において、表面実装技術（ＳＭＴ）を用いて、冷却素子および回路基板上に実装するためのパワー半導体モジュールを示す断面図である。
〔詳細な説明〕
別の実施形態によると、パワー半導体モジュールの製造方法は、１つ以上の部品が実装された、少なくとも１つの基板を用意する工程と、モールド装置の密封縁（sealing edge）において周囲バーを有するリードフレーム上に、上記基板を配置する工程と、上記リードフレーム外に少なくとも１つの内部コンタクトを形成する、あるいは、上記基板上に少なくとも１つの別のコンタクトを用意する工程と、上記基板と上記部品とを有する上記リードフレームを、上方の金型と下方の金型とを有する上記モールド装置の下方の金型内に配置する工程と、上記複数の内部コンタクトの表面を保護するために、少なくとも上記複数の内部コンタクト上に箔を配置する工程と、上記下方の金型および上記上方の金型を互いに移動する工程と、互いに向かい合う複数の面、すなわち、冷却素子に面している第１の面と、１つの内部コンタクトによって密封された境界を有する１つ以上の開口部を有しているとともに、上記パワー半導体モジュールから離れている表面を有する第２の面と、を有するモールド筐体をモールド外に形成する工程を含んでおり、上記１つの内部コンタクトは、上記１つ以上の部品に電気的に接続されており、また、上記モジュール筐体の上記第２の面の上記表面を超えずに延びるように、上記モジュール筐体から突出している。
一般的な半導体モジュールの構造、および冷却素子上におけるモジュールの構成は、図１〜図５に示されている。一実施形態では、基板２は、例えばＡｌ２Ｏ３、ＨＰＳ Ａｌ２Ｏ３、ＡｌＮ、またはＳｉ３Ｎ４などの材料を用いた、リードフレーム、絶縁金属基板（ＩＭＳ）、またはセラミック基板であってよい。一部の実施形態では、基板２は、銅、アルミニウム、あるいは一般的に用いられているその他の金属材料によって被覆されたセラミック芯を有する、直接銅ボンディング（direct copper bonding; DCB）基板であってもよい。あるいは、例えば活性金属ろう付け（active metal brazing; AMB）基板、直接アルミニウムボンディング（direct aluminum bonding; DAB）基板、あるいは一般的なろう付け基板（brazing substrate）などの、その他の種類の基板を用いてもよい。一実施形態によると、パワー半導体デバイス５、６、および７は、基板２上に実装される。一部の実施形態によると、パワー半導体デバイス５、６、および７は、通常は上記基板上にはんだづけされる。基板２の外部配線は、複数の電気コンタクト１５を介して行うことができる。リードフレーム１のコンタクト１５は、基板２の長手方向における縁に位置する電気コンタクトに電気的に接続されている。
一実施形態では、パワー半導体デバイス５、６、および７を有する基板２を用いる代わりに、これらのパワー半導体デバイスをリードフレームに電気的に直接接続することも可能である。一実施形態では、リードフレーム１は、基板上にリードフレームが実装されたときに基板の全コンタクトを電気的に接続する電気コンタクト１５に加えて、周囲バー２０および２１を有している。これらのバーによって、電気コンタクト１５が機械的に安定する。一実施形態では、これらのバー２０および２１は、別のバー２２が基板２上に接続されていることによって、互いに機械的に安定している。一実施形態によると、基板２の電気コンタクトは、長手方向の縁において、リードフレーム１の電気コンタクト１５に接続されている。電気的接続は、はんだ付け、溶接、接着剤の使用、あるいはその他の導電接続技術を用いて行うことができる。
図２は、パワー半導体デバイス５、６、および７を有する基板２と、基板２に接続されたリードフレームの電気コンタクト１５とを、モジュール筐体のない状態で示している。周囲バー２０、２１、およびリードフレーム１の支持バー２２は取り除かれている。
一実施形態では、図３に示されているリードフレーム１は、パワー半導体モジュールを封入するために、合成材料内にインサートモールド（Insert-Molded）されている。モールド処理中では、ダイカストの金型分離によって、リードフレーム１の周囲バー２０上が密封される。同時に、モールド処理中において、周囲バー２０が電気コンタクト１５を安定化および整列させる。ダイカストを密封するためには、金型の閉鎖（図３の矢印参照）後に、リードフレーム１の周囲バー２０に対応する所定のエリア（図３の破線参照）に沿ってカスト分離（cast disconnection）する。上記インサートモールド工程によって、パワー半導体モジュール３が、高さ４１、筐体表面４２、および電気コンタクト１５を有するモジュール筐体４０内に封入され、当該モジュール筐体は、周囲バー２０に位置する金型分離に残される。
一実施形態では、基板２の回路配置において用いられていない部分の電気コンタクト１５と、周囲バー２０および２１と、支持バー２２とが、モールド後に除去される。一実施形態では、費用削減のため、過剰部分は通常は打ち抜きによって除去される。図２のリードフレーム１は、モールドされたモジュール筐体４０を示す図４に示されている。
一実施形態では、モジュール筐体４０を有するパワー半導体モジュール３は、その底面が冷却素子４内に入り込むように実装される（図４）。一実施形態では、この実装は、一般的にネジ締めまたはクランプ締めによって行われる。冷却素子４は、パワー半導体デバイス５、６、７内において動作中に熱として生じる電力損失をなくすためのヒートシンクとして機能する。一実施形態では、図５に示されているように、効果的に放熱するために、モジュール筐体の底面は、冷却素子４上に隙間が形成されないように取り付けられている。伝熱抵抗が小さいことによって、パワー半導体モジュール３が高い信頼性で動作する。一実施形態では、効果的に放熱するために、パワー半導体モジュール３の底面エリアは広くなっている。この結果、当該モジュールの高さ４１は、モジュール筐体４０に用いる合成材料のコスト高のため小さい。
一実施形態では、パワー半導体モジュール３の電気コンタクト１５は、モジュール筐体４０の底面に平行するモジュール筐体４０の両側から延びている。外部における電気的接続のため、電気コンタクト１５は、モジュール筐体４０の底面に対して１８０度以外の角度で、冷却素子４からモジュール筐体４０の外へと延びている。モジュール筐体４０の底面と平行に電気コンタクト１５が配置されている、モジュール筐体４０の外側の領域において、電気コンタクト１５と冷却素子４との距離はやや短い。
一実施形態では、電気コンタクト１５と冷却素子４との距離が短い（わずか１ミリメートル〜数ミリメートルである場合が多い）ことによって、沿面距離４５が縮まり、空隙４６が小さくなり、結果として絶縁距離（isolation distance）が縮まる。図５に示されている、冷却素子上に配置されたパワー半導体モジュール３は、約６００Ｖの逆電圧においてのみ動作可能である。より高い逆電圧において使用する場合、特に、幅広く用いられている１２００Ｖの逆電圧階級において使用する場合、パワー半導体モジュール３に対して、コストおよび時間のかかる追加的な試みが必要とされる。
一実施形態では、パワー半導体モジュールにおける逆電圧を高める対策として、モジュールが冷却素子４から絶縁されていない場合に、冷却素子においてカットアウト（cutout）が行われる。これは、リードフレームが、半導体デバイスのための唯一の支持キャリア（supporting carrier）である場合に多く用いられる。また、パワー半導体モジュールと冷却素子との熱接触に逆効果を与える絶縁箔（isolating foil）も用いられる。これらの絶縁箔は、通常は、パワー半導体モジュールの底面と冷却素子４との間に配置されている。これらの箔は、厚さが数十分の一ミリメートルであり、材料はカプトン、ポリイミド、あるいはその他任意の電気的絶縁材料であってよい。ＩＭＴによって製造されて冷却素子上に実装されたパワー半導体モジュールは、上述のような追加的な絶縁対策が必要であるため、１２００Ｖまでの逆電圧で動作するアプリケーションには用いられない。
一実施形態によるパワー半導体モジュールの一実施例は、図６に示されている。図６は、パワー半導体デバイス５、６、７、内部コンタクト１６、１７、１８、およびリードフレーム１を含む基板の平面図である。当該基板２は、絶縁金属基板（ＩＭＳ）、ＤＣＢ基板、ＡＭＢ基板、ＤＡＢ基板、一般的なろう付け基板、あるいはその他の適切な種類の基板であってよい。基板２の長手方向における縁に電気的に接続された、リードフレームの前出の電気コンタクト１５（図１参照）は、内部コンタクト１６、１７、１８によって置き換えられている。内部コンタクト１６、１７、１８は、効果的に電気的絶縁するために、互いに広く距離をあけて配置されている。
一実施形態によるパワー半導体モジュールの内部コンタクトは、電気コンタクトによって、基板２から、基板２の長手方向の縁におけるリードフレーム１まで延びていない。その代わりに、内部コンタクト１６、１７、１８は、基板エリア内に配置されており、また、冷却素子４から、基板２の表面に対して垂直な方向に延びている。内部コンタクト１６、１７、１８は、モジュール筐体（図示せず）の、冷却素子４に面する側面と反対側の側面から突出している。リードフレーム１は、モジュール筐体を製造するためのＩＭＴモールド処理中に、パワー半導体デバイス５、６、７およびそれらの内部コンタクト１６、１７、１８を含む基板２を所定の位置に保持する。リードフレーム１は、周囲バー２１においてモールドするために、支持バー２２および２３によって基板２に機械的に接続されており、また金型の外側に保持されている。
基板２に機械的に接続された支持バー２２、２３、および周囲バー２１は、モールド処理中において周囲バー２０を保持し、ダイカストの上方の金型と下方の金型との間を密封する。モジュールの平面およびモジュール筐体の外側に位置するパワー半導体デバイス５、６、７を電気的に接触させるために用いられないリードフレーム１は、リードフレーム１の一部を打ち抜きおよび／または屈曲することによって、内部コンタクト１６、１７、１８を製造するために用いることができる。これらの内部コンタクトはまた、リードフレーム１のリードとすることもできる。基板２の表面から延びている内部コンタクトの表面は、図６に示されているように、内部コンタクト１６〜１８の長さ１２および幅１３を様々に変化させることによって、任意の形状とすることができる。基板２の回路配置図を簡略にするために、内部コンタクト１６、１７、１８の表面の形状は、四角形（１２と１３の値が同じ）または長方形（１２と１３の値は異なる）である。内部コンタクト１６、１７、１８は、図６に示されているように閉曲面であってよい。内部コンタクト１６〜１８はまた、外部コンタクトを電気的に接続するために、平坦な表面を有していてもよい。
一実施形態では、パワー半導体モジュールの内部コンタクト１６、１７、１８は、図７の断面図に示されているようにＵ字型であってよい。内部コンタクト１６、１７、１８は、冷却素子が上部に実装される基板２の面とは反対側の面に均等に実装されている（図示せず）。Ｕ字型コンタクト１６、１７、１８は、厚さ１４および高さ１１を有しており、その表面１９は基板２の表面から延びている。内部コンタクト１６、１７、１８は、長さ１０を有している。これらの内部コンタクトは、基板２に電気的に接続されており、パワー半導体デバイス５および６は、内部コンタクトの表面１９の長さ１２および幅１３と同等であるか、あるいは異なっている。図７に示されている内部コンタクト１６、１７、１８は、外部コンタクトを表面１９上に接続する際の圧力によって影響を受けるときに、機械的に安定する形状を選択することができる。さらに、Ｕ字型とすることによって、内部コンタクト１６、１７、１８が基板２および外部コンタクト（図示せず）に電気的に接続されている間に、弾力性を発揮する。
図８には、モジュール筐体を有し、冷却素子４上に実装された、一実施形態によるパワー半導体モジュールの断面図が示されている。当該パワー半導体モジュールは、上部にパワー半導体デバイス６が配置された基板２と、基板２を少なくとも部分的に取り囲んでいるモジュール筐体４０とを有している。当該パワー半導体モジュールは、１つ以上の基板を有していてもよい。図８に示されているように、モジュール筐体４０の、冷却素子に面している面とは反対側の面４２は、パワー半導体モジュールから離れた密封面（sealed surface）であり、また、内部コンタクト１７および１８によって完全に充填される複数の開口部を有している。内部コンタクト１７および１８は、パワー半導体デバイス６を外部コンタクト（図示せず）に電気的に接続するために、モジュール筐体４０から突出している。
内部コンタクト１７および１８の表面１９は、モジュール筐体４０の、冷却素子４に面している面とは反対側の面４２の密封面内に位置しているため、沿面距離４７は、沿面距離４６（図５参照）よりも大きくなる。沿面距離４７と対応している、図５に示されている冷却素子上に実装された従来のパワー半導体モジュールの空隙４５もまた、大きくなる。内部コンタクト１６、１７、１８が、基板２のエリア内、および、モジュール筐体４０の、冷却素子４に面している面とは反対側の面４２の表面内に配置されているため、逆電圧を６００ボルトよりも高くすることができる。逆電圧は、モジュール筐体４０の高さ４１によって、また、基板２の縁から内部コンタクト１６、１７、１８を互いに分離することによって容易に影響を受ける。
基板２の、冷却素子４から離れている最上面が、モジュール筐体４０の、冷却素子４に面している面とは反対側の面４２に対して平行であって、内部コンタクト１６、１７、１８が、基板の上記面に実装されている場合、内部コンタクト１６、１７、１８の高さ１１は等しい（図８参照）。基板２の厚さ２５（図７参照）、およびモジュール筐体４０の高さ４１が一定である場合もまた、内部コンタクト１６、１７、１８の高さ１１は等しい。内部コンタクト１６、１７、１８（１０、１２、１３、１４）のその他の面が等しい場合は、内部コンタクト１６、１７、１８を大量生産することができる。
図８に示されている、冷却素子４上に実装されたパワー半導体モジュールは、基板２を少なくとも１つ備え、その上に１つまたは１つ以上の部品５、６、７を実装することによって製造される。基板２は、モールド装置の密封縁において周囲バー２０を有するリードフレーム１上に配置される。少なくとも１つの内部コンタクト１６、１７、１８は、リードフレーム１外に形成され、あるいは、基板上に少なくとも１つの別のコンタクト１６、１７、１８が形成される。続いて、部品５、６、７を備えた基板２を有するリードフレームが、上方の金型および下方の金型を有するモールド装置（図３参照）の下方の金型内に配置される。内部コンタクト１６、１７、１８の表面１９を保護するために、少なくともこれら内部コンタクト１６、１７、１８上に、箔（図示せず）が配置される。当該箔は、ＩＭＴを用いたモールド処理のために耐温性を有していてよく、またカプトンなどの適切な材料を含有していてよい。当該箔は、内部コンタクト１６、１７、１８の表面１９だけでなく、基板２の全表面を被覆していてもよい。この場合、当該箔は、最大で５５ｍｍ２の面積を有する四角形であってよい（図６参照）。続いて、上記下方の金型および上方の金型が互いに移動される。モジュール筐体４０は、対向する面を有するモールドの形状を有している。第１の面は、冷却素子に面しており、第２の面４２は、開口部を有しており、またパワー半導体モジュールから離れている。モジュール筐体の面４２内の各開口部は、内部コンタクト１６、１７、１８によって密封される。内部コンタクト１６、１７、１８は、部品５、６、７と電気的に接続されており、また、パワー半導体モジュールから離れている面４２を超えて延びないようにモジュール筐体４０から突出している。モジュール筐体４０の形成後、内部コンタクト１６、１７、１８の、基板２から離れている表面１９から、上記箔が除去される。内部コンタクト１６、１７、１８は、効果的に電気的絶縁するために、互いに大きな距離を置いて配置することができる。
パワー半導体モジュールの断面図を示す図９には、外部コンタクト３０、３１、３２が示されている。外部コンタクト３０、３１、３２は、はんだ付け、溶接、あるいは接着剤の塗布などによって、内部コンタクト１６、１７、１８の表面１９に電気的に接続される。外部コンタクト３０、３１、３２は、その一方の縁において、各内部コンタクト１６、１７、１８の表面１９に電気的に接続され、その他方の縁は、回路基板（図示せず）へのはんだ付けまたはプレス（pressing）に適している。モジュール筐体４０の表面４２から延びる外部コンタクト３０、３１、３２の上記縁は、はんだ付けまたはプレスだけでなく、その他の電気的接続技術に適した形状とすることができる。
図１０は、次の実施例によるパワー半導体モジュールの断面図である。外部コンタクト２７および２８は、図１０のパワー半導体モジュールでは円筒形をしており、ソケットとして用いられる。ソケット２７および２８は、レセプタクルとして用いることができる。これらのレセプタクル２７および２８は、内部にコンタクトピン４０、４１、４２を挿入する被覆物として用いることができる。電気的コンタクトピン４０、４１、４２は、その外径によって、内部コンタクト２７および２８内に容易に刺さる。従って、内部コンタクト２７および２８の内径２９は、電気的コンタクトピン４０、４１、４２の外径４３と対応している。電気的コンタクトピン４０、４１、４２の材料は、銅、銅合金などの任意の導電性材料であってよい。
図１１は、回路基板３５内に挿入された外部コンタクト３０、３１、３２を有する図９のパワー半導体モジュールを示している。外部コンタクト３０、３１、３２を回路基板３５内にプレスする際に外部コンタクト３０、３１、３２上にかかる力は、５０Ｎから１００Ｎの範囲内であってよい。外部コンタクト３０、３１、３２および内部コンタクト１７、１８の形状は、回路基板を外部コンタクト３０、３１、３２内にプレスしている間の力によって、内部コンタクト１７、１８、外部コンタクト３０、３１、３２、および基板２を破損しないように選択することができる。内部コンタクト１７、１８の表面１９、および基板２と接触している内部コンタクト１７、１８の表面は、基板２、内部コンタクト、および外部コンタクトの破損を防ぐために、アプリケーションに応じて選択することができる。
図１２には、表面実装技術（ＳＭＴ）によって製造された回路基板３６、基板２上においてモールド筐体４０内に封入された内部コンタクト１７、１８を有するパワー半導体モジュール、上部にパワー半導体モジュールが実装された冷却素子４の構成が示されている。図１２に示されているパワー半導体モジュールの実施例では、内部コンタクト１７、１８は、はんだ付けまたは接着剤５０、５１、５２によってＳＭＴ回路基板３６に電気的に接続された、表面実装型デバイス（ＳＭＤ）コンタクトである。あるいは、その他の電気的接続技術を用いてもよい。内部コンタクト１７、１８をＳＭＤコンタクトとして用いた場合、内部コンタクト１７、１８の表面エリア１９および形状寸法１２、１３は、ＳＭＴを用いた実装技術の仕様と対応する。
一実施形態では、パワー半導体モジュールは、パワー半導体デバイスを有する基板の表面から延びる、任意の形状をした内部コンタクトを有していてよい。これらの内部コンタクトは、基板内に実装されている。これらの内部コンタクトはまた、モジュール筐体の、冷却素子に面している面とは反対側の面が、内部コンタクトによって密封される境界を有する開口部を持つように、モジュール筐体から突出している。基板エリア内における内部コンタクトの位置、および、内部コンタクトが、モジュール筐体の、冷却素子に面している面とは反対側の面を超えて延びていないことによって、従来のパワー半導体モジュールに比べて、パワー半導体モジュールの沿面距離および空隙を著しく大きくすることができる。
モールド工程前における、パワー半導体デバイスおよび基板を含むリードフレームを示す平面図である。 モジュール筐体を有していない、基板およびパワー半導体デバイスを含むリードフレームの三次元図である。 モールド工程中における、リードフレームを含むパワー半導体モジュールの断面図である。 モールド工程終了後における、モジュール筐体を含むパワー半導体モジュールの三次元図である。 冷却素子上に実装されたパワー半導体モジュールの断面図である。 モールド工程前における、一実施形態に係るパワー半導体モジュールによる、基板およびパワー半導体デバイスを含むリードフレームの平面図である。 図６に示す基板が、一実施例においてＵ字型内部コンタクトを有した状態を示す断面図である。 一実施形態に係る、モジュール筐体を有するパワー半導体モジュールの断面図である。 図８に示すパワー半導体モジュールが、一実施例において外部コンタクトを有した状態を示す断面図である。 次の実施例において、内部コンタクトとして被覆物（jacket）を有し、外部コンタクトとしてピンを有した、パワー半導体モジュールの断面図である。 図９に示す外部コンタクトを有するパワー半導体モジュールが、冷却素子と回路基板との間に挟まれている状態を示す断面図である。 別の実施例において、表面実装技術（ＳＭＴ）を用いて、冷却素子および回路基板上に実装するためのパワー半導体モジュールを示す断面図である。

Claims (28)

  1. 冷却素子上に実装するためのパワー半導体モジュールであって、
    １つ以上の部品を有する少なくとも１つの基板と、
    上記少なくとも１つの基板を少なくとも部分的に取り囲むモジュール筐体とを備えており、
    上記モジュール筐体は、上記冷却素子に面している第１の面と、１つ以上の開口部を有しているとともに、上記パワー半導体モジュールから離れている表面を有している第２の面とを含む、少なくとも互いに向かい合う複数の面を有しており、
    上記１つ以上の開口部それぞれは、１つの内部コンタクトによって密封された境界を有しており、
    上記１つの内部コンタクトは、上記１つ以上の部品に電気的に接続されており、上記モジュール筐体から突出し、上記モジュール筐体の上記第２の面の上記表面を超えずに延びている、パワー半導体モジュール。
  2. 複数の内部コンタクトが、効果的な電気的絶縁のために、互いに大きく距離が空いている、請求項１に記載のパワー半導体モジュール。
  3. 上記基板はリードフレームであり、また、複数の内部コンタクトは、当該リードフレームが打ち抜きおよび／または屈曲された部分である、請求項１に記載のパワー半導体モジュール。
  4. 複数の内部コンタクトは、上記リードフレームのリードである、請求項３に記載のパワー半導体モジュール。
  5. 上記内部コンタクトの材料は、銅または銅合金である、請求項１に記載のパワー半導体モジュール。
  6. 上記基板は、ＩＭＳ基板、ＤＣＢ基板、ＡＭＢ基板、ＤＡＢ基板、あるいは一般的なろう付け型基板である、請求項１に記載のパワー半導体モジュール。
  7. 冷却素子上に実装するためのパワー半導体モジュールであって、
    １つ以上の部品を有する少なくとも１つの基板と、
    上記少なくとも１つの基板を少なくとも部分的に取り囲むモジュール筐体とを備えており、
    上記モジュール筐体は、上記冷却素子に面している第１の面と、１つ以上の開口部を有しているとともに、上記パワー半導体モジュールから離れている表面を有している第２の面とを含む、少なくとも互いに向かい合う複数の面を有しており、
    上記１つ以上の各開口部は、１つの内部コンタクトによって密封された境界を有しており、
    上記１つの内部コンタクトは、上記１つ以上の部品に電気的に接続されており、上記モジュール筐体から突出しており
    上記モジュール筐体の上記第２の面の上記表面を超えて延びておらず、
    上記基板の、上記冷却素子から離れている方の面は、上記モジュール筐体の上記第２の面の上記表面と平行に延びる表面を有しており、
    上記基板表面上に配置された複数の内部コンタクトが、同じ高さを有している、パワー半導体モジュール。
  8. 複数の内部コンタクトはＵ字型である、請求項７に記載のパワー半導体モジュール。
  9. 上記モジュール筐体の上記第２の面の上記開口部の周囲は、四角形または長方形である、請求項７に記載のパワー半導体モジュール。
  10. 複数の内部コンタクトの、上記基板から離れている方の表面は、平坦かつ閉じられている、請求項９に記載のパワー半導体モジュール。
  11. 各内部コンタクトの、上記基板から離れている方の上記表面は、外部コンタクトの一方の縁に電気的に接続されており、当該外部コンタクトの他方の縁は、回路基板へのはんだ付けまたはプレスに適している、請求項１０に記載のパワー半導体モジュール。
  12. 上記外部コンタクトを回路基板へプレスするために上記外部コンタクトにかかる力は、５０Ｎと１００Ｎとの間である、請求項１１に記載のパワー半導体モジュール。
  13. 複数の内部コンタクトの、上記基板から離れている方の上記表面は、はんだ付け、溶接、あるいは接着剤の塗布によって、上記複数の外部コンタクトに電気的に接続されている、請求項１１に記載のパワー半導体モジュール。
  14. 複数の内部コンタクトの、上記基板から離れている方の上記表面は、外部ＳＭＤコンタクトである、請求項１０に記載のパワー半導体モジュール。
  15. 上記ＳＭＤコンタクトのＳＭＤ回路への電気的接続は、はんだ付けまたは接着剤によって行われる、請求項１４に記載のパワー半導体モジュール。
  16. 冷却素子上に実装するためのパワー半導体モジュールであって、
    １つ以上の部品を有する少なくとも１つの基板と、
    上記少なくとも１つの基板を少なくとも部分的に取り囲むモジュール筐体とを備えており、
    上記モジュール筐体は、上記冷却素子に面している第１の面と、１つ以上の開口部を有しているとともに、上記パワー半導体モジュールから離れている表面を有している第２の面とを含む、少なくとも互いに向かい合う複数の面を有しており、
    上記１つ以上の各開口部は、１つの内部コンタクトによって密封された境界を有しており、
    上記１つの内部コンタクトは、上記１つ以上の部品に電気的に接続されており、上記モジュール筐体から突出し、上記モジュール筐体の上記第２の面の上記表面を超えて延びておらず、
    複数の内部コンタクトが円筒形である、パワー半導体モジュール。
  17. 上記複数の内部コンタクトはソケットである、請求項１６に記載のパワー半導体モジュール。
  18. 上記ソケットはレセプタクルである、請求項１７に記載のパワー半導体モジュール。
  19. 上記ソケットは被覆物である、請求項１８に記載のパワー半導体モジュール。
  20. 上記被覆物内にはコンタクトピンが挿入されている、請求項１９に記載のパワー半導体モジュール。
  21. 上記コンタクトピンは外部コンタクトである、請求項２０に記載のパワー半導体モジュール。
  22. 上記モジュール筐体の製造中に上記複数の内部コンタクトを保護するために、上記複数の内部コンタクトの、上記基板から離れている方の上記表面上に、箔が配置されている、請求項１６に記載のパワー半導体モジュール。
  23. 上記箔は耐温性である、請求項２２に記載のパワー半導体モジュール。
  24. 上記箔の材料はカプトンである、請求項２３に記載のパワー半導体モジュール。
  25. 上記箔は、四角形であり、面積は最大で５５ｍｍ２である、請求項２２に記載のパワー半導体モジュール。
  26. パワー半導体モジュールの製造方法であって、
    １つ以上の部品が実装された、少なくとも１つの基板を用意する工程と、
    モールド装置の密封縁において周囲バーを有するリードフレーム上に、上記基板を配置する工程と、
    上記リードフレーム外に少なくとも１つの内部コンタクトを形成する、あるいは、上記基板上に少なくとも１つの別のコンタクトを用意する工程と、
    上記基板と上記部品とを有する上記リードフレームを、上方の金型と下方の金型とを有する上記モールド装置の下方の金型内に配置する工程と、
    上記複数の内部コンタクトの、上記基板から離れている方の表面を保護するために、少なくとも上記複数の内部コンタクト上に箔を配置する工程と、
    上記下方の金型および上記上方の金型を互いに移動する工程と、
    モールド外にモジュール筐体を形成する工程であって、上記モジュール筐体は、上記冷却素子に面している第１の面と、１つ以上の開口部を有しているとともに、上記パワー半導体モジュールから離れている表面を有している第２の面とを含む、少なくとも互いに向かい合う複数の面を有しており、上記１つ以上の開口部それぞれは、１つの内部コンタクトによって密封された境界を有しており、上記１つの内部コンタクトは、上記１つ以上の部品に電気的に接続されており、上記モジュール筐体から突出し、上記モジュール筐体の上記第２の面の上記表面を超えずに延びている、工程と、
    上記モジュール筐体の形成後に、上記複数の内部コンタクトの、上記基板から離れている方の上記表面から上記箔を除去する工程とを含んでいる、パワー半導体モジュールの製造方法。
  27. 上記リードフレーム外に少なくとも１つの内部コンタクトを形成する、あるいは、上記基板上に少なくとも１つの別のコンタクトを用意する上記工程は、効果的な電気的絶縁のために、上記複数の内部コンタクトを、互いに大きく距離を空けて配置する工程を含んでいる、請求項２６に記載の製造方法。
  28. 少なくとも上記複数の内部コンタクト上に箔を配置する上記工程は、上記基板全体を上記箔によって被覆する工程を含んでいる、請求項２６に記載の製造方法。
JP2008029522A 2007-02-12 2008-02-08 パワー半導体モジュールおよびその製造方法 Pending JP2008199022A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/673,929 US7701054B2 (en) 2007-02-12 2007-02-12 Power semiconductor module and method for its manufacture

Publications (1)

Publication Number Publication Date
JP2008199022A true JP2008199022A (ja) 2008-08-28

Family

ID=39628338

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008029522A Pending JP2008199022A (ja) 2007-02-12 2008-02-08 パワー半導体モジュールおよびその製造方法

Country Status (3)

Country Link
US (1) US7701054B2 (ja)
JP (1) JP2008199022A (ja)
DE (1) DE102008008141A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010129670A (ja) * 2008-11-26 2010-06-10 Mitsubishi Electric Corp 電力用半導体モジュール
JP5661183B2 (ja) * 2012-02-13 2015-01-28 パナソニックＩｐマネジメント株式会社 半導体装置およびその製造方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101855723B (zh) 2007-11-13 2012-04-25 西门子公司 功率半导体模块
JP4576448B2 (ja) * 2008-07-18 2010-11-10 三菱電機株式会社 電力用半導体装置
JP4567773B2 (ja) * 2008-07-18 2010-10-20 三菱電機株式会社 電力用半導体装置
JP5262793B2 (ja) * 2009-02-13 2013-08-14 三菱電機株式会社 電力用半導体装置とその製造方法
JP5481680B2 (ja) 2010-04-28 2014-04-23 三菱電機株式会社 半導体装置および半導体装置の製造方法
JP2012069764A (ja) 2010-09-24 2012-04-05 On Semiconductor Trading Ltd 回路装置およびその製造方法
CN103262238B (zh) * 2010-09-24 2016-06-22 半导体元件工业有限责任公司 电路装置
JP6163305B2 (ja) * 2010-09-24 2017-07-12 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 回路装置
US9620877B2 (en) 2014-06-17 2017-04-11 Semiconductor Components Industries, Llc Flexible press fit pins for semiconductor packages and related methods
JP6345583B2 (ja) * 2014-12-03 2018-06-20 ルネサスエレクトロニクス株式会社 半導体装置
US9431311B1 (en) 2015-02-19 2016-08-30 Semiconductor Components Industries, Llc Semiconductor package with elastic coupler and related methods
DE102017211336B4 (de) * 2017-07-04 2021-03-25 Siemens Aktiengesellschaft Leistungsmodul mit oberflächenmontierten elektrischen Kontaktierungselementen
WO2020254143A1 (en) * 2019-06-19 2020-12-24 Danfoss Silicon Power Gmbh Half-bridge power assembly

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0928381A (ja) * 1995-07-24 1997-02-04 Itsukyon Tei Ｓ−リボヌクレアーゼ遺伝子及びプロモーター配列
JPH1022435A (ja) * 1996-07-02 1998-01-23 Hitachi Ltd 半導体装置及びその製造方法
JP2001223321A (ja) * 1999-11-29 2001-08-17 Matsushita Electric Ind Co Ltd 半導体パッケージ及び半導体パッケージの製造方法
JP2001284524A (ja) * 2000-01-28 2001-10-12 Toshiba Corp 電力用半導体モジュール
JP2003007966A (ja) * 2001-06-19 2003-01-10 Mitsubishi Electric Corp 半導体装置
JP2005051130A (ja) * 2003-07-31 2005-02-24 Nec Electronics Corp リードレスパッケージ型半導体装置とその製造方法
JP2006319087A (ja) * 2005-05-12 2006-11-24 Mitsui Chemicals Inc 箱型樹脂成形体の製造方法
JP2007184315A (ja) * 2006-01-04 2007-07-19 Hitachi Ltd 樹脂封止型パワー半導体モジュール
WO2008090734A1 (ja) * 2007-01-22 2008-07-31 Mitsubishi Electric Corporation 電力用半導体装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6281579B1 (en) * 1997-02-14 2001-08-28 International Rectifier Corporation Insert-molded leadframe to optimize interface between powertrain and driver board
US6303981B1 (en) * 1999-09-01 2001-10-16 Micron Technology, Inc. Semiconductor package having stacked dice and leadframes and method of fabrication
US7215012B2 (en) * 2003-01-03 2007-05-08 Gem Services, Inc. Space-efficient package for laterally conducting device
JP4020795B2 (ja) * 2003-02-14 2007-12-12 三菱電機株式会社 半導体装置

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0928381A (ja) * 1995-07-24 1997-02-04 Itsukyon Tei Ｓ−リボヌクレアーゼ遺伝子及びプロモーター配列
JPH1022435A (ja) * 1996-07-02 1998-01-23 Hitachi Ltd 半導体装置及びその製造方法
JP2001223321A (ja) * 1999-11-29 2001-08-17 Matsushita Electric Ind Co Ltd 半導体パッケージ及び半導体パッケージの製造方法
JP2001284524A (ja) * 2000-01-28 2001-10-12 Toshiba Corp 電力用半導体モジュール
JP2003007966A (ja) * 2001-06-19 2003-01-10 Mitsubishi Electric Corp 半導体装置
JP2005051130A (ja) * 2003-07-31 2005-02-24 Nec Electronics Corp リードレスパッケージ型半導体装置とその製造方法
JP2006319087A (ja) * 2005-05-12 2006-11-24 Mitsui Chemicals Inc 箱型樹脂成形体の製造方法
JP2007184315A (ja) * 2006-01-04 2007-07-19 Hitachi Ltd 樹脂封止型パワー半導体モジュール
WO2008090734A1 (ja) * 2007-01-22 2008-07-31 Mitsubishi Electric Corporation 電力用半導体装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010129670A (ja) * 2008-11-26 2010-06-10 Mitsubishi Electric Corp 電力用半導体モジュール
JP5661183B2 (ja) * 2012-02-13 2015-01-28 パナソニックＩｐマネジメント株式会社 半導体装置およびその製造方法
JPWO2013121491A1 (ja) * 2012-02-13 2015-05-11 パナソニックＩｐマネジメント株式会社 半導体装置およびその製造方法
US9136193B2 (en) 2012-02-13 2015-09-15 Panasonic Intellectual Property Management Co., Ltd. Semiconductor device and method of manufacturing the same

Also Published As

Publication number Publication date
DE102008008141A1 (de) 2008-08-21
US20080191340A1 (en) 2008-08-14
US7701054B2 (en) 2010-04-20

Similar Documents

Publication Publication Date Title
JP2008199022A (ja) パワー半導体モジュールおよびその製造方法
KR101505551B1 (ko) 온도 감지소자가 장착된 반도체 파워 모듈 패키지 및 그제조방법
US8183094B2 (en) Method of manufacturing a semiconductor device having a semiconductor chip and resin sealing portion
US7759778B2 (en) Leaded semiconductor power module with direct bonding and double sided cooling
US20160035646A1 (en) Semiconductor device, method for assembling semiconductor device, semiconductor device component, and unit module
US20100134979A1 (en) Power semiconductor apparatus
US10163752B2 (en) Semiconductor device
US20120241934A1 (en) Semiconductor apparatus and method for manufacturing the same
JP4465906B2 (ja) パワー半導体モジュール
US20230187311A1 (en) Semiconductor device and manufacturing method thereof
US9666557B2 (en) Small footprint semiconductor package
JP2016181536A (ja) パワー半導体装置
EP1696484B1 (en) Process for assembling a double-sided circuit component
US20230215788A1 (en) Power module and manufacturing method thereof, converter, and electronic device
US8471370B2 (en) Semiconductor element with semiconductor die and lead frames
US20240040702A1 (en) Power semiconductor device
JP2005191147A (ja) 混成集積回路装置の製造方法
KR102225628B1 (ko) 고방열 플라스틱 큐에프엔 패키지
CN113113400A (zh) 半导体电路和半导体电路的制造方法
CN110998832B (zh) 半导体装置以及半导体模块
CN111769090A (zh) 塑封功率模块、塑封模具及塑封方法
CN111244061A (zh) 氮化镓设备的封装结构
US20230027138A1 (en) Power module
JPH11220074A (ja) 半導体装置
CN117012743A (zh) 电子器件组件

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101019

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101026

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110712

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20111006

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20111012

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120124