JP5017332B2 - インバータ - Google Patents

インバータ Download PDF

Info

Publication number
JP5017332B2
JP5017332B2 JP2009192710A JP2009192710A JP5017332B2 JP 5017332 B2 JP5017332 B2 JP 5017332B2 JP 2009192710 A JP2009192710 A JP 2009192710A JP 2009192710 A JP2009192710 A JP 2009192710A JP 5017332 B2 JP5017332 B2 JP 5017332B2
Authority
JP
Japan
Prior art keywords
wiring
power
power module
cooling body
external
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2009192710A
Other languages
English (en)
Other versions
JP2009278134A5 (ja
JP2009278134A (ja
Inventor
一二 山田
敏夫 小川
典孝 神村
卓義 中村
光幸 本部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2009192710A priority Critical patent/JP5017332B2/ja
Publication of JP2009278134A publication Critical patent/JP2009278134A/ja
Publication of JP2009278134A5 publication Critical patent/JP2009278134A5/ja
Application granted granted Critical
Publication of JP5017332B2 publication Critical patent/JP5017332B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Inverter Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

本発明は、樹脂封止型パッケージに係り、特に、樹脂封止された素子の温度上昇防止に効果的なモジュール構造に関する。
電気自動車、工作機械、搬送装置、空調設備、家電機器等、各種装置の駆動源に、通常、モータが用いられている。これらのモータは、直流および交流の別を問わず、インバータによって制御されていることが多い。このようなインバータの主回路には、ＩＧＢＴ(Insulated Gate Bipolar Transistor)モジュール、ＭＯＳ(Metal Oxide Semiconductor)トランジスタモジュール等のパワーモジュールが用いられている。このようなパワーモジュールの飽和熱抵抗を低減する技術として、特開平５−６７６９７号公報記載の技術が知られている。この技術によれば、図２１に示すように、熱伝導性に優れたＡｌＮ基板１１３とチップ１１２とをリードフレーム１１１を介して密着させ、そのＡｌＮ基板１１３の裏面(チップ等の搭載面と反対側の面)が露出するようにチップ周辺を樹脂１１４でモールドする。このような構造とすることによって、パワーモジュールの飽和熱抵抗の低減が図られている。
ところで、インバータの信頼性の観点からは、それに用いられるパワーモジュールの熱抵抗を低減する他、さらに、封止樹脂による素子保護の信頼性を向上させること等も望まれる。
そこで、本発明は、パワーモジュールの信頼性をさらに向上することを目的のひとつとする。
上記課題を解決するため、本発明の一態様では、
セラミック基板の一方の面の電極にはんだ付けされた１以上の能動素子が樹脂で封止されたパワーモジュールにおいて、セラミック基板の他方の面に導体膜を形成し、この導体膜が形成された基板面の周縁部が、能動素子の封止樹脂で覆われるようにした。
本発明によれば、パワーモジュールの信頼性をより向上させることができる。
(ａ)は、本発明の実施の一形態に係るパワーモジュールを、互いに異なる方向から見た場合の斜視図であり、(ｂ)および(Ｃ)は、そのＡ−Ａ断面図およびＢ−Ｂ断面図である。 本発明の実施の一形態に係るパワーモジュールの等価回路図である。 図１のパワーモジュールの製造方法を説明するための図である。 (ａ)は、本発明の実施の一形態に係る３連パワーモジュールの、リードフレーム切離し前の正面図であり、(ｂ)は、その背面図である。 (ａ)は、本発明の実施の一形態に係るパワーモジュールを、セラミック基板の表面を含む面で切った場合の断面図であり、(ｂ)は、そのＡ−Ａ断面図である。 (ａ)は、本発明の実施の一形態に係るパワーモジュールを、セラミック基板の表面を含む面で切った場合の断面図であり、(ｂ)は、そのＡ−Ａ断面図およびその背面図である。 (ａ)は、本発明の実施の一形態に係るパワーモジュールを、セラミック基板の表面を含む面で切った場合の断面図であり、(ｂ)は、そのＡ−Ａ断面図である。 (ａ)は、本発明の実施の一形態に係る３連パワーモジュールの、リードフレーム切離し前の正面図であり、(ｂ)および(ｃ)は、そのＢ−Ｂ断面図およびＡ−Ａ断面図である。 (ａ)は、本発明の実施の一形態に係るパワーモジュールの正面図であり、(ｂ)は、そのＡ−Ａ断面図である。 (ａ)および(ｂ)は、本発明の実施の一形態に係る３連パワーモジュールの正面図および背面図であり、(ｃ)は、その、リードフレーム切離し前の状態を説明するため切欠き図である。 本発明の実施の一形態に係る３連パワーモジュールの正面図である。 本発明の実施の一形態に係るパワーモジュールに取り付けられる外部冷却体の構造を説明するための図である。 本発明の実施の一形態に係るパワーモジュールと外部冷却体との接合部の部分断面図である。 本発明の実施の一形態に係るパワーモジュールと外部冷却体との接合部の部分断面図である。 本発明の実施の一形態に係るパワーモジュールの正面図である。 図１５のパワーモジュールと外部冷却体との接合部の部分断面図である。 本発明の実施の一形態に係る３連パワーモジュールの正面図である。 インバータモジュールの等価回路図である。 (ａ)は、本発明の実施の一形態に係るインバータの断面図であり、(ｂ)は、その、カバー内部の配置を説明するめのＡ−Ａ断面図である。 (ａ)は、本発明の実施の一形態に係るパワーモジュールの正面図であり、(ｂ)は、そのパワーモジュールを、セラミック基板の表面を含む面で切った場合の断面図である。 本発明の実施の一形態に係るインバータモジュールにおける、パワーモジュールの外部端子の接続構造を説明するための図である。 本発明の実施の一形態に係るインバータの正面図であり、(ｂ)は、そのＢ−Ｂ断面図である。 図２２(ａ)のインバータのＡ−Ａ正面図である。 本発明の実施の一形態に係るインバータモジュールの断面図である。 本実施の形態の一形態に係るパワーモジュールが取り付けられた状態の２種類の冷却体の断面図である。 コンデンサ付きのインバータモジュールの等価回路図である。 (ａ)は、本発明の実施の一形態に係るインバータの正面図(一部切欠き)であり、(ｂ)は、そのＣ−Ｃ断面図である。 (ａ)および(ｂ)は、図２７(ａ)のインバータのＡ−Ａ断面図およびＢ−Ｂ断面図である。 インバータモジュールの等価回路図である。 (ａ)は、本発明の実施の一形態に係る、図２９の等価回路を実現するためのパワーモジュールの正面図であり、(ｂ)は、そのＡ−Ａ断面図である。 図３０のパワーモジュールに用いられるパワー素子の斜視図である。 図３０のパワーモジュールの内部構造を説明するための図である。 両側に外部冷却体が取り付けられた、図３０のパワーモジュールの斜視図である。 (ａ)は、本発明の実施の一形態に係るパワーモジュールであり、(ｂ)および(ｃ)は、その側面図である。 従来のパワーモジュールの断面図である。
以下、添付図面を参照しながら、本発明に係る実施の形態について説明する。
まず、図１および図２により、本実施の形態に係るパワーモジュールの構成について説明する。なお、ここでは、パワー素子としてＩＧＢＴおよびフリーホイールダイオードを用いることとする。
本実施の形態に係るパワーモジュール１は、図１(ｂ)に示すように、(１)熱伝導性に優れたＡｌＮ等のセラミック基板７、(２)セラミック基板７の一方の面(表面と呼ぶ)に、チタン含有の銀ろうまたは酸素を介した化学的結合によって接着された導体パターン８,９,１０(コレクタ電極８、エミッタ電極９、ゲート電極１０)、(３)セラミック基板７の他方の面(裏面と呼ぶ)内の、周縁部を除く領域全体に、チタン含有の銀ろうまたは酸素を介した化学的結合によって接着された導体膜１１、(４)端子取付け穴３ａ,４ａ,５ａが形成された一端部(接続端部と呼ぶ)がセラミック基板７の一辺側から突出するように、他端部(固定端部と呼ぶ)が各電極パターン８,９,１０にはんだ付けされた外部端子３,４,５(外部
コレクタ端子３、外部エミッタ端子４、外部ゲート端子５)、(５)コレクタ電極８にはんだ１２で接合されたＩＧＢＴ１３およびフリーホイールダイオード１４、(６)フリーホイ
ールダイオード１４がＩＧＢＴ１３に並列接続されるように(図２参照)、各パワー素子１３,１４をエミッタ電極９またはゲート電極１０に電気的に接続したボンディングワイヤ１６、(７)セラミック基板７の表面側を外部環境から保護するための封止樹脂２、を有している。さらに、トランスファー成形中に金型にセラミック基板７を均一に押し付けるために利用した、外部端子３,４,５と反対向きの補助端子１５を備えることもある。
さて、セラミック基板７の表面側を外部環境から保護するための封止樹脂２は、図１(ｃ)に示すように、パワー素子１３,１４、ボンディングワイヤ１６、各電極８,９,１０および外部端子３,４,５の固定端部の周辺に充填されている。さらに、この封止樹脂２は、セラミック基板７の裏面側にまわり込み、セラミック基板７の裏面側の導体膜１１の周縁部にまで及んでいる。このように、セラミック基板７の裏面側の周縁部まで封止樹脂２の端部２ａで覆うことによって、セラミック基板７と封止樹脂２との接着力が強くなるため、封止樹脂２による素子保護の信頼性を向上させることができる。また、脆性材料であるセラミック基板２の縁が封止樹脂２によって機械的衝撃から保護されるため、パワー素子１３,１４だけでなく、セラミック基板７の保護の信頼性も向上する。
ここで、セラミック基板７の裏面に密着した導体膜１１は、図１(ａ)に示すように、周縁部以外の領域１１ａだけが封止樹脂２から外部に露出させている。このようにしているのは、この露出領域１１ａを外部冷却体とのはんだ付け面として利用可能とするためである。また、このように利用される導体膜１１がセラミック基板２の裏面に密着していることは、セラミック基板２の表面側における異種材料の密着(電極８,９,１０とセラミック基板２との密着、コレクタ電極８とパワー素子１３,１４との密着等)による熱応力の発生
防止につながる。したがって、パワーモジュール１の変形が防止される。
このように、本実施の形態に係る構造によれば、パワー素子１３,１４からの熱がセラミック基板７を介して効果的に放出することができる上に、封止樹脂２による素子保護および基板保護の信頼性向上と、パワーモジュール１の変形防止とを図ることができる。したがって、パワーモジュール１の信頼性が一層向上する。
なお、ここでは、セラミックス基板の例としてＡｌＮ基板を挙げたが、アルミナ、ＳｉＮ等を基板材料とする他のセラミックス基板を用いてもよい。また、以上においては、パワー素子としてＩＧＢＴおよびフリーホイールダイオードを用いたが、それらに代えて、ＭＯＳおよびパワートランジスタを用いてもよい。
つぎに、図３により、図１のパワーモジュールを製造する方法について説明する。ただし、ここで用いるセラミック基板７には、予め、ＮｉメッキされたＣｕまたはＡｌ等によって、コレクタ電極８、エミッタ電極９、ゲート電極１０、導体膜１１等が形成されたＡｌＮ−ＤＢＣ(direct bonded Copper)を用いることとする。
まず、図３(ａ)に示すように、コレクタ電極８にＩＧＢＴ１３およびフリーホイールダイオード１４をはんだで接合する。さらに、コレクタ電極８、エミッタ電極９およびゲート電極１０に、それぞれ、リードフレーム１９に設けられた所定のリードをはんだで接合する。ここで各電極８,９,１０にはんだ付けされたリードは、上述の各外部端子３,４,５となるリードである。なお、トランスファー成形加工中に用いる補助端子１５をセラミック基板７に設ける場合には、補助端子となるべきリードもリードフレーム１９に形成しておき、そのリードを、セラミック基板７の表面の所定の箇所(外部端子３,４,５が形成された縁部に対向する縁部)に形成された導体パターンにはんだ付けすればよい。
その後、図３(ｂ)に示すように、ワイヤボンディングにより、フリーホイールダイオード１４上の電極パッドおよびＩＧＢＴ１３上の電極パッドと、エミッタ電極９またはゲート電極１０とをＡｌワイヤ１６で電気的に接続する。これにより、図２に示したような等価回路が実現される。
ワイヤボンディングが終了したら、図３(ｃ)に示すように、金型のキャビティ２３にセラミック基板７を収容する。このとき、上金型２０のパーティング面と下金型２１のパーティング面とにリードフレーム１９の各リードがしっかりと挟み込まれるため、セラミック基板７が、金型のキャビティ２３内の適正な位置に位置付けられる。金型のキャビティ２３内でセラミック基板７が適正な位置に位置付けられると、セラミック基板７の裏面の導体膜１１の、周縁部を除く領域(露出領域１１ａとなるべき領域)が金型内壁に密着する。これにより、導体膜１１の露出領域１１ａへの樹脂の周り込みが防止される。
このような状態となったら、ゲート２２から樹脂を注入し、キャビティ２３内に樹脂を充填させる。ここで用いる樹脂は、熱硬化性であると、熱可塑性であるとを問わない。そして、金型のキャビティ２３内の樹脂を硬化させてから金型を開き、一方の型にだきついた成形体を突き出す。これにより、図３(ｄ)に示すように、セラミック基板７の表面側が樹脂２で封止された成形体が取り出される。その後、リードフレーム１９のフレーム部を切断することによって、成形体から不要部分を取り除く。これにより、図３(ｅ)に示すようなパワーモジュール１が完成する。
ここでは、パワーモジュール１を１つだけ製造しているが、図４(ａ)に示すように、各外部電極３,４,５および補助電極１５となるリードが複数組形成されたリードフレーム１９を用いることによって、一回のはんだ付け工程で、複数(ここでは一例として３個)のパワー素子搭載済みセラミック基板７をリードフレーム１９の各組のリードに一括してはんだ付けし、一回のトランスファー成形工程で、リードフレーム１９で連結された複数のセラミック基板７を一括して樹脂封止するようにしてもよい。もちろん、これにより形成される複数の封止樹脂２からは、それぞれ、図４(ｂ)に示すように、それに内包されたセラミック基板７の裏面側の導体膜１１の、周縁部を除く領域１１ａが露出する。
ところで、以上説明したのは、本実施の形態に係るパワーモジュール１の一構成例に過ぎない。実用に際しては、各種の変更を加えることができる。以下、そのような変更の具体例をいくつか挙げておく。なお、ここで挙げる各変更例に係る構成は、説明の便宜上、別々のパワーモジュール１に適用しているが、必要に応じて適宜に組み合わせて１つのパワーモジュール１に適用することもできる。
(Ａ)変更例１
図１に示した構成においては、セラミック基板７の表面上の各電極８,９,１０に外部端子３,４,５をそれぞれはんだ付けしているが、必ずしも、このようにする必要はない。例えば、図５(ａ)に示すように、セラミック基板７の表面上の各電極８,９,１０の端部を延長し、セラミック基板７から突き出した部分８ａ,９ａ,１０ａを外部端子３,４,５として利用してもよい。このことは、補助端子１５についても同様である。
このように、セラミック基板７の表面上の各電極と外部端子とを一体物とすることによって、図５(ｂ)に示すように、セラミック基板７の表面上の各電極と外部端子との間にはんだ接合部が存在しなくなる。したがって、セラミック基板７の表面上の各電極と外部端子とを別体とした場合(図１参照)と比較して、はんだ接合部の数を減らすことができる。
このため、パワーモジュール１の信頼性が向上する。また、はんだ付け工程を減らすことができるため、製造工程の簡略化が図られる。
(Ｂ)変更例２
外部エミッタ端子４および外部ゲート端子５は、発熱体であるパワー素子１３,１４と直接接触していないため、パワー素子１３,１４からの熱を外部に放出するためのセラミック基板７に接触している必要性は少ない。したがって、外部エミッタ端子４および外部ゲート端子５のうち、少なくとも一方を、セラミック基板７の表面から離れた位置に配置しても、パワーモジュール１の飽和熱抵抗はほとんど変化しない。具体例として、図６(ｂ)に、セラミック基板７の表面から離れた位置に外部エミッタ端子４および外部ゲート端子５を配置した構成を示す。この場合、セラミック基板７の表面に接触しているのは外部コレクタ端子(またはコレクタ電極)だけである。このような立体的な配置を採用すれば、図６(ａ)に示すように、エミッタ電極およびゲート電極が不要となるため、すべての外部端子をセラミック基板上の電極に接触させる場合(図１、図５等参照)よりも、セラミック基板７の表面の面積が小さくて足りる。このため、高価なセラミック基板７のサイズを小さくすることができ、生産コストを抑制することができる。ただし、図６(ｃ)に示すように、セラミック基板７のサイズが小さい分、導体膜１１の露出領域１１ａも狭くなる。
このようなことは、外部エミッタ端子４および外部ゲート端子５の一方をセラミック基板７の表面から離れた位置に配置した場合についても同様である。
そして、セラミック基板７の表面から外部エミッタ端子４を浮かせた場合には、図７(ａ)(ｂ)に示すように、各パワーモジュール１３,１４の上面の電極パッドまで外部エミッタ端子４を導き、それらを、ボンディングワイヤ１６に代えてはんだ５９で直接接合するようにしてもよい。これにより、各パワーモジュール１３,１４と外部エミッタ端子４との間のボンディングワイヤが不要となるため、その分のインダクタンスを削減することができる。同様に、セラミック基板７の表面から外部ゲート端子５を浮かせている場合には、ＩＧＢＴ１３の上面の電極パッドまで外部ゲート電極５を導き、それらを、ボンディングワイヤ１６に代えてはんだで直接接合するようにしてもよい。これにより、ＩＧＢＴ１３と外部ゲート端子５との間のボンディングワイヤが不要となるため、その分のインダクタンスを削減することができる。
(Ｃ)変更例３
一般に、外部エミッタ端子４と外部ゲート端子５との間には、急激に変化する大電流が流れる。このため、外部ゲート端子５および外部エミッタ端子４の抵抗またはインダクタンスによって、ＩＧＢＴ１３のエミッタ−ゲート間の電圧が変動する。このような現象を防止するには、図８(ａ)に示すように、外部コレクタ端子５の幅を実用上問題の生じない程度に細くした上で、外部エミッタ端子４の根元付近(すなわち、できるだけＩＧＢ１３に近い位置)から、本体部側より細い補助エミッタ電極４'を分岐させればよい。または、外部エミッタ端子４より細い端子をエミッタ電極９に別途はんだ付けすることによって補助エミッタ端子を作成してもよい。
このような補助エミッタ電極４'は、ＩＧＢＴ１３のエミッタ−ゲート間の電圧をほぼ変動なく取り出し、それを外部制御回路に供給することができる。このため、ＩＧＢＴ１３のエミッタ−ゲート間に安定な電圧を供給する制御を行うことができる。
前述したように、この変更例に係る構成は、上述または後述のいずれの変更例に係る構成と組み合わせることができる。したがって、この変更例に係る構成は、上述の変更例２に係る構成にも当然適用することもできる。例えば、図９(ａ)(ｂ)に示すように、外部エミッタ端子４を各パワー素子１３,１４に直説はんだ付けした構成に適用する場合には、補助エミッタ電極４'を、外部エミッタ端子４の根元付近ではなく、ＩＧＢＴ１３とのはんだ接合部５９付近から分岐させればよいすればよい。
なお、図８および図９においては、補助エミッタ電極４'および外部コレクタ電極５を、外部エミッタ電極４よりも長くしているが、各電極４',４,５の長さは、パワーモジュールの実相形態に応じて適宜に定めばよい。
(Ｄ)変更例４
３つの外部端子が、外部コレクタ端子３、外部エミッタ端子４、外部ゲート端子５の順番で一列に並んでいる場合には、外部コレクタ端子３と外部エミッタ端子４との間に、パワーモジュール１の最大電圧がかかる。このため、外部コレクタ端子３と外部エミッタ端子４との間には、空間放電等が生じない十分な間隔が設けられている必要があり、このことが、パワーモジュール１の小型化の妨げになっていた。３つの外部端子が、外部コレクタ端子３、外部エミッタ端子４、外部ゲート端子５の順番で一列に並んでいる場合に、外部コレクタ端子３と外部エミッタ端子４との間の空間放電等を防止しつつ、パワーモジュール１の小型化を図るには、図３４(ａ)(ｂ)(ｃ)に示すように、外部コレクタ端子３と外部エミッタ端子４との間を仕切る凸部３０を封止樹脂２と一体成形することが有効である。この凸部３０が遮蔽板として機能するからである。同様な凸部は、外部エミッタ端子４と外部ゲート端子５との間に介在させておいてもよい。しかし、外部エミッタ端子４と外部ゲート端子５との間に印加される電圧(ＩＧＢＴ１３への入力信号)は、通常、１５Ｖ以下であるため、外部エミッタ端子４と外部ゲート端子５との間の間隔がパワーモジュール１の小型化の妨げになるとは考えにくい。したがって、外部エミッタ端子４と外部ゲート端子５との間に遮蔽板を介在させる必要性は乏しい。
また、３つの外部端子が、外部コレクタ端子３、外部ゲート端子５、外部エミッタ端子４の順番で一列に並んでいる場合には、外部コレクタ端子３と外部ゲート端子５との間に、パワーモジュール１の最大電圧がかかるため、外部コレクタ端子３と外部ゲート端子５との間に介在する遮蔽板３０を封止樹脂２と一体成形すればよい。
なお、３つの外部端子を、外部エミッタ端子４、外部コレクタ端子３、外部ゲート端子５の順に並べると、外部エミッタ端子４と外部コレクタ端子３との間、外部コレクタ端子３と外部ゲート端子５との間に、それぞれ、遮蔽板が必要となる。このため、３つの外部端子は、外部コレクタ端子３、外部エミッタ端子４、外部ゲート端子５の順、または、外部コレクタ端子３、外部ゲート端子５、外部エミッタ端子４の順で並んでいることが望ましい。
(Ｅ)変更例５
以上においては、いずれも、３つの外部端子３,４,５の接続端部を、セラミック基板７の一辺側から突出させているが、必ずしも、このようにする必要はない。３つの外部端子３,４,５の接続端部の向きは、システム実装時における接続構造に応じて適宜に定めばよい。したがって、例えば、図２０(ａ)(ｂ)に示すように、外部コレクタ端子３の接続端部とは逆向きに外部エミッタ端子４の接続端部を突き出させてもよい。この場合、外部エミッタ端子４が補助端子１５としての役割も果たすため、補助端子１５を別途設ける必要はない。
(Ｆ)変更例６
インバータ等にパワーモジュールを実装する際等には、複数のパワーモジュールが一組として使用される。このような使用形態に対応するため、図１０(ａ)に示すように、一列に並べた複数のセラミック基板７を１つの封止樹脂２で封止するようにしてもよい。このようにするには、図１０(ｃ)に示すように、外部端子３,４,５(ここでは、さらに補助エミッタ端子４'も含めている)となるリードを複数組有するリードフレーム１９に必要数のセラミック基板７をはんだ付けし、それらのセラミック基板７をインサート成形すればよい。この場合には、もちろん、図１０(ｂ)に示すように、複数のセラミック基板７の裏面側の導体膜１１の、周縁部を除く領域１１ａが封止樹脂２から露出することになる。
このような構造とすることによって、本実施の形態に係るパワーモジュール１の必要数(ここでは一例として３個)分を一体のモジュールとして取り扱うことができる。ただし、図１０(ａ)に示したように、一列に並べた複数のセラミック基板７を１つの封止樹脂２で封止した場合、パワーモジュール単体よりも封止樹脂の幅ｄが大きくなる。このため、熱応力が生じると、パワーモジュール単体よりも大きな反りが封止樹脂に生じる。そこで、モジュール全体としての変形を抑制するため、図１１に示すように、個々のセラミック基板７を封止する個別の封止樹脂２と、それらの間をつなぐ連結部３１とを一体成形するようにしてもよい。なお、各封止樹脂２の間をつなぐ連結部３１の形状と位置と個数とは、適宜に定めれられていればよい。
(Ｇ)変更例７
以上述べたいずれの構成も、パワーモジュール１の片面側に外部冷却体を装着させるものであったが、パワーモジュール１の両面側に外部冷却体を装着させるようにすることもできる。ここでは、図２９に示す等価回路を実現するパワーモジュールを例に挙げて説明する。
図３０(ａ)(ｂ)に示すように、このパワーモジュールは、対向する２枚のセラミック基板７,７'、各セラミック基板７,７'の対向面(他方のセラミック基板側の面)に形成された電極、各セラミック基板７,７'の外側面(対向面の反対側の面)に形成された導体膜１１,１１'、２枚のセラミック基板７,７'の対向面間に介在するパワー素子１３,１４、２枚のセラミック基板７,７'の対向面側を外部環境から保護するための封止樹脂２、外部端子３,４,５(外部コレクタ端子３,外部エミッタ端子４、外部ゲート端子５)、を有している。
ここで用いているパワー素子１３,１４,１３Ａ,１４Ａは、図３１(ａ)(ｂ)に示すように、上面にもはんだ付け用の電極パッド１３Ｇ,１３Ｋ,１４Ｋが形成されている。具体的には、ＩＧＢＴ１３の上面およびフリーホイールダイオード１４の上面には、周縁のＦＬＲ(フィールド・リミテッド・リング)内側にエミッタ中間電極１３Ｅ,１４Ｋが形成されている。このように、高い電界集中のあるＦＬＲを避けてエミッタ中間電極を配することによって、そのようなＦＬＲからエミッタ電極を遠ざけることができる。このため、電界の乱れが防止され、素子耐圧が保護される。そして、ＩＧＢＴ１３,１３Ａの上面には、さらにゲート中間電極１３Ｇが形成されており、エミッタ中間電極１３Ｅは、このゲート中間電極１３Ｇの形成領域(中央ゲート電極上の領域)にかぶらない形状(ここではコ形状)に成形されている。なお、エミッタ中間電極１３Ｅ,１４Ｋおよびゲート中間電極１３Ｇは、Ｓｉと線膨張係数が近似している材料(タングステンＷ、モリブデンＭｏ等)で形成され、かつ、はんだ付け、低温加圧接合等でシリコンに接合されていることが望ましい。
そして、対向する２枚のセラミック基板７,７'のうち、一方のセラミック基板７'の対向面には、図３２(ａ)に示すように、コレクタ電極８Ａ、ゲート電極１０Ａが形成されている。そして、ゲート電極１０Ａには、外部ゲート電極５が接続されている。また、コレクタ電極８Ａには、ＩＧＢＴ１３Ａおよびフリーホイールダイオード１４Ａが搭載され、かつ、出力端子(Ｕ、Ｖ、Ｗ)および補助エミッタ電極４'が接続されている。なお、このコレクタ電極８Ａは、他方のセラミック基板７に搭載されたＩＧＢＴ１３およびＦＷＤ１４のエミッタ電極としても機能する。
他方のセラミック基板７の対向面には、図３２(ｂ)に示すように、コレクタ電極８、エミッタ電極９、ゲート電極１０が形成されている。そして、ゲート電極１０には、外部ゲート電極５Ａが接続されている。また、コレクタ電極８には、ＩＧＢＴ１３およびフリーホイールダイオード１４が搭載され、かつ、外部コレクタ端子３が接続されている。さらに、エミッタ電極９には、外部エミッタ電極４Ａおよび補助エミッタ電極４Ａ'が接続されている。
これらのセラミック基板７,７'の対向面同士を対向させると、図３２(ｂ)から判るように、一方のセラミック基板７'のパワー素子１３Ａ,１４Ａの上面が、他方のセラミック基板７のエミッタ電極９と対向し、他方のセラミック基板７のパワー素子１３,１４の上面が、一方のセラミック基板７'のコレクタ電極８Ａと対向する。そこで、これら対向し合ったもの同士を、図３０(ｂ)に示すように、はんだ５９で接合することによって、図２９に示した等価回路を実現している。このような接合構造を採用することにより、一方のセラミック基板７'に搭載されたパワー素子１３Ａ,１４Ａは、自身が搭載されたセラミック基板７'の導体膜１１の露出領域１１ａからだけでなく、はんだ５９を介して、他のセラミック基板７の導体膜１１の露出領域１１ａからも放熱する。他方のセラミック基板７に搭載されたパワー素子１３,１４も、同様に、自身が搭載されたセラミック基板７の導体膜１１の露出領域１１ａからだけでなく、はんだ５９を介して、他のセラミック基板７の導体膜１１の露出領域１１ａからも放熱する。このため、図３３に示すように、パワーモジュールの両側に外部冷却体２３を装着することによって、パワー素子からの熱を効率的に外部に放出することができる。これにより、電気的抵抗および熱抵抗が低減される。
なお、このような構造を採用する場合には、狭い領域でも充填されやすい熱硬化性樹脂で封止樹脂を形成することが望ましい。２枚のセラミック絶縁基板７,７'の対向面の間隔が１.５ｍｍ程度となるからである。
つぎに、本実施の形態に係るパワーモジュール１に適した外部冷却体２３の構造について説明する。
図１２に示すように、外部冷却体２３には、一方の側にストレート型のフィン部２３Ｂが設けられ、その反対側にパワーモジュール装着部２３Ａが設けられている。この外部冷却媒体２３は、Ａｌ、Ｃｕ、Ａｌ−ＳｉＣ複合材料、Ｃｕ−ＣｕＯ複合材料等の、熱伝導性に優れ、かつ、冷媒との接触によって腐食しない材料によって形成されている必要があるが、必ずしも、単一の材料で形成されている必要はない。例えば、フィン部２３Ｂが筐体等に取り付けられる場合には、パワーモジュール装着部２３Ａとフィン部２３Ｂとを異種材料で形成することが望ましい。具体的には、パワーモジュール装着部２３Ａを、セラミック基板と熱膨張係数が近似するＡｌ−ＳｉＣ複合材料で形成し、固定部であるフィン部２３Ｂを、Ａｌ−ＳｉＣ複合材料よりも塑性変形しやすいＡｌで形成することが望ましい。このような構造とすれば、筐体等とパワーモジュール装着部２３Ａとの間に生じる応力がＡｌによって緩和されるからである。
さて、この外部冷却体２３のパワーモジュール装着部２３Ａには、図１２に示すように、パワーモジュール１の導体膜１１の露出領域１１ａに対向する面(はんだ付け面)を有する凸部２３ａが、３つ以上、一列に並ばないように形成されている。この凸部２３ａは、パワーモジュール１の導体膜１１の露出面１１ａとこれを囲む樹脂端部２ａとによって形成された凹部(図１(ｃ)参照)に、僅かな余裕(余剰はんだの逃げ路になる程度の隙間)をもってはまり込むようになっている。このため、これら凸部２３ａと凹部とのはめ合いによって、簡単に、パワーモジュール１を、外部冷却体２３に対して精度良く位置決めすることができる。なお、外部冷却体２３に対してパワーモジュール１を精度良く位置決めできるということは、同じ外部冷却体２３に取り付けられた他のパワーモジュールとの外部端子接続に有利となる(後述)。
外部冷却体２３のパワーモジュール装着部２３Ａに形成された凸部２３ａのはんだ付け面は、平坦であってもよいし、図１３に示すように、適当な高さの突起２３ａ'が１以上形成されていてもよい。ただし、１以上の突起２３ａ'が形成されていると、パワーモジュール１の導体膜１１の露出領域１１ａとパワーモジュール装着部２３Ａの凸部２３ａのはんだ付け面とが、常に、突起２３ａの高さに応じた適当な厚さのはんだ層２５で接合されるため、パワーモジュール１と外部冷却体２３との接合信頼性向上の観点からは有利である。なお、パワーモジュール装着部２３Ａの凸部２３ａの上面に形成する突起２３ａ'の縦横幅(凸部２３ａの接合面と平行な面で切ったときの断面の幅)は、パワーモジュール装着部２３Ａの凸部２３ａの上面の面積等に応じて定めればよい。
そして、パワーモジュール１と外部冷却体２３との接合信頼性をさらに向上させる必要がある場合には、図１４に示すように、パワーモジュール１の封止樹脂２と外部冷却体２３との隙間にエポキシ樹脂等の接着剤６４を外部から注入すればよい。このようにすることで、パワーモジュール１の導体膜１１の露出領域１１ａと外部冷却体２３の凸部２３ａの上面との間のはんだ層２５にかかる応力が緩和するため、パワーモジュール１と外部冷却体２３との接合信頼性をさらに向上させることができる。シリコンとの熱膨張係数の差が約３×１０-6〜１８×１０-6(１／℃)のセラミック基板(ＡｌＮ、アルミナ、ＳｉＮ)を用いたパワーモジュールを、図１４に示した接続構造で外部冷却体に接合した場合、２桁以上の接続寿命が得られることが実験により確認されている。
または、パワーモジュール１の封止樹脂２に１以上のハブ付き取付け部を一体成形し、このハブ付き取付け部を外部冷却体２３にネジ止めするようにしてもよい。もちろん、この場合には、ハブ付き取付け部のハブに対応する位置にネジ穴が外部冷却体２３に形成されている必要がある。ここで、封止樹脂２におけるハブ付き取付け部の位置は限定しないが、ハブ付き取付け部を複数設ける場合には、ネジ締結時に封止樹脂２に均等に力がかかる位置関係にハブ付き取付け部を配することが望ましい。例えば、パワーモジュール１の封止樹脂２の外形をほぼ四角形とする場合には、図１５に示すように、パワーモジュール１の封止樹脂２の各コーナにそれぞれハブ付き取付け部２７を一体成形することが望ましい。また、このようなほぼ四角形の封止樹脂２を複数連結する場合には、図１６に示すように、隣り合う封止樹脂２間で、コーナ部のハブ付き取付け部１７を連結部として共有させることもできる。そして、図１５、図１６のいずれに示したパワーモジュール１が取り付けられる外部冷却体２３にも、図１７に示すように、各ハブ付き取付け部２７のハブの穴２７ａに対応付けて、固定ネジ２８が締結されるネジ穴２９が切られている必要がある。
なお、ここで述べたようにパワーモジュール１の封止樹脂２を外部冷却体２３にネジ止めする場合には、このネジによってパワーモジュール１が外部冷却体２３にしっかりと固定されるため、必ずしも、パワーモジュール１の導体膜１１と外部冷却体２３の凸部２３ａとをはんだ付けする必要はない。したがって、はんだ２５に代えて、高熱伝導グリース、高熱伝導シート等を、パワーモジュール１の導体膜１１と外部冷却体２３の凸部２３ａとの間に介在させることによって、パワー素子と外部冷却体２３との間の低熱抵抗化を図るようにしてもよい。
以上においては、本実施の形態に係るパワーモジュール１の外部冷却体として、ストレート型のフィン部２３Ｂを有する外部冷却体２３を例に挙げたが、本実施の形態に係るパワーモジュール１は、ストレート型以外の形状のフィン部を有する外部冷却体への装着、ヒートパイプが内蔵された外部冷却体への装着も可能である。例えば、冷却媒体を通過させる流路が内部に形成されたフィン部２３Ｂを有する外部冷却体に装着する場合には、図２５(ｂ)に示すように、冷却媒体を通過させる流路３７が内部に形成されたフィン部２３Ｂを挟んで両側にパワーモジュール装着部２３Ａを設けてもよい。このような冷却体によれば、片側にだけパワーモジュール装着部を複数有する冷却体と同じだけのパワーモジュールを、より小さなサイズで装着可能とすることができる。このため、システムを小形化できる。同様に、ヒートパイプが内蔵された外部冷却体に装着する場合にも、図２５(ａ)に示すように、ヒートパイプ６５が内蔵された外部冷却体２３の両側にパワーモジュール装着部２３Ａを形成することができる。
つぎに、以上説明したパワーモジュール１が実装されたシステムについて説明する。ここでは、図１８に示す等価回路を実現するインバータモジュールを有する３相インバータを例として挙げる。
本実施の形態に係るインバータは、図１９(ｂ)に示すように、インバータモジュール、インバータモジュールに取り付けられたケース６０、ケース６０の上面に取り付けられたプリント配線板５４、プリント配線板５４に搭載された制御用マイコンその他の表面実装部品５７,５８、を有している。
インバータモジュールは、図１９(ａ)に示すように、外部冷却体２３、制御用マイコンに外部ゲート電極５が接続された６個のパワーモジュール１、モータ等の負荷が接続される３つの出力端子Ｕ,Ｖ,Ｗ、電源に接続される２つの電源端子Ｐ,Ｎを有している。外部冷却体２３は、ケース６０内側において３つずつ２列に並んだ６個のパワーモジュール装着部２３Ａ、パワーモジュール装着部２３Ａの列に沿った流体路２３ｂで供給口６２から排出口６３へ冷媒を導く２列のフィン部２３Ｂを有している。６個のパワーモジュール１は、２列のパワーモジュール装着部２３Ａのうちのいずれかパワーモジュール装着部２３Ａの凸部２３ａにはんだ付けされている。このため、６個のパワーモジュール１は、３個ずつ、２列に配列されている。このような状態において、一方の列のパワーモジュール１の外部エミッタ４の接続端部と、他方の列のパワーモジュール１の外部コレクタ３の接続端部とが、所定の間隔をおいて向き合っている。すなわち、共通の出力端子Ｕ,Ｖ,Ｗに接続されるべき外部端子の接続端部同士が、所定の間隔をおいて向き合っている。また、一方の列の全パワーモジュール１の外部コレクタ３の接続端部が一列に並び、他方の列の全パワーモジュール１の外部エミッタ４の接続端部が一列に並んでいる。すなわち、共通の電源端子Ｐ,Ｎに接続されるべき外部端子の接続端部が一列に並んでいる。このため、配線インダクタンスの小さい簡単な結線構造で、図１８の等価回路を実現することができる。なお、ここでは、単体のパワーモジュールを複数用いてインバータモジュールを構成しているが、各列を構成する複数のパワーモジュールに代わりに、一列分のパワーモジュールを一体化したモジュール(図１０等参照)を用いてもよい。
このようなことは、変更例４に係る構造のパワーモジュールを用いた場合についても同様に言えることである。例えば、図２１に示すように、一方の列(上アーム)に、外部エミッタ端子４の接続端部だけが外部コレクタ端子３と逆向きのパワーモジュールを３つ用いた場合には、他方の列(下アーム)に、外部エミッタ端子４の接続端部および外部ゲート端子５の接続端部(ここではさらに補助エミッタ端子４'の接続端部も)が外部コレクタ端子３と逆方向のパワーモジュールを３つ用いれば、共通の出力端子Ｕ,Ｖ,Ｗに接続されるべき外部端子の接続端部同士を、上アームと下アームとの間で重ね合わせることができる。また、共通の電源端子Ｐ,Ｎに接続されるべき外部端子の接続端部を、上下両サイドに一列に並べることができる。したがって、この場合にも同様に、簡単な結線構造で、図１８の等価回路を実現することができる。なお、この場合には、インバータ小型化の観点から、上下アームの両端を揃えたときに上アームのパワーモジュールの外部エミッタ端子４と下アームのパワーモジュールの外部コレクタ端子３とが重なり合うようにすることが望ましい。
このような構造のインバータは、隙間等、奥行きは深いが間隔の狭い空間への設置に適しているが、奥行きの浅い空間等への設置には不向きである。したがって、奥行きの浅い空間等への設置の要請がある場合等には、インバータモジュールを、図２２に示すような構造にすることが望ましい。
このインバータモジュールは、図２２(ａ)に示すように、一方の側から外部端子２,３,４が外部に突き出すように複数のパワーモジュール１を挟み込んだ１対の外部冷却体２３を有している。この１対の外部冷却体２３は、複数のパワーモジュール１を挟み込んだ状態でネジ４０または溶接で固定されているが、それぞれの外部冷却体２３の対向面には、図２３に示すように、複数のパワーモジュール１の封止樹脂２が一列に並んで収容される、断面Ｌ字形の凹部１８が形成されている。この凹部１８の底面には、図２２(ｂ)に示すように、パワーモジュール１の導体膜１１の露出面１１ａとこれを囲む樹脂端部２ａとによって形成された凹部にはまり込む複数の凸部２３Ａが一列に形成されており、これらの凸部の上面に、それぞれ、パワーモジュール１が、外部端子３,４,５を所定の方向に向けてはんだ付けされている。このような一対の外部冷却体２３の対向面同士を重ね合わせたことによって、図２２(ａ)に示すように、一方の外部冷却体２３側のパワーモジュール１の外部エミッタ端子４と、他方の外部冷却体２３側のパワーモジュール１の外部コレクタ端子３とが向い合っている。すなわち、共通の出力端子Ｕ,Ｖ,Ｗに接続されるベき外部端子３,４同士が対向している。このため、共通の出力端子Ｕ,Ｖ,Ｗに接続されるベき外部端子３,４間にその出力端子を挟み込み、それらを１組のボルトとナット３２とで固定するだけでよい。
ただし、このような構造としたことによって、図２２(ａ)に示すように、互いに逆極性の電源Ｐ,Ｎに接続される外部端子も向い合ってしまう場合には、それらの外部端子間に遮蔽シートを介在させておく必要がある。
なお、ここで用いた１対の外部冷却体２３は、互いにネジ４０または溶接で固定されているが、必ずしも、このようする必要はない。例えば、個々の外部冷却体２３を取付け筐体３４にネジ３６で固定する、個々の外部冷却体２３を冷却媒体供給装置に固定する等によって、１対の外部冷却体２３の重なり合った状態が維持されるようにしてもよい。
また、ここで用いる外部冷却体２３のフィン部の形状に制限はないが、図２２(ｂ)に示したように、一方から他方へ冷却媒体を導く流路３７を内部に有するフィン部２３Ａを使用する場合には、フィン部２３Ａを直接取り付け筐体３４にネジ３６で固定し、図２４に示したように、ストレート型のフィン部２３Ａを用いる場合には、外部端子３,４,５側への冷却媒体漏洩を防ぐＯリング３５を介して、フィン部２３Ａを取り付け筐体３４にネジ３６で固定する、というように、フィン部２３３Ｂの形状に応じて、取付け筐体３４への取付け方法を変えることが望ましい。
ところで、３相インバータのＩＧＢＴのコレクタ−エミッタ間には、断続的な電流による跳上り電圧(−Ｌｄｉ／ｄｔ)が直流電圧に重畳する。これを除去するため、図２６に示すように、直流リアクトル、平滑コンデンサ４１がインバータモジュールに付加されることが多い。本実施の形態に係るパワーモジュール１が搭載されたインバータモジュールにも、もちろん、そのような平滑コンデンサ等を接続可能である。一例として、図２５(ｂ)に示した外部冷却体２３の両側に、変更例６に係る３連パワーモジュール１(図１０参照)が取り付けられたインバータモジュールにコンデンサを接続した場合のインバータ構成例を図２７および図２８に示す。
図２７(ａ)(ｂ)に示すように、このインバータは、インバータモジュール、平滑コンデンサ４１、インバータモジュールおよび平滑コンデンサ４１が固定されたケース５５、プリント配線板５４、インバータモジュールに力が加わらないようにプリント基板５４とケース５５の底面との間隔を維持する補強棒５６、プリント配線板５４に搭載された制御用マイコンその他の表面実装部品５７,５８、を有している。また、これらに加えて、出力端子に取り付けられた電流センサをさらに有していることもある。
ここで用いるインバータモジュールにおいては、図２８(ｂ)に示すように、上アーム(図中左側の３連パワーモジュール１)のエミッタ端子４と下アーム(図中右側の３連パワーモジュール)のコレクタ端子３とがそれぞれ短絡棒４９で短絡されている。そして、各短絡棒４９の一端部に、それぞれ、出力配線Ｕ,Ｖ,Ｗ(ここでは、出力端子Ｗのみ図示)が接続されている。また、各パワーモジュール１の補助エミッタ端子４'および外部ゲート端子５は、一方の電源端子Ｐにあけられた貫通穴５２を通過し、プリント基板５４のスルーホールにはんだ付け、または、プリント基板５４に設けられたコネクタへ挿入されている。
また、ここで用いるインバータモジュールの２つの電源端子Ｐ,Ｎは、板状であり、絶縁板４８を挟んで絶縁状態を維持しながら密着している。このような配置することによって、流入電流と流出電流とがほぼ逆向きとなるため、相互インダクタンスの効果によって配線インダクタンスを低減することができる。このため、保償回路(スナバ回路)を省略することも可能である。
そして、図２８(ａ)(ｂ)に示すように、２枚の電源端子のうち、一方の電源端子Ｐは、平滑コンデンサ４１の一方の端子４３に直接ネジ４４で固定され、他方の電源端子Ｎは、コンデンサ４１の他方の端子４６に直接ネジ４７で固定されている。このような接続構造とすることによって、平滑コンデンサと各ＩＧＢＴとの間の配線の長さを短縮化し、その断面積を大きくすることができる。これにより、配線インダクタンスおよび直流抵抗が抑制される。
このように、配線構造の改善を図ることができる。
なお、以上においては、説明の便宜上、インバータには、上述したパワーモジュールのいずれか１種類を用いているが、上述したパワーモジュールの他の種類を用いてもよい。例えば、図２７および図２８に示したインバータには、変更例６に係る３連パワーモジュールを使用しているが、上述した他種パワーモジュールを使用してもよい。
１…パワーモジュール、２…封止樹脂、２ａ…封止樹脂の端部、３…コレクタ端子、４…エミッタ端子、４'……補助エミッタ端子、５…ゲート端子、７…セラミック基板、８…コレクタ電極、９…エミッタ電極、１０…ゲート電極、１１…導電膜、１１ａ…導体膜の露出部、１３,１４…パワー素子、２３……冷却体、２６…はんだ層の厚さ調整用突起、２７…取付け部、３０…遮蔽板、３１…連結部

Claims (11)

  1. スイッチング動作により直流電流を交流電流に変換する第１パワー素子を有する第１パワーモジュールと、
    スイッチング動作により直流電流を交流電流に変換する第２パワー素子を有する第２パワーモジュールと、
    冷却冷媒を流す流路を形成した冷却体と、を備え、
    前記第１パワーモジュールは、前記第１パワー素子の一方の電極と接続される第１配線と、前記第１パワー素子の他方の電極と接続される第２配線と、前記第１パワー素子を封止する第１樹脂封止材と、を有し、
    前記第２パワーモジュールは、前記第２パワー素子の一方の電極と接続されるとともに前記第１配線及び前記第２配線とは分離して設けられる第３配線と、前記第２パワー素子の他方の電極と接続されるとともに前記第１配線及び前記第２配線とは分離して設けられる第４配線と、前記第２パワー素子を封止するとともに前記第１樹脂封止材と分離して設けられる第２樹脂封止材と、を有し、
    前記第１配線は、前記第１パワー素子が配置された側の面とは反対側に前記第１樹脂封止材から露出する第１露出面を有し、
    前記第２配線は、前記第１パワー素子が配置された側の面とは反対側に前記第１樹脂封止材から露出する第２露出面を有し、
    前記第３配線は、前記第２パワー素子が配置された側の面とは反対側に前記第２樹脂封止材から露出する第３露出面を有し、
    前記第４配線は、前記第２パワー素子が配置された側の面とは反対側に前記第２樹脂封止材から露出する第４露出面を有し、
    前記冷却体は、前記第１露出面と対向する領域と前記第３露出面と対向する領域をそれぞれ有する第１冷却体と、前記第１パワーモジュール及び前記第２パワーモジュールを挟んで前記第１冷却体と対向するとともに前記第２露出面と対向する領域と前記第４露出面と対向する領域をそれぞれ有する第２冷却体と、
    前記第１配線の側部は、前記第１露出面の面積が当該第１配線の外縁部を含む前記第１露出面に平行な面方向における断面積よりも小さくなるように形成され、
    前記第２配線の側部は、前記第２露出面の面積が当該第２配線の外縁部を含む前記第２露出面に平行な面方向における断面積よりも小さくなるように形成され、
    前記第３配線の側部は、前記第３露出面の面積が当該第３配線の外縁部を含む前記第３露出面に平行な面方向における断面積よりも小さくなるように形成され、
    前記第４配線の側部は、前記第４露出面の面積が前記第４配線の外縁部を含む前記第４露出面に平行な面方向における断面積よりも小さくなるように形成され、
    前記第１樹脂封止材は、前記第１配線の側部及び前記第２配線の側部を覆って形成され、
    前記第２樹脂封止材は、前記第３配線の側部及び前記第４配線の側部を覆って形成されるインバータ。
  2. スイッチング動作により直流電流を交流電流に変換する第１パワー素子を有する第１パワーモジュールと、
    スイッチング動作により直流電流を交流電流に変換する第２パワー素子を有する第２パワーモジュールと、
    冷却冷媒を流す流路を形成した冷却体と、を備え、
    前記第１パワーモジュールは、前記第１パワー素子の一方の電極と接続される第１配線と、前記第１パワー素子の他方の電極と接続される第２配線と、前記第１パワー素子を封止する第１樹脂封止材と、を有し、
    前記第２パワーモジュールは、前記第２パワー素子の一方の電極と接続されるとともに前記第１配線及び前記第２配線とは分離して設けられる第３配線と、前記第２パワー素子の他方の電極と接続されるとともに前記第１配線及び前記第２配線とは分離して設けられる第４配線と、前記第２パワー素子を封止するとともに前記第１樹脂封止材と分離して設けられる第２樹脂封止材と、を有し、
    前記冷却体は、前記第１配線と対向する領域と前記第３配線と対向する領域をそれぞれ有する第１冷却体と、前記第１パワーモジュール及び前記第２パワーモジュールを挟んで前記第１冷却体と対向するとともに前記第２配線と対向する領域と前記第４配線と対向する領域をそれぞれ有する第２冷却体と、
    前記第１配線の側部は、前記第１パワー素子が配置された側の面とは反対側の面の面積が当該第１配線の外縁部を含む前記反対側の面の最表面に平行な面方向における断面積よりも小さくなるように形成され、
    前記第２配線の側部は、前記第１パワー素子が配置された側の面とは反対側の面の面積が当該第２配線の外縁部を含む前記反対側の面の最表面に平行な面方向における断面積よりも小さくなるように形成され、
    前記第３配線の側部は、前記第２パワー素子が配置された側の面とは反対側の面の面積が当該第３配線の外縁部を含む前記反対側の面の最表面に平行な面方向における断面積よりも小さくなるように形成され、
    前記第４配線の側部は、前記第２パワー素子が配置された側の面とは反対側の面の面積が前記第４配線の外縁部を含む前記反対側の面の最表面に平行な面方向における断面積よりも小さくなるように形成され、
    前記第１樹脂封止材は、前記第１配線の側部及び前記第２配線の側部を覆って形成され、
    前記第２樹脂封止材は、前記第３配線の側部及び前記第４配線の側部を覆って形成されるインバータ。
  3. 請求項１又は２に記載されたいずれかのインバータであって、
    前記複数のパワーモジュールは、前記直流電流を伝達する端子をそれぞれ有し、
    前記樹脂封止材は、前記第１配線と前記第２配線に挟まれた空間よりも外部に突出して形成された突出部を形成し、
    前記端子は、前記樹脂封止材の前記突出部を介して当該樹脂封止材の外部へ突出するインバータ。
  4. 請求項１ないし３に記載されたいずれかのインバータであって、
    前記第１配線は、前記パワー素子を実装する第１導体膜と、前記第１導体膜を保持するセラミック製の第１基板と、前記第１基板を挟んで前記第１導体膜とは反対側に形成される第２導体膜とを有し、
    前記第２配線は、前記パワー素子を実装する第３導体膜と、前記第３導体膜を保持するセラミック製の第２基板と、前記第１基板を挟んで前記第３導体膜とは反対側に形成される第４導体膜とを有するインバータ。
  5. 請求項４に記載されたインバータであって、
    前記第１配線の第２導体膜は、はんだを介して前記第１冷却体と接続され、
    前記第２配線の第４導体膜は、はんだを介して前記第２冷却体と接続されるインバータ。
  6. 請求項１ないし５に記載されたいずれかのインバータであって、
    前記直流電流を平滑化する平滑コンデンサを備え、
    前記平滑コンデンサと前記パワーモジュールとを電気的に接続する電源端子と、
    前記冷却体は、前記平滑コンデンサの側部に配置され、
    前記電源端子は、前記平滑コンデンサ側から前記冷却体の上部まで延ばされ、かつ板状の正極側電源端子及び板状の負極側電源端子により構成され、さらに当該正極側電源端子と当該負極側電源端子との間に挟まれる絶縁部材を有するインバータ。
  7. 請求項６に記載されたインバータであって、
    前記電源端子は、前記平滑コンデンサと直接接続されるインバータ。
  8. 請求項６又は７に記載されたいずれかのインバータであって、
    前記パワーモジュールを駆動するためのプリント配線板を備え、
    前記プリント配線板は、前記冷却体及び前記パワーモジュールと対向する位置に配置されるインバータ。
  9. 請求項８に記載されたインバータであって、
    前記冷却体及び前記パワーモジュールを収納するケースと、
    前記プリント配線板を前記ケースに支持するための補強部材と、を有するインバータ。
  10. 請求項１ないし９に記載されたいずれかのインバータであって、
    前記第１パワーモジュールは、前記第１パワー素子に前記直流電流を伝達する第１コレクタ端子と、前記第１パワー素子にゲート信号を伝達する第１ゲート端子と、を有し、
    前記第１コレクタ端子は、前記第１冷却体と前記第２冷却体に挟まれた空間から突出し、
    前記第１ゲート端子は、前記第１冷却体と前記第２冷却体に挟まれた空間から突出するとともに前記第１コレクタ端子の突出方向とは反対方向に突出するインバータ。
  11. 請求項１０に記載されたインバータであって、
    前記第２パワーモジュールは、前記第２パワー素子に前記直流電流を伝達する第２コレクタ端子と、前記第２パワー素子にゲート信号を伝達する第２ゲート端子と、を有し、
    前記第２コレクタ端子は、前記第１冷却体と前記第２冷却体に挟まれた空間から突出するとともに前記第１コレクタ端子の突出方向と平行に突出し、
    前記第２ゲート端子は、前記第１冷却体と前記第２冷却体に挟まれた空間から突出するとともに前記第２コレクタ端子の突出方向とは反対方向に突出するインバータ。
JP2009192710A 2009-08-24 2009-08-24 インバータ Expired - Lifetime JP5017332B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009192710A JP5017332B2 (ja) 2009-08-24 2009-08-24 インバータ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009192710A JP5017332B2 (ja) 2009-08-24 2009-08-24 インバータ

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2006299816A Division JP4403166B2 (ja) 2006-11-06 2006-11-06 パワーモジュールおよび電力変換装置

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP2011114279A Division JP5188602B2 (ja) 2011-05-23 2011-05-23 インバータ
JP2011114278A Division JP5202685B2 (ja) 2011-05-23 2011-05-23 インバータ

Publications (3)

Publication Number Publication Date
JP2009278134A JP2009278134A (ja) 2009-11-26
JP2009278134A5 JP2009278134A5 (ja) 2011-07-07
JP5017332B2 true JP5017332B2 (ja) 2012-09-05

Family

ID=41443198

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009192710A Expired - Lifetime JP5017332B2 (ja) 2009-08-24 2009-08-24 インバータ

Country Status (1)

Country Link
JP (1) JP5017332B2 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2951375B2 (ja) * 1990-07-31 1999-09-20 古河電気工業株式会社 低風騒音低コロナ騒音架空電線
JP5327646B2 (ja) 2009-06-24 2013-10-30 株式会社デンソー 電子回路内蔵型モータ
CN109194153A (zh) 2010-11-02 2019-01-11 三菱电机株式会社 电动式动力转向用电源模块及使用其的电动式动力转向驱动控制装置
WO2012073306A1 (ja) 2010-11-29 2012-06-07 トヨタ自動車株式会社 パワーモジュール
CN103354971B (zh) * 2011-02-10 2016-01-20 三菱电机株式会社 功率转换装置
JP2013232445A (ja) * 2012-04-27 2013-11-14 Toshiba Corp 半導体装置
DE102015104990B4 (de) 2015-03-31 2020-06-04 Infineon Technologies Austria Ag Verbindungshalbleitervorrichtung mit einem Abtastlead
JP6308978B2 (ja) * 2015-06-16 2018-04-11 三菱電機株式会社 半導体装置
KR101663558B1 (ko) * 2016-05-23 2016-10-07 제엠제코(주) 패키지 파괴 방지 구조를 갖는 반도체 칩 패키지
US11482479B2 (en) 2017-04-24 2022-10-25 Rohm Co., Ltd. Semiconductor device
JP7484156B2 (ja) * 2019-12-18 2024-05-16 富士電機株式会社 半導体装置
JP7026861B1 (ja) * 2021-05-11 2022-02-28 三菱電機株式会社 半導体装置及び電力変換装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2667510B2 (ja) * 1989-05-20 1997-10-27 株式会社日立製作所 半導体装置およびこれを用いた電子装置
JPH03191553A (ja) * 1989-12-20 1991-08-21 Hitachi Ltd 半導体装置およびその製造方法
JPH07231071A (ja) * 1994-02-16 1995-08-29 Toshiba Corp 半導体モジュール
JP3879150B2 (ja) * 1996-08-12 2007-02-07 株式会社デンソー 半導体装置
JP3550970B2 (ja) * 1997-09-19 2004-08-04 株式会社日立製作所 電力変換装置並びに多層積層導体と電気部品接続体
JP3903681B2 (ja) * 1999-03-11 2007-04-11 三菱マテリアル株式会社 半導体装置
JP4100483B2 (ja) * 1999-08-25 2008-06-11 日本インター株式会社 複合半導体装置及びその製造方法
JP3529675B2 (ja) * 1999-09-03 2004-05-24 株式会社東芝 半導体装置及びインバータ装置
JP3525832B2 (ja) * 1999-11-24 2004-05-10 株式会社デンソー 半導体装置

Also Published As

Publication number Publication date
JP2009278134A (ja) 2009-11-26

Similar Documents

Publication Publication Date Title
JP3910383B2 (ja) パワーモジュールおよびインバータ
JP5017332B2 (ja) インバータ
US6642576B1 (en) Power semiconductor device having layered structure of power semiconductor elements and terminal members
US10396056B2 (en) Semiconductor device and semiconductor device fabrication method
US9831160B2 (en) Semiconductor device
US9837338B2 (en) Semiconductor module with mounting case and method for manufacturing the same
US20140367736A1 (en) Semiconductor device and method for manufacturing semiconductor device
JP5930070B2 (ja) 半導体装置
JP5895220B2 (ja) 半導体装置の製造方法
JP5409889B2 (ja) インバータ
JP4403166B2 (ja) パワーモジュールおよび電力変換装置
JP5188602B2 (ja) インバータ
JP6948855B2 (ja) パワー半導体装置及びそれを用いた電力変換装置
US10373919B2 (en) Semiconductor device and method of manufacturing semiconductor device
JP2004303854A (ja) 半導体装置
JP2017054855A (ja) 半導体装置、及び半導体パッケージ
JP5202685B2 (ja) インバータ
JP7392319B2 (ja) 半導体装置
US10903138B2 (en) Semiconductor device and method of manufacturing the same
US20240021496A1 (en) Semiconductor device
JP4258391B2 (ja) 半導体装置
US11658231B2 (en) Semiconductor device
US20230096381A1 (en) Semiconductor device and method for manufacturing semiconductor device
JP4246598B2 (ja) 電力用半導体装置
JP2022162190A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090907

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110523

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111129

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120221

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120419

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120515

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120611

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150615

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 5017332

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150615

Year of fee payment: 3

EXPY Cancellation because of completion of term