CN103430307A - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN103430307A
CN103430307A CN2012800113422A CN201280011342A CN103430307A CN 103430307 A CN103430307 A CN 103430307A CN 2012800113422 A CN2012800113422 A CN 2012800113422A CN 201280011342 A CN201280011342 A CN 201280011342A CN 103430307 A CN103430307 A CN 103430307A
Authority
CN
China
Prior art keywords
lead
wire
semiconductor device
connection terminals
module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012800113422A
Other languages
English (en)
Other versions
CN103430307B (zh
Inventor
南尾匡纪
田中淳也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN103430307A publication Critical patent/CN103430307A/zh
Application granted granted Critical
Publication of CN103430307B publication Critical patent/CN103430307B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/63—Connectors not provided for in any of the groups H01L24/10 - H01L24/50 and subgroups; Manufacturing methods related thereto
    • H01L24/65—Structure, shape, material or disposition of the connectors prior to the connecting process
    • H01L24/66—Structure, shape, material or disposition of the connectors prior to the connecting process of an individual connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/162—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits the devices being mounted on two or more different substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/165—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45014—Ribbon connectors, e.g. rectangular cross-section
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10166—Transistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/306—Lead-in-hole components, e.g. affixing or retention before soldering, spacing means

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Inverter Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

半导体装置包括外包装体（1）、块模块（2）、以及对功率半导体元件（11a）进行控制的控制基板（3）。块模块（2）内置有功率半导体元件（11a），并引出有第二引线（4b）以及第一引线（4a）。外包装体（1）具有与所放置的块模块（2）的第一引线（4a）相抵接的外部连接端子（6a），第二引线（4b）与控制基板（3）相连，第一引线（4a）与外部连接端子（6a）接合。

Description

半导体装置及其制造方法
技术领域
本发明涉及半导体装置及其制造方法。本发明尤其涉及在功率器件或逆变器等电力转换用途中所使用的半导体装置。
背景技术
在太阳能发电***的功率调节器或电动机的旋转控制中使用了半导体装置（功率器件）。在该半导体装置中，为了减少安装面积，缩短半导体元件之间的距离从而提高性能，并降低用户侧的设计负担，将多个功率器件收纳到一个封装中从而模块化的产品（单个封装后的半导体装置）正在增加（例如，参照专利文献1～3）。
单个封装后的半导体装置称为功率模块。在该功率模块中内置有多个进行开关的IGBT（insulated gate bipolar transistor：绝缘栅双极晶体管）或MOSFET（Metal-Oxide-Semiconductor Field Effect Transistor：金属-氧化物-半导体场效应晶体管）那样的功率半导体元件。特别将通过进一步内置对该功率半导体元件进行驱动的多个驱动元件以及多个无源元件、从而具有功率半导体的驱动及保护功能的功率模块称为IPM（Intelligent PowerModule：智能功率模块），并已进入市场。
如图22所示，现有的半导体装置使用嵌入成形有金属端子101的树脂壳体102。以Cu为主要材料的金属板103通过粘接剂104安装在该树脂壳体102的下表面。
绝缘基板105通过焊料106a接合在金属板103上，该绝缘基板105具有将Cu箔贴附在陶瓷的表面和背面后得到的布线图案。作为陶瓷，例如有氧化铝（Al2O3）或氮化铝（AlN）。
IGBT或回流二极管等功率半导体元件107通过焊料106b接合在绝缘基板105上。形成于功率半导体元件107表面的电极与树脂壳体102的中继电极108之间通过铝线109进行连接。
功率半导体元件107的正上方配置有控制基板112。控制基板112上安装有对功率半导体元件107等进行控制的控制元件110以及电容器或电阻等无源元器件111。通过将中继电极108***到控制基板112的销孔115中，来使功率半导体元件107与控制元件110电连接。
此外，在这些功率半导体元件107的周边，为了保护其免受外部环境的影响，在树脂壳体102的凹部114中填充并密封有硅凝胶113。
现有技术文献
专利文献
专利文献1：日本专利特开2003－243609号公报
专利文献2：日本专利第4177571号公报
专利文献3：日本专利第4108909号公报
发明内容
发明所要解决的技术问题
然而，为了制造现有的半导体装置，需要进行多道工序。具体而言，需要实施以下一系列的组装工序：即，制造具有顾客所要求的形状的金属端子101的树脂壳体102，并将该树脂壳体102与安装有功率半导体元件107的金属板103接合，之后利用铝线109将形成于功率半导体元件107表面的电极与树脂壳体102的中继电极108之间连接起来，并对树脂壳体102一侧的中继电极108和控制基板112进行电连接。
此外，在现有的半导体装置中，需要将位于树脂壳体102的凹部114中的多个中继电极108分别***到控制基板112的销孔115中，因而组装的操作性可能会变差。
为此，本发明的目的在于提供一种能实现高生产性的结构的半导体装置及其制造方法。
解决技术问题所采用的技术方案
用于解决上述问题的本发明的半导体装置的特征在于，包括：块模块，该块模块内置有功率半导体元件，并引出有第一引线以及第二引线；控制基板，该控制基板控制所述功率半导体元件；以及外包装体，该外包装体具有与所放置的所述块模块的所述第一引线相抵接的外部连接端子，所述第二引线与所述控制基板相连，所述第一引线与所述外部连接端子接合。
此外，用于解决上述问题的本发明的半导体装置的制造方法的特征在于，准备块模块，该块模块内置有功率半导体元件，并引出有第一引线和第二引线，将所述块模块安装到所述控制基板上，并使所述第二引线与所述控制基板相连从而形成安装结构体，以使所述第一引线与外包装体的外部连接端子重叠的方式对所述安装结构体和所述外包装体进行位置对准，并在该状态下对所述第一引线与所述外部连接端子的抵接面进行接合。
发明的效果
根据本发明，能提供一种具有与现有结构相比能实现高生产性的结构的半导体装置及其制造方法。
附图说明
图1是本发明实施方式1中的半导体装置的剖视图。
图2是表示本发明实施方式1中的半导体装置的使用状态的电路图。
图3是本发明实施方式1中的外包装壳体的俯视图。
图4是本发明实施方式1中的外包装壳体的立体图。
图5(a)～图5(g)是表示本发明实施方式1中的半导体装置的制造方法的工序图。
图6(a)、图6(b)是本发明实施方式1中的半导体装置所使用的块模块的立体图。
图7是本发明实施方式1中的半导体装置所使用的安装结构体的立体图。
图8是本发明实施方式1中的半导体装置的俯视图。
图9是本发明实施方式1中的半导体装置的仰视图。
图10是本发明实施方式1的变形例的俯视图。
图11是本发明实施方式2中的半导体装置所使用的安装结构体的主要部分剖视图。
图12是本发明实施方式3中的半导体装置所使用的安装结构体的主要部分剖视图。
图13是本发明实施方式4中的半导体装置的剖视图。
图14(a)～图14(c)是表示本发明实施方式4中的半导体装置的制造方法的工序图。
图15是表示本发明实施方式4中的半导体装置的制造方法的其它示例的剖视图。
图16(a)～图16(c)是表示本发明实施方式5中的半导体装置的制造方法的工序图。
图17(a)、图17(b)是表示本发明实施方式6中的半导体装置的制造方法的、实施例1的主要部分放大剖视图。
图18(a)、图18(b)是表示本发明实施方式6中的半导体装置的制造方法的、实施例2的主要部分放大剖视图。
图19(a)、图19(b)是表示本发明实施方式6中的半导体装置的制造方法的、实施例3的主要部分放大剖视图。
图20是本发明实施方式7中的半导体装置的分解立体图。
图21是本发明实施方式7中的半导体装置的块模块的放大立体图。
图22是表示现有技术中的半导体装置的剖面结构的示意图。
具体实施方式
下面，基于各实施方式，对本发明的半导体装置及其制造方法进行说明。本发明的半导体装置例如为功率器件或功率模块。
另外，在以下的说明中，对相同的结构附加相同标号，适当地省略说明。
此外，虽然对使用IGBT作为开关元件的半导体装置进行说明，但本发明并不限于IGBT，也能适用于使用其它功率晶体管的半导体装置。
（实施方式1）
利用图1～图10对本发明实施方式1的半导体装置及其制造方法进行说明。另外，在图1～图10中，为了明确各图的对应关系，适当图示了X方向、Y方向。
图1是表示使用实施方式1的制造方法制造出的半导体装置100的结构的剖视图。
图1中，半导体装置100通过对外包装壳体1、块模块2以及控制基板3进行组装而构成。
外包装壳体1是外包装体的一个例子，由树脂构成。作为构成外包装壳体1的树脂，例如可以使用传递模塑（transfer molding）用的热固化性的环氧树脂。外包装壳体1的凹部19上形成有开口20。开口20的周围形成有薄壁部48。该外包装壳体1具有一端在凹部19的底部露出的外部连接端子6a。外部连接端子6a嵌入成形在外包装壳体1上。
块模块2内置有功率半导体元件11a、引线框4、铝线14、绝缘层16以及散热板17。从块模块2中引出有第一引线4a、第二引线4b。第一引线4a为功率***输入输出引线。第二引线4b为控制信号输入引线。如图6(b)所示，第二引线4b从块模块2向上方垂直弯曲并引出。第一引线4a从块模块2水平地引出。第一引线4a与第二引线4b为引线框4的一部分。
控制基板3上安装有控制元件8和无源元器件9，来构建控制信号产生用的电路。无源元器件9例如为电阻或电容器等。如图7所示，控制基板3中形成有通孔18和贯通孔38。
第二引线4b在***到控制基板3的通孔18中的状态下、通过焊接等与控制基板3电接合。该第二引线4b的形状是朝离开块模块2的方向弯曲的形状。第二引线4b的中途形成有突起7。该突起7与控制基板3的背面卡合，来限制块模块2与控制基板3的位置关系，从而在块模块2与控制基板3之间构成规定的间隔。
第一引线4a通过在与外部连接端子6a的露出面重叠的状态下进行铆接处理，来与外部连接端子6a电接合。
将第一引线4a与外部连接端子6a进行了电连接的状态下的块模块2的底面2aa略微向外包装壳体1的底面1a的外部突出。块模块2的底面2aa的突出量t为t=0.1mm左右。
在图1所示的本实施方式1的半导体装置100中，未在其凹部19填充图22所示的硅凝胶113等。因此，在通过突起7保持有间隔的块模块2与控制基板3之间形成了空气层21。此外，可能会在凹部19的上部开口安装虚拟线所示的盖32。
在本实施方式1的半导体装置100中，通过经由第二引线4b从控制基板3向块模块2的功率半导体元件11a的栅极端子提供控制信号，从而对功率半导体元件11a的源极端子-漏极端子间的导通-截止进行控制。
图2是表示本发明实施方式1的半导体装置100的使用状态的电路图。图2中示出了半导体装置100对具有绕组L1、L2、L3的负载33进行运行的情况。对于本实施方式1的半导体装置100，如图2所示，作为一例，使用三相用的半导体装置来进行说明。
图3表示外包装壳体1的俯视图，图4表示外包装壳体1的立体图。图3、图4中仅图示了外包装壳体1。
图2中，三相用的半导体装置的块模块2由三个块模块2a、2b、2c构成。图2中，各块模块2a、2b、2c中构成有半桥电路，该半桥电路由两个IGBT的功率半导体元件11a、11a串联连接而成。各个块模块2a、2b、2c分别成为具有正极端子P、负极端子N、以及负载连接端子C的一个相的逆变器。各个块模块2a、2b、2c中设有二极管11b。
如图3、图4所示，在外包装壳体1的凹部19的底部设有与端子T1相连的负载连接端子C、与端子T2相连的负载连接端子C、与端子T3相连的负载连接端子C、与端子T4相连的三个正极端子P、以及与端子T5相连的三个负极端子N。负载连接端子C、正极端子P、负极端子N是外部连接端子6a的一个例子。在外包装壳体1的四个角的安装孔34的内侧***有金属制的环35来用于进行强化。各个外部连接端子6a（负载连接端子C、正极端子P、负极端子N）上设有凹部40。
本实施方式1的半导体装置100能够利用图5(a)～图5(g)所示的第一工序～第七工序来制造。以下，使用图5（ａ）～图5（ｇ）对本实施方式1的半导体装置100的制造工序进行说明。
首先，作为第一工序，如图5(a)所示，在引线框架4的表面装载功率半导体元件11a和二极管11b（未图示）。另外，利用铝线14将功率半导体元件11a的表面电极与引线框架4电接合。功率半导体元件11a与二极管11b反向并联连接。
作为引线框架4的材质，出于散热性的观点，优选使用热传导率良好的Cu。此外，作为使功率半导体元件11a、11a与引线框架4接合的接合材料，优选使用热传导性良好的材料。作为该接合材料，具体而言，使用Sn-Ag-Cu类焊料等金属类的热传导性良好的接合材料。对于铝线14的接合，由于在常温下不需要接合材料，因此优选利用超声波接合来进行接合。此外，由于功率半导体元件11a的源极电极中会流过几A（安培）～几百A（安培）的大电流，因此需要对多根铝线14进行接合来达到不会熔断的程度。铝线14并不一定要是图示那样的导线形状，也可以是箔状的铝带。此外，由于功率半导体元件11a的栅极电极中只流过比源极电极小的电流，因此电极面积较小。因此，栅极电极用的铝线14可以使用比源极电极用的铝线更细的形状。作为铝线14，例如可以使用150μｍ直径的铝线。
接着，作为第二工序，如图5(b)所示，使绝缘层16和散热板17粘接在引线框架4的背面上。即，散热板17经由引线框架4以及绝缘层16来与功率半导体元件11a进行热连接。绝缘层16是具有粘接性的层。在预先使绝缘层16与散热板17粘接并加工成所期望的形状后，使它们与引线框架4粘接。在使用热固化性的树脂作为绝缘层16的情况下，绝缘层16的被粘接体为散热板17和引线框架4这两个，因此在预先进行粘接时需要对粘接时的温度等条件进行调整，以防止树脂完全固化，导致粘接性丧失。作为该绝缘层16，优选使用兼具散热性和绝缘性的树脂。作为绝缘层16，例如可以使用氧化铝（Al2O3）或氮化硼（BN）等高热传导填料。
接着，作为第三工序，如图5(c)所示，利用树脂15对装载了功率半导体元件11a的引线框架4的周边进行密封，从而形成块模块2。利用树脂15的密封例如可以通过使用热固化性环氧树脂和密封金属模的传递模塑来进行。此时，在本实施方式1中，通过采用散热板17的背面与密封金属模接触的设计，使得在密封后，散热板17的背面向块模块2的外部露出。这是因为，若在密封时使树脂15覆盖散热板17的背面，则自功率半导体元件11a起的散热路径会被阻碍，导致热阻上升。此外，通过使用特殊形状的密封金属模，在块模块2的底部形成有槽37。图6(a)表示图5(c)的状态的块模块2。如图6(a)所示，第二引线4b的一端与块模块2的控制信号输入电路相连，并从块模块2引出。
接着，作为第四工序，如图5(d)所示，对第二引线4b进行向上方弯曲90°的成形处理，使其离开块模块2。通过对第二引线4b实施该成形处理，从而成为图6(b)所示的状态。
接着，作为第五工序，如图5(e)所示，制作在控制基板3上安装了三个块模块2的安装结构体36。具体而言，作为第五工序，将各块模块2的第二引线4b***到控制基板3的通孔18中，并利用焊接等方法来使第二引线4b与控制基板3之间电接合从而固定。由于在第二引线4b上形成有突起7，因此能够利用突起7来对控制基板3进行支承，使块模块2与控制基板3的间隔为规定的间隔。此外，若预先将第二引线4b的前端形成为锥形形状，则更容易***到通孔18中。由此制作而成的安装结构体36如图7所示。
接着，作为第六工序，如图5(f)所示，将安装结构体36***到外包装壳体1的凹部19中。通过使薄壁部48的前端与块模块2的槽37相抵接来对***到凹部19中的安装结构体36在Y方向（与块模块2的排列方向X正交的方向）上的位置进行定位。具体而言，通过使外包装壳体1的开口20周围的薄壁部48与形成在块模块2底部的槽37卡合来对***到凹部19中的安装结构体36在Y方向上的位置进行定位。这里，块模块2底部的槽37也可以利用上述的密封金属模来形成，还可以通过在密封后进行切削来形成。半导体装置100的仰视图如图9所示。此外，在图5(f)的状态下，如图8所示，各个块模块2（2a、2b、2c）的第一引线4a重叠在设置于外包装壳体1上的端子T1、T2、T3的外部连接端子6a（正极端子P、负极端子N、负载连接端子C）上。当半导体装置100为75A（安培）的规格时，第一引线4a的宽度d与外包装壳体1的外部连接端子6a的宽度D优选均为1mm～10mm，并且“ｄ≤Ｄ”）。
这里，如图7、图8所示，在本实施方式1中，对应于各个块模块2的第一引线4a与外部连接端子6a的各个重叠位置，预先在控制基板3中形成了多个贯通孔38。通过上述那样预先在控制基板3上形成贯通孔38，使得即使在构成本实施方式1的安装结构体36的状态下，也能对第一引线4a和外部连接端子6a进行接合处理（例如铆接处理）。这里，第一引线4a与外部连接端子6a的重叠位置是在XY平面上、第一引线4a与外部连接端子6a相重叠的位置。
接着，作为第七工序，如图5(g)所示，从控制基板3的贯通孔38向第一引线4a***作为接合工具的一个例子的铆接工具39，从而使第一引线4a与外部连接端子6a接合。利用铆接工具39分别对块模块2的第一引线4a和外包装壳体1的外部连接端子6a进行铆接处理来使其接合，从而电连接。
这里，在本实施方式1中，由于在外部连接端子6a上形成有凹部40，因此通过利用铆接工具39进行铆接处理来将第一引线4a的一部分压入到外部连接端子6a的凹部40中。因此，在本实施方式1中，第一引线4a与外部连接端子6a牢固接合。
通过上述第一工序～第七工序的组装工序，能够制造出图1所示的半导体装置100。
在本实施方式1中，将各块模块2的第二引线4b***到控制基板3的通孔18中、并利用焊接等方法来使第二引线4b与控制基板3之间电接合从而固定的操作可以在外包装壳体1的外部实施。因此，本实施方式1的半导体装置100的制造方法的操作较为容易，操作性良好。
另外，由于能够在制造中途的安装结构体36的状态下对本实施方式1的半导体装置100通电来进行动作检查，因此还能提高生产率。
此外，若能在安装结构体36的状态下进行动作检查，则能预先准备安装结构体36，而与向外包装壳体1的外部突出的端子T1～T5的形状无关。因此，能够预先准备多个及多种安装结构体36，并如单元结构那样组装到外包装壳体1上。具体而言，一旦决定了外包装壳体1的端子T1～T5的形状，则能利用图5(f)(g)的工序将预先准备的安装结构体36组装到外包装壳体1上。由此，在本实施方式1中，通过在半导体装置100的制造中途形成安装结构体36，从而能提高半导体装置100的生产性。
本实施方式1的半导体装置100通过组装到对象装置中来进行使用。对象装置是半导体装置100的组装对象的装置，例如是太阳能发电***、或家电、EV用电动机。例如，通过在使外包装壳体1的底面1a朝向对象装置的状态下、利用螺钉将外包装壳体1的四个角固定在对象装置的壳体或散热板上，从而将半导体装置100组装到对象装置中。此时，从外包装壳体1以突出量t突出的块模块2被对象装置向外包装壳体1的内侧压入，使得第一引线4a产生弹性形变或塑性形变。由于第一引线4a产生弹性形变或塑性形变，因而使得块模块2的散热板17与对象装置的壳体或散热板可靠地接触，从而能使热传导性较为良好。此时，若在对象装置的壳体或散热板与散热板17之间存在热传导性油脂或热传导性片材，则能进一步提高热传导性。
另外，在本实施方式1中，对根据铆接位置而将为了供铆接工具39***而形成在控制基板3中的贯通孔38单独形成在控制基板3上的示例进行了说明。然而，如图8中虚拟线所示那样，与相近的多个铆接位置对应地形成一个贯通孔41也能实现相同的效果。由于用一个贯通孔41来代替多个贯通孔38，因而控制基板3的刚性、弹性可能会降低，但能在形成贯通孔时省时省力。
此外，如图10所示那样，利用缺口42、43来构成这些用于供铆接工具39***的贯通孔38、41，也能实现同样的效果。
（实施方式2）
图11是本发明实施方式2的半导体装置所使用的安装结构体的主要部分剖视图。本实施方式2除了将上述实施方式1的安装结构体36替换为安装结构体56以外，其它内容与实施方式1相同，因此省略安装结构体56以外的说明。
对于上述实施方式1中的安装结构体36，将控制基板3安装在从块模块2引出并弯曲的第二引线4b的前端来构成。与此相对，本实施方式2的安装结构体56如图11所示，经由与第二引线4b电连接的J引线（J-leads）形状的中间构件44来使块模块2与控制基板3电连接。
通过使用本实施方式2的安装结构体56，能够在块模块2与控制基板3之间的间隙的位置变动较大时，利用中间构件44来吸收该位置变动。
（实施方式3）
图12是本发明实施方式3的半导体装置所使用的安装结构体的主要部分剖视图。本实施方式3除了将上述实施方式1的安装结构体36替换为安装结构体66以外，其它内容与实施方式1相同，因此省略安装结构体66以外的说明。
对于上述实施方式1中的安装结构体36，将控制基板3安装在从块模块2引出并弯曲的第二引线4b的前端来构成。与此相对，本实施方式3的安装结构体66如图12所示，经由与第二引线4b电连接的鸥翼（Gull wing）形状的中间构件45来使块模块2与控制基板3电连接。
通过使用实施方式3的安装结构体66，从而能在块模块2与控制基板3之间的间隙的变动较大时，利用中间构件44来吸收该变动，并能限制块模块2与控制基板3的相对位置。
（实施方式4）
利用图13、图14、图15对本发明实施方式4的半导体装置及其制造方法进行说明。
图13是表示使用本实施方式4的制造方法制造出的半导体装置的剖视图。
上述实施方式1中的外包装壳体1形成有凹部19，并且嵌入成形有外部连接端子6a来构成。与此相对，如图13所示，在本实施方式4中，外包装壳体51由具有外部连接端子6a的板状的基底部22、以及安装在该板状的基底部22上并将控制基板3等的周围包围起来的防护部23构成。也就是说，本实施方式4的外包装壳体51由两个构件（基底部22、防护部23）组合起来构成。由于块模块2和控制基板3的结构、以及块模块2与控制基板3的组装等与实施方式1相同，因此省略说明。
本实施方式4的半导体装置通过以下说明的第八工序～第十工序进行组装得到。
首先，作为第八工序，如图14(a)所示，在安装防护部23之前的基底部22的开口50上设置安装结构体36。此时，安装结构体36的第一引线4a与基底部22的外部连接端子6a重叠配置。
接着，作为第九工序，如图14(b)所示，从贯通孔38***铆接工具39来对第一引线4a和外部连接端子6a进行铆接处理。通过该铆接处理来使第一引线4a与外部连接端子6a电接合。此时，铆接工具39如图14(b)的虚拟线所示那样***到贯通孔38中。
接着，作为第十工序，如图14(c)所示，将防护部23安装到基底部22上，并使其包围安装结构体36。
此外，如果能在组装对象装置的一部分上形成覆盖控制基板3周围的盖板26，则作为第十工序，通过如图15所示那样配置盖板26来代替图14(c)，也可以不需要防护部23。
由此，在本实施方式4中也能获得外观形状与上述实施方式1的情况大致相同的半导体装置。
（实施方式5）
利用图16对本发明实施方式5的半导体装置的制造方法进行说明。
在上述实施方式1的半导体装置中，将具备尺寸与外包装壳体1的内侧尺寸大致相等的控制基板3的安装结构体36收纳在外包装壳体1的凹部19内来构成。与此相对，如图16(a)和图16(b)所示，在本实施方式5中，使用了如下这种控制基板73，即，能够在控制基板73与外包装壳体1的凹部19之间设置***铆接工具39所需的尺寸的间隙46。在该情况下，无需在控制基板73中设置上述实施方式1中的贯通孔38。也就是说，关于本实施方式5的控制基板73，对控制基板73的大小进行了限制，使得控制基板73与第一引线4a不会在XY平面上的第一引线4a与外部连接端子6a的重叠位置上重叠。
如图16(c)所示，通过使用利用本实施方式5中的控制基板73所构成的安装结构体76，能够从间隙46***铆接工具39来进行铆接处理。并且，利用该铆接处理能获得具有与上述实施方式1相同功能的半导体装置。
（实施方式6）
在上述各实施方式中，通过铆接处理来使第一引线4a与外部连接端子6a电接合，但只要能通过贯通孔38等来进行电接合，也能选择其它工艺。作为其它工艺，例如有利用通过贯通孔38的激光进行的激光接合方法、利用通过贯通孔38的工具进行的超声波接合方法、利用通过贯通孔38的工具进行的加热接合、以及利用化学反应来使接合面活性化的化学接合等。
-实施例1-
图17所示的实施例1是利用超声波接合来对外部连接端子6a和第一引线4a进行接合的示例。在该实施例中，外部连接端子6a的材质与第一引线4a的材质相同。具体而言，外部连接端子6a和第一引线4a的材质均为铜。
如图17(a)所示，即使在外部连接端子6a或第一引线4a的表面形成有氧化膜77那样的情况下，利用作为接合工具的超声波头78将第一引线4a按压在外部连接端子6a上，并在第一引线4a与外部连接端子6a的抵接面上施加箭头79方向的超声波振动，由此能如图17(b)所示那样，将位于抵接面上的氧化膜77去除。通过去除抵接面的氧化膜77，使得第一引线4a与外部连接端子6a的干净的面进行压接，从而能对第一引线4a和外部连接端子6a进行接合。
另外，为了高效地将超声波头78的振动传递给第一引线4a，优选使超声波头78的前端形状如图17(a)所示那样，为形成有凹凸的砧形状（Anvilshape）78a。
-实施例2-
图18所示的实施例2是利用加热接合来对外部连接端子6a和第一引线4a进行接合的示例。图18中，通过加热和加压来使外部连接端子6a与第一引线4a接合。在该实施例2中，外部连接端子6a的材质与第一引线4a的材质相同。具体而言，外部连接端子6a和第一引线4a的材质均为铜。
如图18(a)所示，即使在外部连接端子6a或第一引线4a的表面形成有氧化膜77那样的情况下，利用作为接合工具的加热头80来对第一引线4a进行加热并将其按压到外部连接端子6a上，由此能如图18(b)所示那样，去除位于抵接面上的氧化膜77，并且由于使第一引线4a与外部连接端子6a的干净的面进行压接，因此能对第一引线4a和外部连接端子6a进行接合。此时，由于对第一引线4a以及外部连极短自6a进行加热，因此能促进铜的结合反应。
另外，利用加热头80进行按压所需的压力比图17中说明的超声波接合的情况要大。
-实施例3-
图19所示的实施例3是利用化学接合来对外部连接端子6a和第一引线4a进行接合的示例。图19中，利用化学反应来使接合面活性化，由此来使外部连接端子6a与第一引线4a接合。在该实施例中，外部连接端子6a的材质与第一引线4a的材质相同。具体而言，外部连接端子6a和第一引线4a的材质均为铜。
即使在外部连接端子6a或第一引线4a的表面形成有氧化膜77那样的情况下，也如图19(a)所示，将表面活性化剂81滴在外部连接端子6a上。由此，利用还原反应将氧化铜（CuO）还原成铜（Cu）。并且，通过将第一引线4a放置在外部连接端子6a上，并利用作为接合工具的按压头82将第一引线4a按压在外部连接端子6a上，由此能如图18(b)所示那样，对第一引线4a和外部连接端子6a进行接合。
（实施方式7）
在上述各实施方式中，第一引线4a和第二引线4b如图6(b)所示，从进行了树脂模塑的块模块2a、2b、2c的各个边引出，但在本实施方式中，如图20、图21所示，对于块模块92a、92b、92c，引出第二引线4b的边与引出第一引线4a的边相同。
在本实施方式7中，为了防止靠近配置的第一引线4a与第二引线4b之间的绝缘耐压的下降，在块模块2的外形形状上形成凹部83、84来增大沿面距离。
在上述各实施方式中，以在外包装壳体1上安装了三个块模块2、92的半导体装置100的情况为例进行了说明，但块模块2的数量并不限于三个，只要具有一个以上，任何情况下都能实施。
工业上的实用性
本发明的半导体装置能够用于太阳能发电***的功率调节器、电动机的旋转控制所使用的功率器件等中。
标号说明
1、51  外包装壳体
1a、2aa  底面
2、2a、2b、2c、92a、92b、92c  块模块
3、73  控制基板
4  引线框架
4a  功率***输入输出引线
4b     控制信号输入引线
6a     外部连接端子
7     突起
8     控制元件
9     无源元器件
11a     功率半导体元件
11b     二极管
14     铝线
15     树脂
16     绝缘层
17     散热板
18     通孔
19、40、59、83、84     凹部
20、50     开口
21     空气层
22     基底部
23     防护部
26     盖板
32     盖
33     负载
34   安装孔
35     环
36、56、66、76     安装结构体
37     槽
38、41     贯通孔
39     铆接工具
42、43     缺口
44、45     中间构件
48     薄壁部
P     正极端子
N     负极端子
C     负载连接端子
T1～T5     端子
100     半导体装置
权利要求书(按照条约第19条的修改)
1.一种半导体装置，其特征在于，包括：
块模块，该块模块内置有功率半导体元件，并引出有第一引线以及第二引线；
控制基板，该控制基板控制所述功率半导体元件；以及
外包装体，该外包装体在底部形成有开口，且在所述底部具有与放置于所述底部的所述块模块的所述第一引线相抵接的外部连接端子，
所述第二引线与所述控制基板相连，
所述第一引线与所述外部连接端子接合。
2.如权利要求1所述的半导体装置，其特征在于，
在所述第一引线与所述外部连接端子的重叠位置所对应的所述控制基板的区域中形成有贯通孔。
3.如权利要求1所述的半导体装置，其特征在于，
在所述第一引线与所述外部连接端子的重叠位置所对应的所述控制基板的区域中形成有缺口。
4.如权利要求1所述的半导体装置，其特征在于，
所述控制基板与所述第一引线在所述第一引线与所述外部连接端子的重叠位置上不重叠。
5.如权利要求1至4的任一项所述的半导体装置，其特征在于，
与所述功率半导体元件热连接的散热板在其一部分露出的状态下模塑在所述块模块上，
在所述外包装体的底部形成有使所述散热板露出的开口，其中，该散热板在所述块模块的表面露出。
6.一种半导体装置，其特征在于，包括：
块模块，该块模块内置有功率半导体元件，并引出有第一引线以及第二引线；
控制基板，该控制基板控制所述功率半导体元件；以及
外包装体，该外包装体具有与所放置的所述块模块的所述第一引线相抵接的外部连接端子，
所述第二引线与所述控制基板相连，
所述第一引线与所述外部连接端子接合，
与所述功率半导体元件热连接的散热板在其一部分露出的状态下模塑在所述块模块上，
在所述外包装体的底部形成有使所述散热板露出的开口，其中，该散热板在所述块模块的表面露出，
所述块模块上形成有槽，所述槽与所述开口周围的所述外包装体的薄壁部卡合。
7.如权利要求1至6的任一项所述的半导体装置，其特征在于，
所述第一引线与所述外部连接端子进行铆接接合。
8.如权利要求1至7的任一项所述的半导体装置，其特征在于，
所述第二引线具有向离开所述块模块的方向弯曲的形状。
9.如权利要求1至8的任一项所述的半导体装置，其特征在于，
利用设置在所述第二引线上的突起来对所述块模块与所述控制基板的位置关系进行限制。
10.如权利要求1至9的任一项所述的半导体装置，其特征在于，
在所述块模块与所述控制基板之间形成有空气层。
11.一种半导体装置，其特征在于，包括：
块模块，该块模块内置有功率半导体元件，并引出有第一引线以及第二引线；
控制基板，该控制基板控制所述功率半导体元件；以及
外包装体，该外包装体具有与所放置的所述块模块的所述第一引线相抵接的外部连接端子，
所述第二引线与所述控制基板相连，
所述第一引线与所述外部连接端子接合，
所述第二引线与所述控制基板经由中间构件相连。
12.如权利要求11所述的半导体装置，其特征在于，
所述中间构件为J引线形状。
13.如权利要求11所述的半导体装置，其特征在于，
所述中间构件为鸥翼形状。
14.一种装置，该装置中组装有权利要求1至13的任一项所述的半导体装置。
15.一种半导体装置的制造方法，其特征在于，
准备块模块，该块模块内置有功率半导体元件，并引出有第一引线和第二引线，
将所述块模块安装到所述控制基板上，并使所述第二引线与所述控制基板相连从而形成安装结构体，
以使所述第一引线与外包装体的外部连接端子重叠的方式对所述安装结构体和所述外包装体进行位置对准，并在该状态下对所述第一引线与所述外部连接端子的抵接面进行接合。
16.如权利要求15所述的半导体装置的制造方法，其特征在于，
对所述第一引线与所述外部连接端子的抵接面进行铆接接合。
17.如权利要求15或16所述的半导体装置的制造方法，其特征在于，
从对应于所述第一引线与所述外部连接端子的重叠位置而形成在所述控制基板中的贯通孔或缺口处***接合工具，从而对所述第一引线与所述外部连接端子的抵接面进行接合。
18.如权利要求15至17的任一项所述的半导体装置，其特征在于，
在形成所述安装结构体时，利用设置在所述第二引线上的突起来对所述块模块与所述控制基板的位置关系进行限制。
19.如权利要求15至18的任一项所述的半导体装置，其特征在于，
通过使形成在所述块模块上的槽与所述外包装体进行卡合，来进行所述安装结构体与所述外包装体的位置对准。
20.如权利要求15至19的任一项所述的半导体装置的制造方法，其特征在于，
在对所述安装结构体与所述外包装体进行位置对准时，使所述块模块的散热板从所述外包装体的开口突出。

Claims (20)

1.一种半导体装置，其特征在于，包括：
块模块，该块模块内置有功率半导体元件，并引出有第一引线以及第二引线；
控制基板，该控制基板控制所述功率半导体元件；以及
外包装体，该外包装体具有与所放置的所述块模块的所述第一引线相抵接的外部连接端子，
所述第二引线与所述控制基板相连，
所述第一引线与所述外部连接端子接合。
2.如权利要求1所述的半导体装置，其特征在于，
在所述第一引线与所述外部连接端子的重叠位置所对应的所述控制基板的区域中形成有贯通孔。
3.如权利要求1所述的半导体装置，其特征在于，
在所述第一引线与所述外部连接端子的重叠位置所对应的所述控制基板的区域中形成有缺口。
4.如权利要求1所述的半导体装置，其特征在于，
所述控制基板与所述第一引线在所述第一引线与所述外部连接端子的重叠位置上不重叠。
5.如权利要求1至4的任一项所述的半导体装置，其特征在于，
与所述功率半导体元件热连接的散热板在其一部分露出的状态下模塑在所述块模块上，
在所述外包装体的底部形成有使所述散热板露出的开口，其中，该散热板在所述块模块的表面露出。
6.如权利要求5所述的半导体装置，其特征在于，
所述块模块上形成有槽，所述槽与所述开口周围的所述外包装体的薄壁部卡合。
7.如权利要求1至6的任一项所述的半导体装置，其特征在于，
所述第一引线与所述外部连接端子进行铆接接合。
8.如权利要求1至7的任一项所述的半导体装置，其特征在于，
所述第二引线具有向离开所述块模块的方向弯曲的形状。
9.如权利要求1至8的任一项所述的半导体装置，其特征在于，
利用设置在所述第二引线上的突起来对所述块模块与所述控制基板的位置关系进行限制。
10.如权利要求1至9的任一项所述的半导体装置，其特征在于，
在所述块模块与所述控制基板之间形成有空气层。
11.如权利要求1至10的任一项所述的半导体装置，其特征在于，
所述第二引线与所述控制基板经由中间构件相连。
12.如权利要求11所述的半导体装置，其特征在于，
所述中间构件为J引线形状。
13.如权利要求11所述的半导体装置，其特征在于，
所述中间构件为鸥翼形状。
14.一种装置，该装置中组装有权利要求1至13的任一项所述的半导体装置。
15.一种半导体装置的制造方法，其特征在于，
准备块模块，该块模块内置有功率半导体元件，并引出有第一引线和第二引线，
将所述块模块安装到所述控制基板上，并使所述第二引线与所述控制基板相连从而形成安装结构体，
以使所述第一引线与外包装体的外部连接端子重叠的方式对所述安装结构体和所述外包装体进行位置对准，并在该状态下对所述第一引线与所述外部连接端子的抵接面进行接合。
16.如权利要求15所述的半导体装置的制造方法，其特征在于，
对所述第一引线与所述外部连接端子的抵接面进行铆接接合。
17.如权利要求15或16所述的半导体装置的制造方法，其特征在于，
从对应于所述第一引线与所述外部连接端子的重叠位置而形成在所述控制基板中的贯通孔或缺口处***接合工具，从而对所述第一引线与所述外部连接端子的抵接面进行接合。
18.如权利要求15至17的任一项所述的半导体装置，其特征在于，
在形成所述安装结构体时，利用设置在所述第二引线上的突起来对所述块模块与所述控制基板的位置关系进行限制。
19.如权利要求15至18的任一项所述的半导体装置，其特征在于，
通过使形成在所述块模块上的槽与所述外包装体进行卡合，来进行所述安装结构体与所述外包装体的位置对准。
20.如权利要求15至19的任一项所述的半导体装置的制造方法，其特征在于，
在对所述安装结构体与所述外包装体进行位置对准时，使所述块模块的散热板从所述外包装体的开口突出。
CN201280011342.2A 2012-02-13 2012-12-10 半导体装置及其制造方法 Active CN103430307B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012027895 2012-02-13
JP2012-027895 2012-02-13
PCT/JP2012/007864 WO2013121491A1 (ja) 2012-02-13 2012-12-10 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
CN103430307A true CN103430307A (zh) 2013-12-04
CN103430307B CN103430307B (zh) 2016-04-27

Family

ID=48983661

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280011342.2A Active CN103430307B (zh) 2012-02-13 2012-12-10 半导体装置及其制造方法

Country Status (5)

Country Link
US (1) US9136193B2 (zh)
EP (1) EP2816598B1 (zh)
JP (1) JP5661183B2 (zh)
CN (1) CN103430307B (zh)
WO (1) WO2013121491A1 (zh)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104701306A (zh) * 2013-12-06 2015-06-10 丰田自动车株式会社 半导体装置
CN105990265A (zh) * 2015-02-26 2016-10-05 台达电子工业股份有限公司 功率转换电路的封装模块及其制造方法
CN108496249A (zh) * 2016-01-29 2018-09-04 三菱电机株式会社 半导体装置
CN108780792A (zh) * 2016-03-30 2018-11-09 三菱电机株式会社 功率模块及其制造方法以及功率电子器件及其制造方法
CN108962858A (zh) * 2017-05-17 2018-12-07 富士电机株式会社 功率半导体模块和功率半导体装置
CN109088548A (zh) * 2017-06-13 2018-12-25 株式会社电装 电力转换装置及其制造方法
CN109585406A (zh) * 2017-09-29 2019-04-05 现代自动车株式会社 用于车辆的功率模块
CN109801900A (zh) * 2019-01-15 2019-05-24 海安市高童自动化科技有限公司 一种电力用逆变电路装置
CN111863763A (zh) * 2020-06-30 2020-10-30 扬州国扬电子有限公司 一种结构紧凑型ipm功率模块
CN112331632A (zh) * 2019-08-05 2021-02-05 三菱电机株式会社 半导体装置

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105190882B (zh) * 2013-03-21 2018-04-03 三菱电机株式会社 半导体装置
DE102013104949B3 (de) * 2013-05-14 2014-04-24 Semikron Elektronik Gmbh & Co. Kg Leistungselektronische Schalteinrichtung und Anordnung hiermit
JP2015026820A (ja) * 2013-06-18 2015-02-05 株式会社デンソー 電子装置
JP6299120B2 (ja) * 2013-09-05 2018-03-28 富士電機株式会社 半導体モジュール
JP2015220429A (ja) * 2014-05-21 2015-12-07 ローム株式会社 半導体装置
JP6451257B2 (ja) * 2014-11-21 2019-01-16 富士電機株式会社 半導体装置
CN105990266B (zh) * 2015-02-26 2018-12-07 台达电子工业股份有限公司 功率转换电路的封装模块及其制造方法
JP6515694B2 (ja) * 2015-06-12 2019-05-22 富士電機株式会社 半導体装置
US9743531B2 (en) * 2015-06-29 2017-08-22 Denso Corporation Electronic apparatus and manufacturing method of electronic apparatus
JP6584333B2 (ja) * 2016-01-28 2019-10-02 三菱電機株式会社 パワーモジュール
JP6490027B2 (ja) * 2016-06-10 2019-03-27 三菱電機株式会社 半導体装置
JP6546892B2 (ja) * 2016-09-26 2019-07-17 株式会社 日立パワーデバイス 半導体装置
JP6755197B2 (ja) * 2017-01-19 2020-09-16 三菱電機株式会社 半導体装置およびその製造方法
CN110914975B (zh) 2017-07-12 2023-08-01 日立能源瑞士股份公司 功率半导体模块
CN110998832B (zh) * 2017-07-28 2023-10-13 三菱电机株式会社 半导体装置以及半导体模块
JP6988345B2 (ja) * 2017-10-02 2022-01-05 株式会社デンソー 半導体装置
JP2019087636A (ja) * 2017-11-07 2019-06-06 富士電機株式会社 半導体パッケージ
US10667439B1 (en) * 2018-11-01 2020-05-26 Franklin Electric Company, Inc. Discrete power component assembly
FR3089749B1 (fr) * 2018-12-05 2020-11-27 Valeo Equip Electr Moteur Module électronique
US11387179B2 (en) * 2019-12-10 2022-07-12 Texas Instruments Incorporated IC package with half-bridge power module
JP7313302B2 (ja) * 2020-03-18 2023-07-24 三菱電機株式会社 半導体装置および半導体装置の製造方法
KR20210129483A (ko) * 2020-04-20 2021-10-28 현대자동차주식회사 솔더링 구조, 이를 갖는 파워 모듈 및 파워 모듈의 제조 방법
US20220396154A1 (en) * 2021-06-14 2022-12-15 Panasonic Intellectual Property Management Co., Ltd. Vehicle mounted electric power converter
US20230178460A1 (en) * 2021-12-02 2023-06-08 Infineon Technologies Ag Lead Adapters for Semiconductor Package
WO2024009753A1 (ja) * 2022-07-05 2024-01-11 ローム株式会社 半導体装置および半導体装置ユニット
KR102645308B1 (ko) * 2022-09-14 2024-03-08 주식회사 아모센스 파워 모듈

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6421244B1 (en) * 1999-12-28 2002-07-16 Mitsubishi Denki Kabushiki Kaisha Power module
US20080017882A1 (en) * 2006-07-18 2008-01-24 Mitsubishi Electric Corporation Power semiconductor apparatus
CN101399260A (zh) * 2007-09-27 2009-04-01 三洋电机株式会社 电路模块

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3130239B2 (ja) 1995-08-02 2001-01-31 松下電子工業株式会社 樹脂封止型半導体装置およびその製造方法
JP4218193B2 (ja) * 2000-08-24 2009-02-04 三菱電機株式会社 パワーモジュール
JP4108909B2 (ja) * 2000-08-25 2008-06-25 三菱電機株式会社 半導体装置
JP4177571B2 (ja) 2001-09-20 2008-11-05 三菱電機株式会社 半導体装置
JP3764687B2 (ja) 2002-02-18 2006-04-12 三菱電機株式会社 電力半導体装置及びその製造方法
JP2006303006A (ja) 2005-04-18 2006-11-02 Yaskawa Electric Corp パワーモジュール
DE102005050534B4 (de) * 2005-10-21 2008-08-07 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul
JP4695041B2 (ja) * 2006-08-09 2011-06-08 本田技研工業株式会社 半導体装置
US7701054B2 (en) 2007-02-12 2010-04-20 Infineon Technologies Ag Power semiconductor module and method for its manufacture
JP4634498B2 (ja) 2008-11-28 2011-02-16 三菱電機株式会社 電力用半導体モジュール
JP4981848B2 (ja) * 2009-06-02 2012-07-25 三菱電機株式会社 電力変換装置及びその製造方法
JP2011086889A (ja) 2009-10-19 2011-04-28 Renesas Electronics Corp 半導体装置およびその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6421244B1 (en) * 1999-12-28 2002-07-16 Mitsubishi Denki Kabushiki Kaisha Power module
US20080017882A1 (en) * 2006-07-18 2008-01-24 Mitsubishi Electric Corporation Power semiconductor apparatus
CN101399260A (zh) * 2007-09-27 2009-04-01 三洋电机株式会社 电路模块

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104701306B (zh) * 2013-12-06 2018-05-29 丰田自动车株式会社 半导体装置
CN104701306A (zh) * 2013-12-06 2015-06-10 丰田自动车株式会社 半导体装置
CN105990265B (zh) * 2015-02-26 2019-04-05 台达电子工业股份有限公司 功率转换电路的封装模块及其制造方法
CN105990265A (zh) * 2015-02-26 2016-10-05 台达电子工业股份有限公司 功率转换电路的封装模块及其制造方法
CN108496249A (zh) * 2016-01-29 2018-09-04 三菱电机株式会社 半导体装置
CN108496249B (zh) * 2016-01-29 2021-08-13 三菱电机株式会社 半导体装置
CN108780792A (zh) * 2016-03-30 2018-11-09 三菱电机株式会社 功率模块及其制造方法以及功率电子器件及其制造方法
CN108780792B (zh) * 2016-03-30 2021-07-09 三菱电机株式会社 功率模块及其制造方法以及功率电子器件及其制造方法
CN108962858A (zh) * 2017-05-17 2018-12-07 富士电机株式会社 功率半导体模块和功率半导体装置
CN108962858B (zh) * 2017-05-17 2023-09-22 富士电机株式会社 功率半导体模块和功率半导体装置
CN109088548A (zh) * 2017-06-13 2018-12-25 株式会社电装 电力转换装置及其制造方法
CN109585406A (zh) * 2017-09-29 2019-04-05 现代自动车株式会社 用于车辆的功率模块
CN109585406B (zh) * 2017-09-29 2023-04-07 现代自动车株式会社 用于车辆的功率模块
CN109801900A (zh) * 2019-01-15 2019-05-24 海安市高童自动化科技有限公司 一种电力用逆变电路装置
CN109801900B (zh) * 2019-01-15 2021-10-29 江苏双聚智能装备制造有限公司 一种电力用逆变电路装置
CN112331632A (zh) * 2019-08-05 2021-02-05 三菱电机株式会社 半导体装置
CN111863763A (zh) * 2020-06-30 2020-10-30 扬州国扬电子有限公司 一种结构紧凑型ipm功率模块

Also Published As

Publication number Publication date
EP2816598B1 (en) 2020-03-18
EP2816598A1 (en) 2014-12-24
JPWO2013121491A1 (ja) 2015-05-11
JP5661183B2 (ja) 2015-01-28
EP2816598A4 (en) 2015-06-24
US20140299982A1 (en) 2014-10-09
WO2013121491A1 (ja) 2013-08-22
US9136193B2 (en) 2015-09-15
CN103430307B (zh) 2016-04-27

Similar Documents

Publication Publication Date Title
CN103430307B (zh) 半导体装置及其制造方法
KR101748639B1 (ko) 전력 변환 장치
CN102315184B (zh) 半导体器件
CN102315210B (zh) 包括相互层叠的半导体封装体的半导体装置
JP5696780B2 (ja) 半導体装置およびその製造方法
US11244836B2 (en) Semiconductor apparatus, power conversion device, and method for manufacturing semiconductor apparatus
EP2851951B1 (en) Method for manufacturing semiconductor device and semiconductor device
JP2007273884A (ja) 半導体装置、半導体モジュールおよび半導体モジュールの製造方法
JP2007312523A (ja) パワーモジュール
JP2012182250A (ja) 半導体装置
JP7060099B2 (ja) 半導体モジュール
JP2013033874A (ja) パワーモジュール
JP5407674B2 (ja) 半導体装置
CN112992845A (zh) 功率模块及其制造方法
CN105744758B (zh) 功率半导体控制
CN110622307A (zh) 半导体模块以及电力变换装置
JP2012119488A (ja) 半導体装置の製造方法及び半導体装置
US20220361360A1 (en) Support for electric components
JP2007236105A (ja) パワーモジュール
JP2017060267A (ja) 電力変換装置
CN210349815U (zh) 基于微小级别ssop封装的散热型智能功率控制结构
CN113261095A (zh) 半导体装置、半导体装置的制造方法及电力转换装置
JP2022067902A (ja) 電子装置および電子装置の製造方法
CN117913059A (zh) 引脚件、连接件及其制作方法以及功率模块的制作方法
KR20240052989A (ko) 무기판 하이브리드 전력 모듈 조립체 및 이를 제작하기 위한 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20160115

Address after: Osaka Japan

Applicant after: PANASONIC INTELLECTUAL PROPERTY MANAGEMENT Co.,Ltd.

Address before: Osaka Japan

Applicant before: Matsushita Electric Industrial Co.,Ltd.

C14 Grant of patent or utility model
GR01 Patent grant