JPWO2007032213A1 - プリント配線基板および半導体パッケージ - Google Patents
プリント配線基板および半導体パッケージ Download PDFInfo
- Publication number
- JPWO2007032213A1 JPWO2007032213A1 JP2007535420A JP2007535420A JPWO2007032213A1 JP WO2007032213 A1 JPWO2007032213 A1 JP WO2007032213A1 JP 2007535420 A JP2007535420 A JP 2007535420A JP 2007535420 A JP2007535420 A JP 2007535420A JP WO2007032213 A1 JPWO2007032213 A1 JP WO2007032213A1
- Authority
- JP
- Japan
- Prior art keywords
- printed wiring
- wiring board
- stress relaxation
- stress
- wiring layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/421—Blind plated via connections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0335—Layered conductors or foils
- H05K2201/0355—Metal foils
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0388—Other aspects of conductors
- H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09509—Blind vias, i.e. vias having one side closed
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09563—Metal filled via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09645—Patterning on via walls; Plural lands around one hole
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09745—Recess in conductor, e.g. in pad or in metallic substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09909—Special local insulating pattern, e.g. as dam around component
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Structure Of Printed Boards (AREA)
Abstract
Description
2 半導体パッケージ
11 金属箔(Cu箔、第1の配線層)
12 電気絶縁性基材
12a ビア用下穴
13 無電解Cu層
14 フォトレジスト層
14a 応力緩和部形成用フォトレジスト層
15 マスク
15a 配線パターン
15b 応力緩和部パターン
16 配線層(電解Cu層、第2の配線層)
16a コンフォーマルビア接続部
16b ビア内壁部
16c ビア底部
16d ビアランド部
16e 配線部
17 応力緩和部
26 配線層(電解Cu層)
26a フィルドビア接続部
26b ビア内壁部
26c ビア底部
26d ビアランド部
26e 配線部
27 応力緩和用スペーサ
28 接着剤層
30 半導体チップ(LSI)
31 ボンディングワイヤ(Auワイヤ)
32 封止樹脂(エポキシ樹脂)
101、102 配線層
103 ベース
104 絶縁層
105 ビア
106、107 メッキ層
201 銅回路
202 両面銅張積層板
203 エポキシ樹脂層
204 ビアホール
205 活性化領域
206 無電解銅メッキ層
207 Pd触媒
208 メッキシード層
209 電解銅メッキ層
221 銅回路
222 貫通導体
223 電源層
224 GND層
225 両面銅張積層板
226 エポキシ樹脂層
227 銅配線層
228 ビア
301 離形性フィルム
302 多孔質基材
303 貫通孔
304 導電性ペースト
305 金属箔
本発明の実施形態1に係るプリント配線基板(コンフォーマルビア型)について図面を用いて説明する。図1は、本発明の実施形態1に係るプリント配線基板(コンフォーマルビア型)の構成を模式的に示した(a)部分平面図、(b)A−A'間の部分断面図、及び、(c)B−B'間の部分断面図である。
本発明の実施形態2に係るプリント配線基板(コンフォーマルビア型)について図面を用いて説明する。図5は、本発明の実施形態2に係るプリント配線基板(コンフォーマルビア型)の構成を模式的に示した(a)部分平面図、(b)A−A'間の部分断面図、及び、(c)B−B'間の部分断面図である。図6は、本発明の実施形態2に係るプリント配線基板(コンフォーマルビア型)の曲面化実施時の状態を模式的に示した(a)部分平面図、及び、(b)C−C'間の部分断面図である。
本発明の実施形態3に係るプリント配線基板(コンフォーマルビア型)について図面を用いて説明する。図7は、本発明の実施形態3に係るプリント配線基板(コンフォーマルビア型)の構成を模式的に示した(a)部分平面図、(b)A−A'間の部分断面図、及び、(c)B−B'間の部分断面図である。図8は、本発明の実施形態3に係るプリント配線基板(コンフォーマルビア型)の曲面化実施時の状態を模式的に示した(a)部分平面図、及び、(b)C−C'間の部分断面図である。
本発明の実施形態4に係るプリント配線基板(フィルドビア型)について図面を用いて説明する。図9は、本発明の実施形態4に係るプリント配線基板(フィルドビア型)の構成を模式的に示した(a)部分平面図、(b)A−A'間の部分断面図、及び、(c)B−B'間の部分断面図である。
本発明の実施形態5に係るプリント配線基板(フィルドビア型)について図面を用いて説明する。図14は、本発明の実施形態5に係るプリント配線基板(フィルドビア型)の構成を模式的に示した(a)部分平面図、(b)A−A'間の部分断面図、及び、(c)B−B'間の部分断面図である。図15は、本発明の実施形態5に係るプリント配線基板(フィルドビア型)の曲面化実施時の状態を模式的に示した(a)部分平面図、及び、(b)C−C'間の部分断面図である。
本発明の実施形態6に係るプリント配線基板(フィルドビア型)について図面を用いて説明する。図16は、本発明の実施形態6に係るプリント配線基板(フィルドビア型)の構成を模式的に示した(a)部分平面図、(b)A−A'間の部分断面図、及び、(c)B−B'間の部分断面図である。
本発明の実施形態7に係るプリント配線基板(フィルドビア型)について図面を用いて説明する。図19は、本発明の実施形態7に係るプリント配線基板(フィルドビア型)の構成を模式的に示した(a)部分平面図、(b)A−A'間の部分断面図、及び、(c)B−B'間の部分断面図である。図20は、本発明の実施形態7に係るプリント配線基板(フィルドビア型)の曲面化実施時の状態を模式的に示した(a)部分平面図、及び、(b)C−C'間の部分断面図である。
本発明の実施形態8に係るプリント配線基板(フィルドビア型)について図面を用いて説明する。図21は、本発明の実施形態8に係るプリント配線基板(フィルドビア型)の構成を模式的に示した(a)部分平面図、(b)A−A'間の部分断面図、及び、(c)B−B'間の部分断面図である。図22は、本発明の実施形態8に係るプリント配線基板(フィルドビア型)の曲面化実施時の状態を模式的に示した(a)部分平面図、及び、(b)C−C'間の部分断面図である。
本発明の実施形態9に係るプリント配線基板(フィルドビア型)について図面を用いて説明する。図23は、本発明の実施形態9に係るプリント配線基板(フィルドビア型)の構成を模式的に示した(a)部分平面図、(b)A−A'間の部分断面図、及び、(c)B−B'間の部分断面図である。図24は、本発明の実施形態9に係るプリント配線基板(フィルドビア型)の曲面化実施時の状態を模式的に示した(a)部分平面図、及び、(b)C−C'間の部分断面図である。
本発明の実施形態10に係る半導体パッケージについて図面を用いて説明する。図25は、本発明の実施形態10に係る半導体パッケージの構成を模式的に示した断面図である。なお、実施形態10では、実施形態1に係るプリント配線基板(コンフォーマルビア型)を用いた半導体パッケージを例に説明する。また、図25のプリント配線基板1は、図1のB−B'間の断面に相当するものである。
Claims (16)
- 第1の配線層と、
前記第1の配線層上に形成されるとともに、前記第1の配線層に通ずるビア用下穴を有する電気絶縁性基材と、
前記電気絶縁性基材上に形成されるとともに、前記ビア用下穴を通じて前記第1の配線層と電気的に接続する第2の配線層と、
を備え、
前記第2の配線層には、少なくとも前記ビア用下穴の近傍に配された部位に、前記電気絶縁性基材を曲面化する際に発生する曲げ応力、引張応力、圧縮応力、せん断応力を緩和する応力緩和部が形成されていることを特徴とするプリント配線基板。 - 前記応力緩和部は、少なくとも前記ビア用下穴の近傍に配された前記第2の配線層の一部が削除された空所であることを特徴とする請求項1記載のプリント配線基板。
- 前記応力緩和部は、少なくとも前記空所にて前記第2の配線層に用いられる材料よりもヤング率の低い材料が埋め込まれていることを特徴とする請求項2記載のプリント配線基板。
- 前記第2の配線層は、前記ビア用下穴の表面に沿って均一な厚さで形成されたコンフォーマルビア接続部と、前記ビア用下穴の周囲に配されたビアランド部と、を有することを特徴とする請求項1乃至3のいずれか一に記載のプリント配線基板。
- 前記応力緩和部は、前記コンフォーマルビア接続部および前記ビアランド部の一方又は両方に形成されることを特徴とする請求項4記載のプリント配線基板。
- 前記応力緩和部は、前記電気絶縁性基材の平面に対し鉛直方向から見て前記電気絶縁性基材の曲げ方向に対応して1又は2個以上の略多角形状に形成されていることを特徴とする請求項5記載のプリント配線基板。
- 前記応力緩和部は、少なくとも前記ビア用下穴及び前記電気絶縁性基材の一方又は両方の表面に接することを特徴とする請求項5又は6記載のプリント配線基板。
- 前記応力緩和部は、メッシュ状に形成されていることを特徴とする請求項4乃至7のいずれか一に記載のプリント配線基板。
- 前記第2の配線層は、前記ビア用下穴の内部を充填して形成されたフィルドビア接続部と、前記ビア用下穴の周囲に配されたビアランド部と、を有することを特徴とする請求項1乃至3のいずれか一に記載のプリント配線基板。
- 前記応力緩和部は、少なくとも前記フィルドビア接続部に形成され、かつ、前記電気絶縁性基材の平面に対し鉛直方向から見て少なくとも前記フィルドビア接続部の中心軸を通るように形成されることを特徴とする請求項9記載のプリント配線基板。
- 前記応力緩和部は、少なくとも前記ビア用下穴および前記第1の配線層の一方又は両方の表面に接することを特徴とする請求項9又は10記載のプリント配線基板。
- 前記応力緩和部は、前記フィルドビア接続部の表面側にて開口していることを特徴とする請求項9乃至11のいずれか一に記載のプリント配線基板。
- 前記応力緩和部は、前記フィルドビア接続部の表面側又は前記第1の配線層側に向けて先鋭化されていることを特徴とする請求項9乃至12のいずれか一に記載のプリント配線基板。
- 前記第1の配線層上にて前記電気絶縁性基材と前記第2配線層が交互に積層され、
各前記第2配線層間が互いに前記ビア用下穴を通じて電気的に接続されていることを特徴とする請求項1乃至13のいずれか一に記載のプリント配線基板。 - 各前記電気絶縁性基材の前記ビア用下穴は、前記第1の配線層の表面に対する鉛直方向から見て、重なる位置に配設されていることを特徴とする請求項14記載のプリント配線基板。
- 請求項1乃至15のいずれか一に記載のプリント配線基板と、
前記プリント配線基板上に実装された半導体チップと、
を備えることを特徴とする半導体パッケージ。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005267033 | 2005-09-14 | ||
JP2005267033 | 2005-09-14 | ||
PCT/JP2006/317338 WO2007032213A1 (ja) | 2005-09-14 | 2006-09-01 | プリント配線基板および半導体パッケージ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPWO2007032213A1 true JPWO2007032213A1 (ja) | 2009-03-19 |
Family
ID=37864811
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007535420A Pending JPWO2007032213A1 (ja) | 2005-09-14 | 2006-09-01 | プリント配線基板および半導体パッケージ |
Country Status (4)
Country | Link |
---|---|
US (1) | US8119918B2 (ja) |
JP (1) | JPWO2007032213A1 (ja) |
CN (1) | CN101268723A (ja) |
WO (1) | WO2007032213A1 (ja) |
Families Citing this family (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008047918A1 (fr) * | 2006-10-20 | 2008-04-24 | Nec Corporation | Structure de paquet de dispositifs électroniques et procédé de fabrication correspondant |
US7923645B1 (en) * | 2007-06-20 | 2011-04-12 | Amkor Technology, Inc. | Metal etch stop fabrication method and structure |
JP5248084B2 (ja) * | 2007-10-26 | 2013-07-31 | 新光電気工業株式会社 | シリコンインターポーザとこれを用いた半導体装置用パッケージおよび半導体装置 |
US8258410B2 (en) * | 2008-01-26 | 2012-09-04 | International Business Machines Corporation | Construction of reliable stacked via in electronic substrates—vertical stiffness control method |
TWI468093B (zh) * | 2008-10-31 | 2015-01-01 | Princo Corp | 多層基板之導孔結構及其製造方法 |
JP2010259000A (ja) * | 2009-04-28 | 2010-11-11 | Murata Mfg Co Ltd | 弾性表面波素子の製造方法 |
US8436252B2 (en) * | 2009-06-30 | 2013-05-07 | Ibiden Co., Ltd. | Printed wiring board and method for manufacturing the same |
CN101965097B (zh) * | 2009-07-23 | 2012-07-25 | 揖斐电株式会社 | 印刷线路板及其制造方法 |
KR101089986B1 (ko) * | 2009-12-24 | 2011-12-05 | 삼성전기주식회사 | 캐리어기판, 그의 제조방법, 이를 이용한 인쇄회로기판 및 그의 제조방법 |
US8952519B2 (en) * | 2010-01-13 | 2015-02-10 | Chia-Sheng Lin | Chip package and fabrication method thereof |
US8404978B2 (en) * | 2010-02-12 | 2013-03-26 | Ibiden Co., Ltd. | Flex-rigid wiring board and method for manufacturing the same |
TWI553805B (zh) * | 2012-07-23 | 2016-10-11 | 矽品精密工業股份有限公司 | 半導體封裝件之製法 |
US9860985B1 (en) | 2012-12-17 | 2018-01-02 | Lockheed Martin Corporation | System and method for improving isolation in high-density laminated printed circuit boards |
US20140174793A1 (en) * | 2012-12-26 | 2014-06-26 | Samsung Electro-Mechanics Co., Ltd. | Printed circuit board and method for manufacturing the same |
KR101474642B1 (ko) * | 2013-05-23 | 2014-12-17 | 삼성전기주식회사 | 인쇄회로기판 및 인쇄회로기판 제조 방법 |
US9397048B1 (en) * | 2015-03-23 | 2016-07-19 | Inotera Memories, Inc. | Semiconductor structure and manufacturing method thereof |
EP3088931A1 (en) * | 2015-04-30 | 2016-11-02 | LG Innotek Co., Ltd. | Lens moving apparatus and camera module and optical device including the same |
WO2018035536A2 (en) * | 2016-08-19 | 2018-02-22 | Nextgin Technology Bv | Method for producing a printed circuit board |
US10535585B2 (en) | 2017-08-23 | 2020-01-14 | Semiconductor Components Industries, Llc | Integrated passive device and fabrication method using a last through-substrate via |
JP2019067937A (ja) | 2017-10-02 | 2019-04-25 | ソニーセミコンダクタソリューションズ株式会社 | 半導体装置、半導体装置の製造方法、及び、電子機器 |
JP7063095B2 (ja) * | 2018-05-07 | 2022-05-09 | 住友電気工業株式会社 | プリント配線板及びプリント配線板の製造方法 |
CN111552405A (zh) * | 2020-04-26 | 2020-08-18 | 业成科技(成都)有限公司 | 触控面板及微发光二极管显示模组的制备方法 |
CN116033267B (zh) * | 2022-10-13 | 2023-10-24 | 荣耀终端有限公司 | 防抖机构、摄像模组及电子设备 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000101247A (ja) * | 1998-09-17 | 2000-04-07 | Ibiden Co Ltd | 多層ビルドアップ配線板 |
JP2001144441A (ja) * | 1999-11-05 | 2001-05-25 | Three M Innovative Properties Co | 多層両面配線基板とその製造方法 |
JP2004022600A (ja) * | 2002-06-12 | 2004-01-22 | Sharp Corp | テープキャリアおよびそれを用いた電子機器 |
JP2004087551A (ja) * | 2002-08-23 | 2004-03-18 | Toppan Printing Co Ltd | 多層配線基板の製造方法およびこれを用いた多層配線基板 |
JP2004221433A (ja) * | 2003-01-16 | 2004-08-05 | Fujikura Ltd | 回路基板および多層配線回路基板の層間接続方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3452149A (en) * | 1967-10-30 | 1969-06-24 | Fred J Rinaldi | Flexible electrical connector |
JP2601128B2 (ja) | 1992-05-06 | 1997-04-16 | 松下電器産業株式会社 | 回路形成用基板の製造方法および回路形成用基板 |
US6803528B1 (en) * | 1999-11-05 | 2004-10-12 | 3M Innovative Properties Company | Multi-layer double-sided wiring board and method of fabricating the same |
US6555908B1 (en) * | 2000-02-10 | 2003-04-29 | Epic Technologies, Inc. | Compliant, solderable input/output bump structures |
JP2002026515A (ja) | 2000-07-07 | 2002-01-25 | Toshiba Corp | プリント配線板およびその製造方法 |
US7319265B1 (en) * | 2000-10-13 | 2008-01-15 | Bridge Semiconductor Corporation | Semiconductor chip assembly with precision-formed metal pillar |
WO2008047928A1 (en) * | 2006-10-19 | 2008-04-24 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
-
2006
- 2006-09-01 CN CN200680033815.3A patent/CN101268723A/zh active Pending
- 2006-09-01 US US12/066,474 patent/US8119918B2/en not_active Expired - Fee Related
- 2006-09-01 WO PCT/JP2006/317338 patent/WO2007032213A1/ja active Application Filing
- 2006-09-01 JP JP2007535420A patent/JPWO2007032213A1/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000101247A (ja) * | 1998-09-17 | 2000-04-07 | Ibiden Co Ltd | 多層ビルドアップ配線板 |
JP2001144441A (ja) * | 1999-11-05 | 2001-05-25 | Three M Innovative Properties Co | 多層両面配線基板とその製造方法 |
JP2004022600A (ja) * | 2002-06-12 | 2004-01-22 | Sharp Corp | テープキャリアおよびそれを用いた電子機器 |
JP2004087551A (ja) * | 2002-08-23 | 2004-03-18 | Toppan Printing Co Ltd | 多層配線基板の製造方法およびこれを用いた多層配線基板 |
JP2004221433A (ja) * | 2003-01-16 | 2004-08-05 | Fujikura Ltd | 回路基板および多層配線回路基板の層間接続方法 |
Also Published As
Publication number | Publication date |
---|---|
US20090266586A1 (en) | 2009-10-29 |
CN101268723A (zh) | 2008-09-17 |
US8119918B2 (en) | 2012-02-21 |
WO2007032213A1 (ja) | 2007-03-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPWO2007032213A1 (ja) | プリント配線基板および半導体パッケージ | |
US8609991B2 (en) | Flex-rigid wiring board and method for manufacturing the same | |
JP5224845B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
JP5010737B2 (ja) | プリント配線板 | |
WO2012067177A1 (ja) | 配線板及びその製造方法 | |
US10090238B2 (en) | Wiring substrate and method for manufacturing the same | |
WO2012137626A1 (ja) | 部品内蔵樹脂基板およびその製造方法 | |
KR100925314B1 (ko) | 단일 비아 고정 패드를 구비한 다층 세라믹 기판 | |
CN102686053A (zh) | 多层布线基板的制造方法 | |
KR20070073730A (ko) | 배선 기판, 배선 재료 및 동장 적층판 및 배선 기판의 제조방법 | |
JP2016063130A (ja) | プリント配線板および半導体パッケージ | |
JP2008085310A (ja) | 多層プリント配線基板 | |
CN103797902A (zh) | 多层布线基板 | |
KR101139084B1 (ko) | 다층 프린트 기판 및 그 제조 방법 | |
WO2012117872A1 (ja) | 部品内蔵樹脂基板 | |
JP5289880B2 (ja) | 配線基板 | |
JP5462450B2 (ja) | 部品内蔵プリント配線板及び部品内蔵プリント配線板の製造方法 | |
JP2011151103A (ja) | 電子部品相互の接続構造及び接続方法 | |
JP4825784B2 (ja) | 半導体装置用パッケージおよびその製造方法 | |
JP2016100352A (ja) | プリント配線板およびその製造方法 | |
US20170256470A1 (en) | Wiring substrate and method for manufacturing the same | |
JP6631120B2 (ja) | 回路基板、電子機器、回路基板の製造方法 | |
US9837345B2 (en) | Interposer and circuit substrate | |
JP5607573B2 (ja) | 多層配線基板、部品内蔵基板、および多層配線基板の製造方法 | |
KR102222605B1 (ko) | 인쇄회로기판 및 이의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090812 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110621 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110822 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120214 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120411 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20121204 |