CN101268723A - 印刷布线基板以及半导体封装 - Google Patents

印刷布线基板以及半导体封装 Download PDF

Info

Publication number
CN101268723A
CN101268723A CN200680033815.3A CN200680033815A CN101268723A CN 101268723 A CN101268723 A CN 101268723A CN 200680033815 A CN200680033815 A CN 200680033815A CN 101268723 A CN101268723 A CN 101268723A
Authority
CN
China
Prior art keywords
mentioned
hole
printed circuit
circuit board
stress
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN200680033815.3A
Other languages
English (en)
Inventor
佐藤淳哉
渡边真司
三上伸弘
泽田笃昌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN101268723A publication Critical patent/CN101268723A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/421—Blind plated via connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09645—Patterning on via walls; Plural lands around one hole
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09745—Recess in conductor, e.g. in pad or in metallic substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09909—Special local insulating pattern, e.g. as dam around component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

本发明的目的在于防止由于在曲面化时产生的各种应力引起的通孔－基板之间剥离、通孔裂缝等引发的信号断路等电故障的发生。印刷布线基板具有：第一布线层(11)；形成于第一布线层(11)上，且具有贯通第一布线层(11)的通孔用预孔(12a)的电绝缘基材(12)；以及形成于电绝缘基材(12)上，且通过通孔用预孔(12a)与第一布线层(11)电连接的第二布线层(16)，第二布线层(16)上，在配置在至少通孔用预孔(12a)附近的部位上形成有缓和将电绝缘基材(12)曲面化时产生的弯曲应力、拉伸应力、压缩应力、以及剪切应力的应力缓和部(17)。

Description

印刷布线基板以及半导体封装
技术领域
本发明涉及到一种具有用于电连接多个布线层的通孔的印刷布线基板以及半导体封装，特别地，涉及到一种具有在将印刷布线基板曲面化时缓和通孔单体以及通孔和层间绝缘层之间以及叠孔之间产生的应力的构造的印刷布线基板以及半导体封装。
背景技术
在现有的手提电话装置、PDA(Personal Digital Assistant)终端、或者其他多种电子设备中，搭载有在有限的空间中安装多个电子部件的印刷布线基板，随着电子设备的小型化、高性能化，现在已经可以使用能够高密度地安装LSI等半导体装置的印刷布线基板(尤其是多层印刷布线基板)。在这样的多层印刷布线基板中，以微小的布线间距形成的多层的布线图案之间能够以较高的连接可靠性地连接的层间连接技术很重要，特别地在用于多层印刷布线基板的层间连接的通孔构造中，提出有各种谋求细微化、高可靠性化的提案。
但是，近些年，由于对电子设备追求以外观美观以及操作性和移动性提高为目的的基于人体工学的设计性，对印刷布线基板的形状自由度的提高，特别是曲面化的要求变得更高。
其中，作为现有的印刷布线基板的多层布线图案之间电连接的方法，具有(A)沿预孔进行铜镀，形成模孔(コンフオ一マルビア)(中空通孔)的方法，以及(B)在预孔(下穴)中填充导电材料，形成填孔(实心通孔)的方法等。
首先，作为形成模孔的方法的一个例子，有例如专利文献1所示的方法(现有例1)。此方法为，如图26所示，由在其两面形成有布线层101、102、由合成树脂材料形成的绝缘层104构成的底板103上，一端在绝缘层104的一个面开口，且另一端在绝缘层104的另一个面上的布线层102上形成闭合的通孔105，通过第一电镀处理在通孔105内部以及从通孔105内露出的另一个面的布线层101和绝缘层的一个面上的布线层102上覆盖镀层106后，通过进行第二电镀处理，在通孔105内的第一电镀层106上层积第二电镀层107，通过这些电镀层电连接绝缘层104的两面的布线层。
接着，作为形成填孔的方法的一个例子，有例如专利文献2所示的方法(现有例2-1)。此方法为，如图27所示，在表面设有铜电路201的双面铜片层积板202上，通过将环氧树脂层203层叠后，进行激光加工，形成辅助孔(via hole)204，通过在铜电路201的表面进行活性化处理、实施无电解铜镀处理，在铜电路201的表面的活性化区域205上形成无电解铜镀层206，通过使Pd触媒207附着在铜电路201以及环氧树脂层203的露出表面上、进行无电解铜镀处理，在铜电路201以及环氧树脂层203的露出表面上形成电镀种子层208，通过进行电解铜镀处理在电镀种子层208上形成电解铜镀层209，从而埋设辅助孔。
并且，在专利文献2中，还提出有利用一般的填孔的组合多层布线基板构造(现有例2-2)。此方法为，如图28所示，在两面设有铜电路22 1且在内部设有贯通导体222、电源层223、以及GND层224等的双面铜片层积板225上，通过由环氧树脂层226形成的层间绝缘膜，设置多层构成电子电路图案的铜布线层227，该多层铜布线层227之间通过埋设辅助孔的通孔228相互连接。
作为其他形成填孔的方法，有例如专利文献3所示的方法(现有例3)。此方法为，如图29所示，在具有起模性薄膜301的被压缩性的多孔质基材302上设置贯通孔303，通过向上述贯通孔303中填充导电性糊剂304，使糊剂中的粘合剂成分渗透到多孔质基材302中，从而通过使糊剂中导电物质相对于粘合剂的构成比例增大的工序，以及在剥离了起模性薄膜301的基材面上贴合金属箔305，并加热加压，压缩层积基材的工序，使导电物质致密化，从而实现金属箔之间的电连接。
专利文献1：特开2002-26515号公报(段落[0042]～[0061]、图1～图9)
专利文献2：专利第3596476号公报(段落[0005]、[0058]～[0068]、图3、图4、图8)
专利文献3：专利第2601128号公报(段落[0018]～[0019]、图1)
发明内容
但是，近些年，由于对电子设备追求以外观美观以及操作性和移动性提高为目的的基于人体工学的设计性，对印刷布线基板的形状自由度的提高，特别是曲面化的要求变得更高，仅通过现有的多层印刷布线基板的层间连接一直以来使用的通孔构造的细微化、高可靠性化等的措施，不可能解决以下课题：由于在弯曲印刷布线基板时产生的通孔内壁面、通孔内壁面-电绝缘基材之间、通孔焊环-电绝缘基材之间、通孔内壁面-通孔底面之间、以及通孔底面-构成表层电路的导电体层之间产生的弯曲应力、拉伸应力、压缩应力、以及剪切应力，由通孔-基板之间的剥离、通孔裂缝等引发的信号断路等电故障发生，因此印刷布线基板的曲面化较困难。
本发明的目的在于提出一种用于解决上述现有的技术中存在的问题的结构，提供一种适合曲面化的印刷布线基板以及半导体封装，能够降低印刷布线基板曲面化时在通孔内壁面、通孔内壁面-电绝缘基材之间、通孔焊环-电绝缘基材之间、通孔内壁面-通孔底面之间、以及通孔底面-构成表层电路的导电体层之间产生的弯曲应力、拉伸应力、压缩应力、以及剪切应力，不会产生以各种应力为主要原因引起的通孔-基板之间的剥离、通孔裂缝等引发的信号断路等电故障的发生。
在本发明的第一观点中的印刷布线基板中，具有：第一布线层；形成于上述第一布线层，且具有贯通上述第一布线层的通孔用预孔的电绝缘基材；以及形成于上述电绝缘基材上，且通过上述通孔用预孔与上述第一布线层电连接的第二布线层，
上述第二布线层中，在配置在至少上述通孔用预孔附近的部位上形成有缓和上述电绝缘基材曲面化时产生的弯曲应力、拉伸应力、压缩应力、以及剪切应力的应力缓和部。
在本发明的上述印刷布线基板中，优选上述应力缓和部是去除了配置在至少上述通孔用预孔附近设置的第二布线层的一部分而得到的空处。
在本发明的上述印刷布线基板中，优选上述应力缓和部至少在上述空间中埋设有比上述第二布线层所使用的材料的杨氏模量更低的材料。
在本发明的上述印刷布线基板中，优选第二布线层具有：沿着上述通孔用预孔的表面以均匀厚度形成的模孔连接部；以及设置在上述通孔用预孔周围的通孔焊环部。
在本发明的上述印刷布线基板中，优选上述应力缓和部形成为上述模孔连接部和上述通孔焊环部的一个或者两个上。
在本发明的上述印刷布线基板中，优选上述应力缓和部形成为从垂直于上述电绝缘基材的平面的方向来看，与上述电绝缘基材的弯曲方向相对应的一个或者两个以上的大致多角形。
在本发明的上述印刷布线基板中，优选上述应力缓和部至少与上述通孔用预孔和上述电绝缘基材的一个或者两个的表面相接触。
在本发明的上述印刷布线基板中，优选上述应力缓和部形成为筛孔状。
在本发明的上述印刷布线基板中，优选上述第二布线层具有填充上述通孔用预孔的内部而形成的填孔连接部；以及设置于上述通孔用预孔周围的通孔焊环部。
在本发明的上述印刷布线基板中，优选上述应力缓和部至少形成在上述填孔连接部上，且从垂直于上述电绝缘基材的平面的方向来看至少通过上述填孔连接部的中心轴。
在本发明的上述印刷布线基板中，优选上述应力缓和部至少与上述通孔用预孔和上述第一布线层的一个或者两个的表面相接触。
在本发明的上述印刷布线基板中，优选上述应力缓和部在上述填孔连接部的表面侧开口。
在本发明的上述印刷布线基板中，优选上述应力缓和部朝向上述填孔连接部的表面侧或者上述第一布线层侧前端尖锐化。
在本发明的第二观点中的印刷布线基板中，其特征在于，在上述第一布线层上交替层积上述电绝缘基材和上述第二布线层，各上述第二布线层之间相互通过上述通孔用预孔电连接。
在本发明的上述印刷布线基板中，优选上述各电绝缘基材的上述通孔用预孔，从垂直于上述第一布线层的表面的方向来看，设置为重叠的位置。
在本发明的第三观点中的半导体封装中，其特征在于，具有上述印刷布线基板、以及安装在上述印刷布线基板上的半导体芯片。
发明效果
根据本发明(技术方案1-16)，能够缓和印刷布线基板曲面化时在通孔内壁面、通孔内壁面-电绝缘基材之间、通孔焊环-电绝缘基材之间、通孔内壁面-通孔底面之间、以及通孔底面-构成表层电路的导电体层之间产生的弯曲应力、拉伸应力、压缩应力、以及剪切应力，因此不会产生以各种应力为主要原因引起的通孔-基板之间的剥离、通孔裂缝等引发的信号断路等电故障的发生，能够容易地将印刷布线基板曲面化。
根据本发明(技术方案2、3)，通过削除第二布线层的一部分的结构作为应力缓和部，能够缓和印刷布线基板曲面化时导体层产生的应力，使印刷布线基板曲面化成为可能。
附图说明
图1是示意性地表示本发明的实施方式1的印刷布线基板(模孔型)的结构，(a)为部分平面图、(b)为A-A’间的部分截面图、(c)为B-B’间的部分截面图。
图2是用于说明本发明的实施方式1的印刷布线基板(模孔型)的制造方法的工序部分截面图。
图3是示意性地表示本发明的实施方式1的印刷布线基板(模孔型)的制造方法中所使用的用于形成布线层的掩模的结构的部分平面图。
图4是示意性地表示本发明的实施方式1的印刷布线基板(模孔型)的曲面化实施时的状态，(a)为部分平面图、以及(b)为C-C’间的部分截面图。
图5是示意性地表示本发明的实施方式2的印刷布线基板(模孔型)的结构，(a)为部分平面图、(b)为A-A’间的部分截面图、(c)为B-B’间的部分截面图。
图6是示意性地表示本发明的实施方式2的印刷布线基板(模孔型)的曲面化实施时的状态，(a)为部分平面图、以及(b)为C-C’间的部分截面图。
图7是示意性地表示本发明的实施方式3的印刷布线基板(模孔型)的结构，(a)为部分平面图、(b)为A-A’间的部分截面图、(c)为B-B’间的部分截面图。
图8是示意性地表示本发明的实施方式3的印刷布线基板(模孔型)的曲面化实施时的状态，(a)为部分平面图、以及(b)为C-C’间的部分截面图。
图9是示意性地表示本发明的实施方式4的印刷布线基板(填孔型)的结构，(a)为部分平面图、(b)为A-A’间的部分截面图、(c)为B-B’间的部分截面图。
图10是用于说明本发明的实施方式4的印刷布线基板(填孔型)的制造方法的工序部分截面图。
图11是示意性地表示本发明的实施方式4的印刷布线基板(填孔型)的制造方法中所使用的用于形成布线层的掩模的结构的部分平面图。
图12是示意性地表示本发明的实施方式4的印刷布线基板(填孔型)的曲面化实施时的状态，(a)为部分平面图、以及(b)为C-C’间的部分截面图。
图13是本发明的实施方式4的印刷布线基板(填孔型)层积，作为多层印刷布线基板的情况，(a)为截面图、以及(b)为其曲面化实施时的截面图。
图14是示意性地表示本发明的实施方式5的印刷布线基板(填孔型)的结构，(a)为部分平面图、(b)为A-A’间的部分截面图、(c)为B-B’间的部分截面图。
图15是示意性地表示本发明的实施方式5的印刷布线基板(填孔型)的曲面化实施时的状态，(a)为部分平面图、以及(b)为C-C’间的部分截面图。
图16是示意性地表示本发明的实施方式6的印刷布线基板(填孔型)的结构，(a)为部分平面图、(b)为A-A’间的部分截面图、(c)为B-B’间的部分截面图。
图17是用于说明本发明的实施方式6的印刷布线基板(填孔型)的制造方法的工序部分截面图。
图18是示意性地表示本发明的实施方式6的印刷布线基板(填孔型)的曲面化实施时的状态，(a)为部分平面图、以及(b)为C-C’间的部分截面图。
图19是示意性地表示本发明的实施方式7的印刷布线基板(填孔型)的结构，(a)为部分平面图、(b)为A-A’间的部分截面图、(c)为B-B’间的部分截面图。
图20是示意性地表示本发明的实施方式7的印刷布线基板(填孔型)的曲面化实施时的状态，(a)为部分平面图、以及(b)为C-C’间的部分截面图。
图21是示意性地表示本发明的实施方式8的印刷布线基板(填孔型)的结构，(a)为部分平面图、(b)为A-A’间的部分截面图、(c)为B-B’间的部分截面图。
图22是示意性地表示本发明的实施方式8的印刷布线基板(填孔型)的曲面化实施时的状态，(a)为部分平面图、以及(b)为C-C’间的部分截面图。
图23是示意性地表示本发明的实施方式9的印刷布线基板(填孔型)的结构，(a)为部分平面图、(b)为A-A’间的部分截面图、(c)为B-B’间的部分截面图。
图24是示意性地表示本发明的实施方式9的印刷布线基板(填孔型)的曲面化实施时的状态，(a)为部分平面图、以及(b)为C-C’间的部分截面图。
图25是示意性地表示本发明的实施方式10的半导体封装的结构的截面图。
图26是示意性地表示现有例1(专利文献1)的印刷布线基板(模孔型)的结构的截面图。
图27是用于说明现有例2-1(专利文献2)的印刷布线基板(填孔型)的制造方法的工序部分截面图。
图28是示意性地表示现有例2-2(专利文献2)的层积印刷布线基板(填孔型)的多层布线基板的结构的截面图。
图29是用于说明现有例3(专利文献3)的印刷布线基板(填孔型)的制造方法的工序部分截面图。
标号说明
1   印刷布线基板
2   半导体封装
11  金属箔(Cu箔，第一布线层)
12  电绝缘基材
12a 通孔用预孔
13  无电解Cu层
14  光致抗蚀层
14a 应力缓和部形成用光致抗蚀层
15  掩模
15a 布线图案
15b 应力缓和部图案
16  布线层(电解Cu层，第二布线层)
16a 模孔连接部
16b 通孔内壁部
16c 通孔底部
16d 通孔焊环部
16e 布线部
17  应力缓和部
26  布线层(电解Cu层)
26a 填孔连接部
26b 通孔内壁部
26c 通孔底部
26d 通孔焊环部
26e 布线部
27  应力缓和部用糊剂
28  粘合剂层
30  半导体芯片(LSI)
31  焊线(bonding wire)(Au线)
32  封固树脂(环氧树脂)
101、102 布线层
103 底板
104 绝缘层
105 通孔
106、107 镀层
201 铜电路
202 双面铜片层积板
203 环氧树脂层
204 辅助孔
205 活性化区域
206 无电解铜镀层
207 Pd触媒
208 电镀种子层
209 电解铜镀层
221 铜电路
222 贯通导体
223 电源层
224 GND层
225 双面铜片层积板
226 环氧树脂层
227 铜布线层
228 通孔
301 起模性薄膜
302 多孔质基材
303 贯通孔
304 导电性糊剂
305 金属箔
具体实施方式
以下利用附图说明本发明的实施方式1的印刷布线基板(模孔型)。图1是示意性地表示本发明的实施方式1的印刷布线基板(模孔型)的结构，(a)为部分平面图、(b)为A-A’间的部分截面图、(c)为B-B’间的部分截面图。
印刷布线基板1为模孔型的印刷布线基板，具有金属箔11、电绝缘基材12、布线层16、以及应力缓和部17。其中，所谓模孔，一般为在沿通孔用预孔的表面实施与布线部16e同时形成的金属镀(例如，铜镀)的通孔中，在通孔上仅形成与布线层厚度(均匀厚度)相同的金属镀层。因此，在通孔内部没有完全填充导电体。
金属箔11形成于板状的电绝缘基材1 2的一侧的表面(第一表面)的整个表面上，例如，可以使用Cu箔。金属箔11利用第一表面堵塞电绝缘基材12的通孔用预孔12a。金属箔11与布线层16的通孔底部16c密合。另外，虽然图中未示出，金属箔11有时通过蚀刻剩余一部分，作为布线层，或者全部除去。
电绝缘基材12为由电绝缘材料形成的板状的基材，例如，可以使用热可塑性树脂、热硬化性树脂、以及液晶聚合物等。电绝缘基材12的第一表面的整个表面上形成(贴附)有金属箔11。电绝缘基材12在预定的位置上，形成有从布线层16的布线部16e一侧的面(第二表面)至第一表面贯通的通孔用预孔12a。另外，通孔用预孔12a没有贯穿金属箔11。电绝缘基材12在第二表面至通孔用预孔12a的预定位置上形成有布线层16。
布线层16为在电绝缘基材12的第二表面至通孔用预孔12a的预定位置、以及从通孔用预孔12a露出的金属箔11的表面上形成的导电体层，例如，可以使用电解Cu镀等。布线层16为模孔连接部16a、通孔焊环部16d、以及布线部16e一体构成。模孔连接部16a为用于经由通孔用预孔12a将布线部16e与金属箔11(下层的布线层)通孔连接的部分，仅从通孔用预孔12a以及金属箔11的表面上形成与布线部16e厚度相同的导电体层，在通孔内部没有完全填充导电体。模孔连接部16a具有通孔内壁部16b和通孔底部16c。通孔内壁部16b为模孔连接部1 6a中形成在通孔用预孔12a的表面的预定位置上的部分。另外，通孔内壁部16b并未在通孔用预孔12a表面中的应力缓和部17的部分上形成。通孔底部16c为模孔连接部16a中形成于通孔用预孔12a内的金属箔11表面上的部分。通孔焊环部16d为形成于电绝缘基材12的第二表面上的通孔用预孔12a的周围的部分。布线部16e形成于电绝缘基材12的第二表面的预定位置上，构成表层电路。
应力缓和部17是缓和通孔附近的弯曲应力、拉伸应力、压缩应力、以及剪切应力等应力的部分，为通孔用预孔12a表面上未形成布线部16(通孔内壁部16b)的空处(blank portion)部分。应力缓和部17从垂直于平面的方向上看，与印刷布线基板1的弯曲方向对应地形成为一对大致四边形。
接着，利用附图对本发明的实施方式1的印刷布线基板(模孔型)的制造方法进行说明。图2是用于说明本发明的实施方式1的印刷布线基板(模孔型)的制造方法的工序部分截面图。图3是示意性地表示本发明的实施方式1的印刷布线基板(模孔型)的制造方法中所使用的用于形成布线层的掩模的结构的部分平面图。另外，图2相当于图1的B-B’截面图。
首先，在预先在一面上贴附有金属箔11的电绝缘基材12上形成通孔用预孔12a，使电绝缘基材12表面以及通孔用预孔12a内壁面上附着含有Pd触媒的溶液，通过无电解镀法将Pd触媒作为触媒形成无电解Cu层13(参照图2(a))。其中，通孔用预孔12a可以使用光刻、CO2激光、UV-YAG激光等形成。
其次，将光致抗蚀层14形成于电绝缘基材12上，通过掩模15(参照图3；具有除去了应力缓和部图案15b的布线图案15a的掩模)对光致抗蚀层14进行曝光、显影，除去与布线图案(图3的15a)相对应的部分的光致抗蚀层14(参照图2(b))。此时，剩下应力缓和部图案15b所对应的应力缓和部形成用光致抗蚀层14a。
接着，通过电解镀法形成布线层16(电解Cu层)(参照图2(c))。
接着，除去残存的光致抗蚀层(图2(c)的14)以及(光致抗蚀层14正下方的)无电解Cu层(图2(c)的13)(图2(d))。据此，能够形成具有应力缓和部17的模孔连接部(图1的16a)。
根据实施方式1，将印刷布线基板1在与一对应力缓和部17形成方向成大致直角的方向上保持曲率地弯曲时，能够缓和在通孔内壁部16b、通孔内壁部16b-电绝缘基材12之间、通孔焊环部16d-电绝缘基材12之间、通孔内壁部16b-通孔底部16c之间、以及通孔底部16c-金属箔11之间产生的弯曲应力、拉伸应力、压缩应力、以及剪切应力，不会产生以上述各种应力为主要原因引起的通孔-基板之间的剥离、通孔裂缝等引发的信号断路等的电故障的发生，印刷布线基板1能够容易地曲面化(参照图4)。
另外，在实施方式1中，应力缓和部17形成为大致四边形，但并不仅限于此，即使选择大致长方形、大致平行四边形、以及大致三角形等的大致多边形，不会有影响。此时，大致平行四边形的情况下，相对通孔内壁部16b的剪切方向的应力的应力缓和效果增大。大致三角形的情况下，对三角形底边方向伸长方向的弯曲方向的应力缓和效果增大。以及，在大致三角形的情况下，将应力缓和部17设置为以通孔底部16c侧为三角形的底边侧的情况下，将印刷布线基板1弯曲成图1(a)的电绝缘基材12的表面凹进的曲面形状时，得到特别大的应力缓和效果，将应力缓和部17设置为以通孔底部16c侧为三角形顶点侧的情况下，将印刷布线基板1弯曲成图1(a)的电绝缘基材12的表面凸出的曲面形状时，得到特别大的应力缓和效果。并且，考虑到应力缓和部17为大致长方形、大致平行四边形、以及大致三角形时印刷布线基板1的弯曲方向，也可以为各边的长度不同的形状。
并且，在实施方式1中，在模孔连接部16a的通孔内壁部16b上，形成有从相对于印刷布线基板1的平面垂直的方向来看，一对应力缓和部17形成在相对的区域上，但并不仅限于此，例如，应力缓和部17形成在四处，通过分别设置成从相对于印刷布线基板1的平面垂直的方向来看位于相对的区域上，能够将印刷布线基板1的曲面化自由度由1自由度提高至2自由度。亦即，应力缓和部17形成在多处，通过分别设置成从相对于印刷布线基板1的平面垂直的方向来看，位于相对的区域上，能够任意设定上述印刷布线基板1的曲面化自由度。
并且，印刷布线基板1的弯曲方向也并不仅限于如图4(b)所示的布线部16e侧的面凸出的曲面形状，形成为布线部16e侧的面凹进的曲面形状、或者凹凸任意组合的曲面形状也不会有任何问题。
并且，将设置于模孔连接部16a上的应力缓和部17的形状根据印刷布线基板1的弯曲方向或曲率半径的大小，例如印刷布线基板1内的曲率半径为大的弯曲形状和曲率半径小的弯曲形状混合的情况下，在曲率半径大的区域形成将大致三角形的顶点配置在弯曲中心附近的应力缓和部17，在曲率半径小的区域形成大致长方形或大致平行四边形的应力缓和部17等，通过在相同印刷布线基板1内适当选择设置，能够得到在各处的应力缓和效果，能够缓和印刷布线基板1整体的应力。
其中，也可以层积两张以上的印刷布线基板1，作为多层印刷布线基板使用。此时，模孔连接部16a内侧的空间(包括应力缓和部17)也可以填充环氧树脂等绝缘性树脂。另外，一般电解Cu层的杨氏模量为约160GPa，与环氧系树脂的杨氏模量1.5～2GPa相比要大100倍左右，因此对本发明的应力缓和效果不会有任何妨碍。
实施方式2
利用附图对本发明的实施方式2的印刷布线基板(模孔型)进行说明。图5是示意性地表示本发明的实施方式2的印刷布线基板(模孔型)的结构，(a)为部分平面图、(b)为A-A’间的部分截面图、(c)为B-B’间的部分截面图。图6是示意性地表示本发明的实施方式2的印刷布线基板(模孔型)的曲面化实施时的状态，(a)为部分平面图、以及(b)为C-C’间的部分截面图。
实施方式2的印刷布线基板，应力缓和部17除了形成在模孔连接部16a的通孔内壁部16b之外，也形成在通孔焊环部16d上这一点与实施方式1不同(参照图5)。实施方式2的应力缓和部17为通孔用预孔12a以及其周围的电绝缘基材12的表面(第二表面)中未形成布线层16(通孔内壁部16b)的部分。应力缓和部17与印刷布线基板1的弯曲方向相对应地形成为一对大致多边形(例如大致四边形)。其他的结构与实施方式1相同。并且，实施方式2的印刷布线基板的制造方法除了与应力缓和部17相关的部分(掩模(图3的15))的应力缓和部图案(图3的15b)、以及应力缓和部形成用的光致抗蚀层(图2的14a)之外，与实施方式1相同。
根据实施方式2，与实施方式1相同地，将印刷布线基板1在与一对应力缓和部17形成方向成大致直角的方向上保持曲率地弯曲时，能够缓和在通孔内壁部16b、通孔内壁部16b-电绝缘基材12之间、通孔焊环部16d-电绝缘基材12之间、通孔内壁部16b-通孔底部16c之间、以及通孔底部16c-金属箔11之间产生的弯曲应力、拉伸应力、压缩应力、以及剪切应力，不会产生以上述各种应力为主要原因引起的通孔-基板之间的剥离、通孔裂缝等引发的信号断路等电故障的发生，印刷布线基板1能够容易地曲面化(参照图6)。
并且，由于应力缓和部17除了通孔内壁部16b之外还形成于通孔焊环部16d，因此与实施方式1相比，对通孔焊环部16d-电绝缘基材12之间的应力降低效果更明显。
另外，在实施方式2中，应力缓和部17除了模孔连接部16a的内壁面之外还形成于通孔焊环部16d，但也可以仅形成于通孔焊环部16d。这样，仅在通孔焊环部16d形成应力缓和部17的构造，能够适用于弯曲印刷布线基板1时的曲率较小的情况下这种产生的应力较小的情况。
实施方式3
利用附图对本发明的实施方式3的印刷布线基板(模孔型)进行说明。图7是示意性地表示本发明的实施方式3的印刷布线基板(模孔型)的结构，(a)为部分平面图、(b)为A-A’间的部分截面图、(c)为B-B’间的部分截面图。图8是示意性地表示本发明的实施方式3的印刷布线基板(模孔型)的曲面化实施时的状态，(a)为部分平面图、以及(b)为C-C’间的部分截面图。
实施方式3的印刷布线基板在应力缓和部17形成为筛孔状这一点与实施方式1、2不同(参照图7)。其中，筛孔状是指应力缓和部17分割呈方格状(岛状)的多个。例如，正方形的应力缓和部17形成为棋盘的方格状，圆形的应力缓和部17设置为格子状。另外，在各应力缓和部17之间形成有网状的布线层16(通孔内壁部16b)。其他的结构与实施方式1、2相同。并且，实施方式3的印刷布线基板的制造方法除了与应力缓和部17相关的部分(掩模(图3的15))的应力缓和部图案(图3的15b)、以及应力缓和部形成用的光致抗蚀层(图2的14a)之外，与实施方式1、2相同。
根据实施方式3，在印刷布线基板1保持曲率地弯曲时，能够缓和在通孔内壁部16b、通孔内壁部16b-电绝缘基材12之间、通孔焊环部16d-电绝缘基材12之间、通孔内壁部16b-通孔底部16c之间、以及通孔底部16c-金属箔11之间产生的弯曲应力、拉伸应力、压缩应力、以及剪切应力，不会产生以上述各种应力为主要原因引起的通孔-基板之间的剥离、通孔裂缝等引发的信号断路等电故障的发生，印刷布线基板1能够容易地曲面化(参照图8)。
并且，由于应力缓和部17为筛孔状，因此不仅印刷布线基板1的弯曲方向为图8(a)的电绝缘基材12表面凸出的曲面形状，并且对于电绝缘基材12表面凹进的曲面形状、或者是凹凸任意组合的曲面形状，也能够比实施方式1、2的应力缓和效果更大，且以比实施方式1、2简单的构造得到不依赖于印刷布线基板1的弯曲方向的自由度的应力缓和效果。
实施方式4
利用附图对本发明的实施方式4的印刷布线基板(填孔型)进行说明。图9是示意性地表示本发明的实施方式4的印刷布线基板(填孔型)的结构，(a)为部分平面图、(b)为A-A’间的部分截面图、(c)为B-B’间的部分截面图。
本发明的实施方式4的印刷布线基板1为填孔型的印刷布线基板，布线层26和应力缓和部17的结构与实施方式1～3不同。其他的结构与实施方式1～3相同。其中，填孔型是指一般在通孔用预孔12a填充导电材料形成的通孔中，有利于在通孔上重叠通孔的叠孔构造中适用的通孔构造。
布线层26为在电绝缘基材12的第二表面至通孔用预孔12a的预定位置、以及从通孔用预孔12a露出的金属箔11的表面上形成的导电体层，例如，可以使用电解Cu镀，以Cu粒子以及环氧树脂为主要成分的导电性糊剂等。布线层26为填孔连接部26a、通孔焊环部26d、以及布线部26e一体构成。填孔连接部26a为用于经由通孔用预孔12a将布线部26e与金属箔11(下层的布线层)通孔连接的部分，通孔用预孔12a的内部填充有导电体，在应力缓和部17中除去导电体。通孔焊环部26d为形成于电绝缘基材12的第二表面上的通孔用预孔12a的周围的部分。布线部26e形成于电绝缘基材12的第二表面的预定位置上，构成表层电路。
应力缓和部17为缓和通孔附近的弯曲应力、拉伸应力、压缩应力、以及剪切应力等应力的部分，是从填孔连接部26a表面侧的预定部位除去导电体的部分。应力缓和部17从相对于印刷布线基板1的平面垂直的方向上看，形成为与印刷布线基板1的弯曲方向对应的大致长方形，大致长方形的长边方向的两端从通孔用预孔12a的一部分露出，底部为平坦面。
接着，利用附图对本发明的实施方式4的印刷布线基板(填孔型)的制造方法进行说明。图10是用于说明本发明的实施方式4的印刷布线基板(填孔型)的制造方法的工序部分截面图。图11是示意性地表示本发明的实施方式4的印刷布线基板(填孔型)的制造方法中所使用的用于形成布线层的掩模的结构的部分平面图。另外，图10相当于图9的B-B’间截面图。
首先，在预先在一面上贴附有金属箔11的电绝缘基材12上形成通孔用预孔12a，使电绝缘基材12表面以及通孔用预孔12a内壁面上附着含有Pd触媒的溶液，通过无电解镀法以Pd触媒用作触媒形成无电解Cu层13(参照图10(a))。其中，通孔用预孔12a可以使用光刻、CO2激光、UV-YAG激光等形成。
其次，将光致抗蚀层14形成于电绝缘基材12上，通过掩模15(参照图11；具有布线图案15a的掩模)对光致抗蚀层14进行曝光、显影，除去与布线图案(图11的15a)对应的部分的光致抗蚀层14(参照图10(b))。
接着，通过电解镀法形成布线层26(电解Cu层)后，除去残存的光致抗蚀层(图10(b)的14)以及(光致抗蚀层14正下方的)无电解Cu层(图10(b)的13)(参照图10(c))。此时，形成未图示的光致抗蚀层，经由未图示的掩模对光致抗蚀层实施曝光、显影、再次实施电解镀，使布线层26形成为完全填充通孔内部的厚度，形成填孔连接部(图9的26a)。另外，在图10(c)中，通孔用预孔12a的内部是以电解Cu层填充的，但也可以使用以Cu粒子以及环氧树脂等为主要成分的导电性糊剂填充。
接着，使用光刻、CO2激光、UV-YAG激光等方法在布线部26形成应力缓和部17(参照图10(d))。
另外，在实施方式4中，在应力缓和部17形成后，应力缓和部17为空间，也可以在应力缓和部17的空间填充环氧树脂等绝缘性树脂。一般电解Cu的杨氏模量为约160GPa，与环氧系树脂的杨氏模量1.5～2GPa相比要大100倍左右，因此对本发明的应力缓和效果不会有任何妨碍。
根据实施方式4，在将印刷布线基板1在与应力缓和部17的长边方向成大致直角的方向上保持曲率地弯曲时，能够缓和在通孔内壁部26b、通孔内壁部26b-电绝缘基材12之间、通孔焊环部26d-电绝缘基材12之间、通孔内壁部26b-通孔底部26c之间、以及通孔底部26c-金属箔11之间产生的弯曲应力、拉伸应力、压缩应力、以及剪切应力，不会产生以上述各种应力为主要原因引起的通孔-基板之间的剥离、通孔裂缝等引发的信号断路等电故障的发生，印刷布线基板1能够容易地曲面化(参照图12)。
并且，在实施方式4中，在通孔用预孔12a内部的填孔连接部26a上，形成有通过填孔的中心的一处应力缓和部17，但并不仅限于此，例如，应力缓和部17形成为两部分，分别设置成从垂直于印刷布线基板1的平面的方向来看互相交叉，从而能够将印刷布线基板1的曲面化自由度由1自由度提高至2自由度。亦即，应力缓和部17形成在多处，通过分别设置成从垂直于印刷布线基板1的平面的方向来看相互交叉，能够任意设定上述印刷布线基板1的曲面化自由度。
并且，印刷布线基板1的弯曲方向也并不仅限于如图12(a)所示的电绝缘基材12的表面凸出的曲面形状，形成为电绝缘基材12的表面凹进的曲面形状、或者凹凸任意组合的曲面形状也不会有任何问题。
另外，也可以层积两张以上具有填孔连接部26a的印刷布线基板1，作为多层印刷布线基板使用(参照图13)。并且，通过使应力缓和部17的(从与平面垂直的方向来看)短边方向的宽度比填孔连接部26a的底面(小径侧的表面)的直径小，能够适用于在通孔上形成通孔的叠孔，此时也能够得到本发明的应力缓和效果(参照图13)。
实施方式5
利用附图对本发明的实施方式5的印刷布线基板(填孔型)进行说明。图14是示意性地表示本发明的实施方式5的印刷布线基板(填孔型)的结构，(a)为部分平面图、(b)为A-A’间的部分截面图、(c)为B-B’间的部分截面图。图15是示意性地表示本发明的实施方式5的印刷布线基板(填孔型)的曲面化实施时的状态，(a)为部分平面图、以及(b)为C-C’间的部分截面图。
实施方式5的印刷布线基板中，应力缓和部17的形状与实施方式4不同。应力缓和部17形成为从垂直于印刷布线基板1的平面的方向来看，表面侧与印刷布线基板1的弯曲方向对应地形成为大致长方形，大致长方形的长边方向的两端从通孔用预孔12a的一部分露出，底部被前端尖锐化(前端也可以为圆形)。其他的结构与实施方式4相同。并且，实施方式5的印刷布线基板的制造方法除了与应力缓和部17的形状相关的部分之外，与实施方式4相同。
根据实施方式5，将印刷布线基板1在与应力缓和部17的长边方向成大致直角方向上保持曲率地弯曲时，能够缓和在通孔内壁部26b、通孔内壁部26b-电绝缘基材12之间、通孔焊环部26d-电绝缘基材12之间、通孔内壁部26b-通孔底部26c之间、以及通孔底部26c-金属箔11之间产生的弯曲应力、拉伸应力、压缩应力、以及剪切应力，不会产生以上述各种应力为主要原因引起的通孔-基板之间的剥离、通孔裂缝等引发的信号断路等电故障的发生，印刷布线基板1能够容易地曲面化(参照图15)
并且，实施方式5与实施方式4相比，对于印刷布线基板1的弯曲方向为图15(a)的电绝缘基材12的表面凸出的曲面形状，尤其是应力缓和效果增大。
实施方式6
利用附图对本发明的实施方式6的印刷布线基板(填孔型)进行说明。图16是示意性地表示本发明的实施方式6的印刷布线基板(填孔型)的结构，(a)为部分平面图、(b)为A-A’间的部分截面图、(c)为B-B’间的部分截面图。
本发明的实施方式6的印刷布线基板1为填孔型的印刷布线基板，布线层26的构成和埋有应力缓和用隔片27作为应力缓和部这两点与实施方式4、5不同。其他的结构与实施方式4、5相同。
布线层26为在电绝缘基材12的第二表面至通孔用预孔12a的预定位置、以及从通孔用预孔12a露出的金属箔11的表面上形成的导电体层，例如，可以使用电解Cu镀、以Cu粒子以及环氧树脂为主要成分的导电性糊剂等。布线层26为填孔连接部26a、通孔焊环部26d、以及布线部26e一体构成。填孔连接部26a是用于经由通孔用预孔12a将布线部26e与金属箔11(下层的布线层)通孔连接的部分，在通孔用预孔12a的内部，除了设置有应力缓和用隔片27的部分之外，填充有导电体。通孔焊环部26d为形成于电绝缘基材1 2的第二表面上的通孔用预孔12a的周围的部分。布线部26e形成于电绝缘基材12的第二表面的预定位置上，构成表层电路。
应力缓和用隔片27为缓和通孔附近的弯曲应力、拉伸应力、压缩应力、以及剪切应力等的应力的应力缓和部，是设置于填孔连接部26a的底面侧的预定部位的部分。应力缓和用隔片27位于通孔用预孔12a内，设置于金属箔11上，底部为与金属箔11接触的平坦面，前端被尖锐化(前端也可以为圆形)，处于埋设于填孔连接部26a中，从印刷布线基板1的表面看不到的状态。应力缓和用隔片27的前端的棱线设置为与印刷布线基板1的弯曲方向对应。应力缓和用隔片27可以使用例如环氧类树脂等。
接着，利用附图对本发明的实施方式6的印刷布线基板(填孔型)的制造方法进行说明。图17是用于说明本发明的实施方式6的印刷布线基板(填孔型)的制造方法的工序部分截面图。另外，图17相当于图16的B-B’截面。
首先，通过电沉积法在金属箔11上形成应力缓和用隔片27。另一方面，在电绝缘基材12上形成通孔用预孔12a，在电绝缘基材12的底面上形成粘合剂层28。然后，将应力缓和用隔片27***通孔用预孔12a，通过粘合剂层28将电绝缘基材12与金属箔11贴合(参照图17(a))。
接着，使电绝缘基材12表面、通孔用预孔12a内壁面、以及应力缓和用隔片27表面上附着含有Pd触媒的溶液，通过无电解镀法以Pd触媒用作触媒形成无电解Cu层13后，在电绝缘基材12上形成光致抗蚀层14，通过掩模15(参照图11；具有布线图案15a的掩模)对光致抗蚀层14进行曝光、显影，除去与布线图案(图11的15a)对应的部分的光致抗蚀层14(参照图17(b))。
接着，通过电解镀法形成布线层26(电解Cu层)(参照图17(c))。此时，形成未图示的光致抗蚀层，通过未图示的掩模对光致抗蚀层实施曝光、显影、再次实施电解镀，使布线层26形成为完全填充通孔内部的厚度，形成填孔连接部26a。另外，在图17(c)中，通孔用预孔12a的内部是以电解Cu层填充的，也可以使用以Cu粒子以及环氧树脂等为主要成分的导电性糊剂填充。
接着，除去残存的光致抗蚀层(图17(c)的14)以及(光致抗蚀层14正下方的)无电解Cu层(图17(c)的13)(参照图17(d))。
根据实施方式6，在将印刷布线基板1在与应力缓和用隔片27的顶部棱线方向成大致直角的方向上保持曲率地弯曲时，能够缓和在通孔内壁部26b、通孔内壁部26b-电绝缘基材12之间、通孔焊环部26d-电绝缘基材12之间、通孔内壁部26b-通孔底部26c之间、以及通孔底部26c-金属箔11之间产生的弯曲应力、拉伸应力、压缩应力、以及剪切应力，不会产生以上述各种应力为主要原因引起的通孔-基板之间的剥离、通孔裂缝等引发的信号断路等电故障的发生，印刷布线基板1能够容易地曲面化(参照图18)。并且，与实施方式4、5相比，对于印刷布线基板1的弯曲方向为电绝缘基材12的表面凹进的曲面形状，尤其是应力缓和效果增大。
另外，实施方式6也可以与实施方式4的图13同样地，层积两张以上印刷布线基板1，作为多层印刷布线基板使用，对本发明的应力缓和效果不会有任何影响。并且，能够适用于在通孔上形成通孔的叠孔，此时也能够得到本发明的应力缓和效果。
并且，印刷布线基板1的弯曲方向也并不仅限于如图18(b)所示的电绝缘基材12的表面凸出的曲面形状，形成为电绝缘基材12的表面凹进的曲面形状、或者凹凸任意组合的曲面形状也不会有任何问题。
实施方式7
利用附图对本发明的实施方式7的印刷布线基板(填孔型)进行说明。图19是示意性地表示本发明的实施方式7的印刷布线基板(填孔型)的结构，(a)为部分平面图、(b)为A-A’间的部分截面图、(c)为B-B’间的部分截面图。图20是示意性地表示本发明的实施方式7的印刷布线基板(填孔型)的曲面化实施时的状态，(a)为部分平面图、以及(b)为C-C’间的部分截面图。
实施方式7的印刷布线基板的应力缓和部17的形状与实施方式4、5不同。应力缓和部17通过填孔的中心轴，由填孔连接部26a的表面在金属箔11的表面上形成为圆柱状。其他的结构与实施方式4、5相同。并且，实施方式7的印刷布线基板的制造方法除了与应力缓和部17的形状相关的部分之外，与实施方式4、5相同。
根据实施方式7，在将印刷布线基板1保持曲率地弯曲时，能够缓和在通孔内壁部26b、通孔内壁部26b-电绝缘基材12之间、通孔焊环部26d-电绝缘基材12之间、通孔内壁部26b-通孔底部26c之间、以及通孔底部26c-金属箔11之间产生的弯曲应力、拉伸应力、压缩应力、以及剪切应力，不会产生以上述各种应力为主要原因引起的通孔-基板之间的剥离、通孔裂缝等引发的信号断路等电故障的发生，印刷布线基板1能够容易地曲面化(参照图20)。
并且，由于圆柱状的应力缓和部17形成为通过填孔的中心轴，因此无需形成多个应力缓和部17，就能够以比实施方式4～6简单的构造得到不依赖于印刷布线基板1的弯曲方向的自由度的应力缓和效果。
另外，实施方式7也可以像实施方式4的图13一样，层积两张以上印刷布线基板1，作为多层印刷布线基板使用，对本发明的应力缓和效果不会有任何影响。并且，能够适用于在通孔上形成通孔的叠孔，此时也能够得到本发明的应力缓和效果。
并且，印刷布线基板1的弯曲方向也并不仅限于如图20(a)所示的电绝缘基材12的表面凸出的曲面形状，形成为电绝缘基材12的表面凹进的曲面形状、或者凹凸任意组合的曲面形状也不会有任何间题。
实施方式8
利用附图对本发明的实施方式8的印刷布线基板(填孔型)进行说明。图21是示意性地表示本发明的实施方式8的印刷布线基板(填孔型)的结构，(a)为部分平面图、(b)为A-A’间的部分截面图、(c)为B-B’间的部分截面图。图22是示意性地表示本发明的实施方式8的印刷布线基板(填孔型)的曲面化实施时的状态，(a)为部分平面图、以及(b)为C-C’间的部分截面图。
实施方式8的印刷布线基板的应力缓和部17的形状与实施方式4不同。应力缓和部17形成为在填孔连接部26a中，通过填孔的中心轴，前端形成为朝向金属箔11侧的圆锥状(前端也可以为圆形)。不管应力缓和部17的(金属箔11侧的)前端部是否到达金属箔11。其他的结构与实施方式4、5相同。并且，实施方式8的印刷布线基板的制造方法除了与应力缓和部17的形状相关的部分之外，与实施方式4相同。
根据实施方式8，在将印刷布线基板1保持曲率地弯曲时，能够缓和在通孔内壁部26b、通孔内壁部26b-电绝缘基材12之间、通孔焊环部26d-电绝缘基材12之间、通孔内壁部26b-通孔底部26c之间、以及通孔底部26c-金属箔11之间产生的弯曲应力、拉伸应力、压缩应力、以及剪切应力，不会产生以上述各种应力为主要原因引起的通孔-基板之间的剥离、通孔裂缝等引发的信号断路等电故障的发生，印刷布线基板1能够容易地曲面化(参照图22)。
并且，由于圆锥状的应力缓和部17形成为通过填孔的中心轴，因此无需形成多个应力缓和部17，就能够以比实施方式4～6更为简单的构造得到不依赖于印刷布线基板1的弯曲方向的自由度的应力缓和效果，且与实施方式7相比，对于印刷布线基板1的弯曲方向为图22(a)的电绝缘基材12的表面凸出的曲面形状，尤其是应力缓和效果增大。
实施方式9
利用附图对本发明的实施方式9的印刷布线基板(填孔型)进行说明。图23是示意性地表示本发明的实施方式9的印刷布线基板(填孔型)的结构，(a)为部分平面图、(b)为A-A’间的部分截面图、(c)为B-B’间的部分截面图。图24是示意性地表示本发明的实施方式9的印刷布线基板(填孔型)的曲面化实施时的状态，(a)为部分平面图、以及(b)为C-C’间的部分截面图。
实施方式9的印刷布线基板的应力缓和用隔片27的形状与实施方式6不同。应力缓和用隔片27位于通孔用预孔12a内，设置于金属箔11上，通过填孔的中心轴，前端形成为朝向填孔连接部26a的表面侧的圆锥状(前端也可以为圆形)，处于埋设于填孔连接部26a、从印刷布线基板1的表面看不到的状态。应力缓和用隔片27可以使用例如环氧类树脂等。不管应力缓和用隔片27的(填孔连接部26a的表面侧的)前端部是否到达填孔连接部26a的表面。其他的结构与实施方式6相同。并且，实施方式9的印刷布线基板的制造方法与实施方式6相同。
根据实施方式9，在将印刷布线基板1保持曲率地弯曲时，能够缓和在通孔内壁部26b、通孔内壁部26b-电绝缘基材12之间、通孔焊环部26d-电绝缘基材12之间、通孔内壁部26b-通孔底部26c之间、以及通孔底部26c-金属箔11之间产生的弯曲应力、拉伸应力、压缩应力、以及剪切应力，不会产生以上述各种应力为主要原因引起的通孔-基板之间的剥离、通孔裂缝等引发的信号断路等电故障的发生，印刷布线基板1能够容易地曲面化(参照图24)。
并且，由于圆锥状的应力缓和用隔片27形成为通过填孔的中心轴，因此无需形成多个应力缓和用隔片27，就能够以比实施方式4～6简单的构造得到不依赖于印刷布线基板1的弯曲方向的自由度的应力缓和效果，且与实施方式7、8相比，对于印刷布线基板1的弯曲方向为图24(a)的电绝缘基材12的表面凸出的曲面形状，尤其是应力缓和效果增大。
实施方式10
利用附图对本发明的实施方式10的半导体封装进行说明。图25是示意性地表示本发明的实施方式10的半导体封装的结构的截面图。另外，在实施方式10中，以使用实施方式1的印刷布线基板(模孔型)的半导体封装为例进行说明。并且，图25的印刷布线基板1相当于图1的B-B’截面。
半导体封装2是在印刷布线基板1(与图1相同的基板)上搭载半导体芯片30(例如，LSI(大规模集成电路))，半导体芯片30(的端子)与印刷布线基板1(的端子)之间通过焊线31电连接，使用封固树脂32覆盖半导体芯片30和焊线31，将其封闭。印刷布线基板1的模孔连接部16a通过未图示的布线层与对应的焊线31电连接。另外，半导体封装2也可以是不使用焊线31，通过凸点(未图示)将半导体芯片30与印刷布线基板1电连接的结构。
根据实施方式10，通过凸点(焊锡材料：未图示)将半导体封装2与安装基板(未图示)电连接、机械连接时，即使随着安装基板(未图示)的变形，印刷布线基板1向图25的箭头方向变形，由于在模孔连接部16a形成有应力缓和部17，因此不会产生以在通孔内壁面、通孔内壁面-电绝缘基材之间、通孔焊环-电绝缘基材之间、通孔内壁面-通孔底面之间、以及通孔底面-布线层之间产生的弯曲应力、拉伸应力、压缩应力、以及剪切应力为主要原因引起的通孔-基板之间的剥离、通孔裂缝等引发的信号断路等电故障的发生。
另外，在实施方式10中以实施方式1的印刷布线基板为例，但是并不仅限于此，即使选择实施方式2～9的任意一个印刷布线基板，也都能够得到相同的效果。
权利要求书(按照条约第19条的修改)
1. 一种印刷布线基板，具有：第一布线层；电绝缘基材，形成于上述第一布线层上，并且具有贯通上述第一布线层的通孔用预孔；导电体，形成于上述通孔用预孔的内部；以及第二布线层，形成于上述电绝缘基材上，并且通过上述导电体与上述第一布线层电连接，其特征在于，
至少在上述第二布线层的上述通孔用预孔附近、以及上述导电体的一个或者两个的部位上，形成有缓和将上述电绝缘基材曲面化时产生的弯曲应力、拉伸应力、压缩应力、以及剪切应力的应力缓和部。
2. 根据权利要求1所述的印刷布线基板，其特征在于，上述应力缓和部是去除了至少上述第二布线层的上述通孔用预孔附近、以及上述导电体的一个或者两个的部位的一部分而得到的空处。
3. 根据权利要求2所述的印刷布线基板，其特征在于，上述应力缓和部至少在上述空处中埋设有比上述第二布线层所使用的材料的杨氏模量低的材料。
4. 根据权利要求1至3中任一项所述的印刷布线基板，其特征在于，
上述第二布线层具有设置在上述通孔用预孔周围的通孔焊环部，
上述导电体是沿着上述通孔用预孔的表面以均匀厚度形成的模孔连接部。
5. 根据权利要求4所述的印刷布线基板，其特征在于，上述应力缓和部形成在上述模孔连接部和上述通孔焊环部的一个或者两个上。
6. 根据权利要求5所述的印刷布线基板，其特征在于，上述应力缓和部形成为从垂直于上述电绝缘基材的平面的方向来看，与上述电绝缘基材的弯曲方向相对应的一个或者两个以上的大致多边形。
7. 根据权利要求5或6所述的印刷布线基板，其特征在于，上述应力缓和部至少与上述通孔用预孔和上述电绝缘基材的一个或者两个的表面相接触。
8. 根据权利要求4至7中任一项所述的印刷布线基板，其特征在于，上述应力缓和部形成为筛孔状。
9. 根据权利要求1至3中任一项所述的印刷布线基板，其特征在于，上述第二布线层具有配置于上述通孔用预孔周围的通孔焊环部，
上述导电体是填充上述通孔用预孔的内部而形成的填孔连接部。
10. 根据权利要求9所述的印刷布线基板，其特征在于，上述应力缓和部至少形成在上述填孔连接部上，且从垂直于上述电绝缘基材的平面的方向来看至少通过上述填孔连接部的中心轴。
11. 根据权利要求9或10所述的印刷布线基板，其特征在于，上述应力缓和部至少与上述通孔用预孔和上述第一布线层的一个或者两个的表面相接触。
12. 根据权利要求9至11中任一项所述的印刷布线基板，其特征在于，上述应力缓和部在上述填孔连接部的表面侧开口。
13. 根据权利要求9至12中任一项所述的印刷布线基板，其特征在于，
上述应力缓和部朝向上述填孔连接部的表面侧或者上述第一布线层侧前端尖锐化。
14. 根据权利要求1至13中任一项所述的印刷布线基板，其特征在于，在上述第一布线层上交替层积上述电绝缘基材和上述第二布线层，
各上述第二布线层之间相互通过上述导电体电连接。
15. 根据权利要求14所述的印刷布线基板，其特征在于，各上述电绝缘基材的上述通孔用预孔，从垂直于上述第一布线层的表面的方向来看，设置在重叠的位置。
16. 根据权利要求1至15中任一项所述的印刷布线基板，其特征在于，上述第二布线层与上述导电体一体构成。
17. 一种印刷布线基板，其特征在于，具有：
上下两面具有布线层的电绝缘基材；以及形成于上述电绝缘基材上，并且在上述布线层之间电连接的导电体，
上述导电体的一部分上形成有应力缓和部。
18. 一种半导体封装，其特征在于，具有：
权利要求1至17中任一项所述的印刷布线基板；以及安装于上述印刷布线基板上的半导体芯片。

Claims (16)

1. 一种印刷布线基板，具有：第一布线层；电绝缘基材，形成于上述第一布线层上，并且具有贯通上述第一布线层的通孔用预孔；以及第二布线层，形成于上述电绝缘基材上，并且通过上述通孔用预孔与上述第一布线层电连接，其特征在于，
在上述第二布线层上，至少在配置在上述通孔用预孔附近的部位上，形成有缓和将上述电绝缘基材曲面化时产生的弯曲应力、拉伸应力、压缩应力、以及剪切应力的应力缓和部。
2. 根据权利要求1所述的印刷布线基板，其特征在于，上述应力缓和部是去除了配置在至少上述通孔用预孔附近的上述第二布线层的一部分而得到的空处。
3. 根据权利要求2所述的印刷布线基板，其特征在于，上述应力缓和部至少在上述空处中埋设有比上述第二布线层所使用的材料的杨氏模量低的材料。
4. 根据权利要求1至3中任一项所述的印刷布线基板，其特征在于，上述第二布线层具有：沿着上述通孔用预孔的表面以均匀的厚度形成的模孔连接部；以及配置在上述通孔用预孔周围的通孔焊环部。
5. 根据权利要求4所述的印刷布线基板，其特征在于，上述应力缓和部形成在上述模孔连接部和上述通孔焊环部的一个或者两个上。
6. 根据权利要求5所述的印刷布线基板，其特征在于，上述应力缓和部形成为从垂直于上述电绝缘基材的平面的方向来看，与上述电绝缘基材的弯曲方向相对应的一个或者两个以上的大致多边形。
7. 根据权利要求5或6所述的印刷布线基板，其特征在于，上述应力缓和部至少与上述通孔用预孔和上述电绝缘基材的一个或者两个的表面相接触。
8. 根据权利要求4至7中任一项所述的印刷布线基板，其特征在于，上述应力缓和部形成为筛孔状。
9. 根据权利要求1至3中任一项所述的印刷布线基板，其特征在于，上述第二布线层具有：填充上述通孔用预孔的内部而形成的填孔连接部；以及设置于上述通孔用预孔周围的通孔焊环部。
10. 根据权利要求9所述的印刷布线基板，其特征在于，上述应力缓和部至少形成在上述填孔连接部上，且从垂直于上述电绝缘基材的平面的方向来看至少通过上述填孔连接部的中心轴。
11. 根据权利要求9或10所述的印刷布线基板，其特征在于，上述应力缓和部至少与上述通孔用预孔和上述第一布线层的一个或者两个的表面相接触。
12. 根据权利要求9至11中任一项所述的印刷布线基板，其特征在于，上述应力缓和部在上述填孔连接部的表面侧开口。
13. 根据权利要求9至12中任一项所述的印刷布线基板，其特征在于，上述应力缓和部朝向上述填孔连接部的表面侧或者上述第一布线层侧前端尖锐化。
14. 根据权利要求1至13中任一项所述的印刷布线基板，其特征在于，在上述第一布线层上交替层积上述电绝缘基材和上述第二布线层，
各上述第二布线层之间相互通过上述通孔用预孔电连接。
15. 根据权利要求14所述的印刷布线基板，其特征在于，各上述电绝缘基材的上述通孔用预孔，从垂直于上述第一布线层的表面的方向来看，设置在重叠的位置。
16. 一种半导体封装，其特征在于，具有：
权利要求1至15中任一项所述的印刷布线基板；以及
安装在上述印刷布线基板上的半导体芯片。
CN200680033815.3A 2005-09-14 2006-09-01 印刷布线基板以及半导体封装 Pending CN101268723A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005267033 2005-09-14
JP267033/2005 2005-09-14

Publications (1)

Publication Number Publication Date
CN101268723A true CN101268723A (zh) 2008-09-17

Family

ID=37864811

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200680033815.3A Pending CN101268723A (zh) 2005-09-14 2006-09-01 印刷布线基板以及半导体封装

Country Status (4)

Country Link
US (1) US8119918B2 (zh)
JP (1) JPWO2007032213A1 (zh)
CN (1) CN101268723A (zh)
WO (1) WO2007032213A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101965097A (zh) * 2009-07-23 2011-02-02 揖斐电株式会社 印刷线路板及其制造方法
CN102159026A (zh) * 2010-02-12 2011-08-17 揖斐电株式会社 刚挠性电路板及其制造方法
CN103579167A (zh) * 2012-07-23 2014-02-12 矽品精密工业股份有限公司 半导体封装件及其制法
CN112088585A (zh) * 2018-05-07 2020-12-15 住友电气工业株式会社 印刷配线板和用于制造印刷配线板的方法
CN112363292A (zh) * 2015-04-30 2021-02-12 Lg伊诺特有限公司 透镜移动装置

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101529585B (zh) * 2006-10-20 2012-07-04 日本电气株式会社 电子设备的封装结构及封装制造方法
US7923645B1 (en) * 2007-06-20 2011-04-12 Amkor Technology, Inc. Metal etch stop fabrication method and structure
JP5248084B2 (ja) * 2007-10-26 2013-07-31 新光電気工業株式会社 シリコンインターポーザとこれを用いた半導体装置用パッケージおよび半導体装置
US8258410B2 (en) * 2008-01-26 2012-09-04 International Business Machines Corporation Construction of reliable stacked via in electronic substrates—vertical stiffness control method
TWI468093B (zh) * 2008-10-31 2015-01-01 Princo Corp 多層基板之導孔結構及其製造方法
JP2010259000A (ja) * 2009-04-28 2010-11-11 Murata Mfg Co Ltd 弾性表面波素子の製造方法
US8436252B2 (en) * 2009-06-30 2013-05-07 Ibiden Co., Ltd. Printed wiring board and method for manufacturing the same
KR101089986B1 (ko) * 2009-12-24 2011-12-05 삼성전기주식회사 캐리어기판, 그의 제조방법, 이를 이용한 인쇄회로기판 및 그의 제조방법
US8952519B2 (en) * 2010-01-13 2015-02-10 Chia-Sheng Lin Chip package and fabrication method thereof
US9860985B1 (en) 2012-12-17 2018-01-02 Lockheed Martin Corporation System and method for improving isolation in high-density laminated printed circuit boards
US20140174793A1 (en) * 2012-12-26 2014-06-26 Samsung Electro-Mechanics Co., Ltd. Printed circuit board and method for manufacturing the same
KR101474642B1 (ko) * 2013-05-23 2014-12-17 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판 제조 방법
US9397048B1 (en) * 2015-03-23 2016-07-19 Inotera Memories, Inc. Semiconductor structure and manufacturing method thereof
CN114980523A (zh) * 2016-08-19 2022-08-30 奈科斯特金技术私人有限公司 用于制造印刷电路板的方法
US10535585B2 (en) * 2017-08-23 2020-01-14 Semiconductor Components Industries, Llc Integrated passive device and fabrication method using a last through-substrate via
JP2019067937A (ja) 2017-10-02 2019-04-25 ソニーセミコンダクタソリューションズ株式会社 半導体装置、半導体装置の製造方法、及び、電子機器
CN111552405A (zh) * 2020-04-26 2020-08-18 业成科技（成都）有限公司 触控面板及微发光二极管显示模组的制备方法
CN117676335A (zh) * 2022-10-13 2024-03-08 荣耀终端有限公司 防抖机构、摄像模组及电子设备

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3452149A (en) * 1967-10-30 1969-06-24 Fred J Rinaldi Flexible electrical connector
JP2601128B2 (ja) 1992-05-06 1997-04-16 松下電器産業株式会社 回路形成用基板の製造方法および回路形成用基板
JP4127433B2 (ja) * 1998-09-17 2008-07-30 イビデン株式会社 多層ビルドアップ配線板及び多層ビルドアップ配線板の製造方法
JP2001144441A (ja) * 1999-11-05 2001-05-25 Three M Innovative Properties Co 多層両面配線基板とその製造方法
US6803528B1 (en) * 1999-11-05 2004-10-12 3M Innovative Properties Company Multi-layer double-sided wiring board and method of fabricating the same
US6555908B1 (en) * 2000-02-10 2003-04-29 Epic Technologies, Inc. Compliant, solderable input/output bump structures
JP2002026515A (ja) 2000-07-07 2002-01-25 Toshiba Corp プリント配線板およびその製造方法
US7319265B1 (en) * 2000-10-13 2008-01-15 Bridge Semiconductor Corporation Semiconductor chip assembly with precision-formed metal pillar
JP3871972B2 (ja) * 2002-06-12 2007-01-24 シャープ株式会社 テープキャリアおよびそれを用いた電子機器
JP4225009B2 (ja) * 2002-08-23 2009-02-18 凸版印刷株式会社 多層配線基板の製造方法およびこれを用いた多層配線基板
JP2004221433A (ja) * 2003-01-16 2004-08-05 Fujikura Ltd 回路基板および多層配線回路基板の層間接続方法
WO2008047928A1 (en) * 2006-10-19 2008-04-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101965097A (zh) * 2009-07-23 2011-02-02 揖斐电株式会社 印刷线路板及其制造方法
CN102159026A (zh) * 2010-02-12 2011-08-17 揖斐电株式会社 刚挠性电路板及其制造方法
CN102159026B (zh) * 2010-02-12 2014-03-05 揖斐电株式会社 刚挠性电路板及其制造方法
CN103579167A (zh) * 2012-07-23 2014-02-12 矽品精密工业股份有限公司 半导体封装件及其制法
CN112363292A (zh) * 2015-04-30 2021-02-12 Lg伊诺特有限公司 透镜移动装置
CN112363292B (zh) * 2015-04-30 2023-08-18 Lg伊诺特有限公司 透镜移动装置
US11988892B2 (en) 2015-04-30 2024-05-21 Lg Innotek Co., Ltd. Lens moving apparatus and camera module and optical device including the same
CN112088585A (zh) * 2018-05-07 2020-12-15 住友电气工业株式会社 印刷配线板和用于制造印刷配线板的方法
CN112088585B (zh) * 2018-05-07 2024-05-31 住友电气工业株式会社 印刷配线板和用于制造印刷配线板的方法

Also Published As

Publication number Publication date
US8119918B2 (en) 2012-02-21
WO2007032213A1 (ja) 2007-03-22
US20090266586A1 (en) 2009-10-29
JPWO2007032213A1 (ja) 2009-03-19

Similar Documents

Publication Publication Date Title
CN101268723A (zh) 印刷布线基板以及半导体封装
CN101315917B (zh) 配线基板及其制造方法
TW201108367A (en) Coreless package substrate and method of forming the same
KR20070059186A (ko) 상호접속 소자를 제조하는 구조와 방법, 및 이 상호접속소자를 포함하는 다층 배선 기판
KR101713643B1 (ko) 칩 패키지
US20140110858A1 (en) Embedded chip packages and methods for manufacturing an embedded chip package
CN105702649B (zh) 具有整合双布线结构的线路板及其制作方法
CN103515247A (zh) 具有内建加强层的凹穴基板的制造方法
CN103493610A (zh) 刚性柔性基板及其制造方法
US8987602B2 (en) Multilayer electronic support structure with cofabricated metal core
US9320153B2 (en) Printed wiring board and method for manufacturing the same
CN102573338A (zh) 多层布线基板的制造方法
US20080169568A1 (en) Structure and method of making interconnect element having metal traces embedded in surface of dielectric
US6946737B2 (en) Robust interlocking via
KR20160085120A (ko) 인쇄회로기판, 그 제조방법, 및 전자부품 모듈
CN104637913A (zh) 电子元件模块及其制造方法
US8378230B2 (en) Printed wiring board and method for manufacturing the same
JP2008529283A (ja) 誘電体の表面に埋め込まれた金属トレースを有する相互接続要素を作る構成および方法
JP2005079129A (ja) プラスチックパッケージ及びその製造方法
JP7211110B2 (ja) 配線基板
CN104952858B (zh) 半导体器件、半导体层叠模块构造、层叠模块构造以及它们的制造方法
JP3112885B2 (ja) 半導体部品実装モジュール
KR101095253B1 (ko) 인쇄회로기판 및 그 제조방법
CN101740403B (zh) 封装基板结构及其制作方法
JP4176283B2 (ja) 可撓性微細多層回路基板の製造法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20080917