CN102686053A - 多层布线基板的制造方法 - Google Patents

多层布线基板的制造方法 Download PDF

Info

Publication number
CN102686053A
CN102686053A CN2012100336780A CN201210033678A CN102686053A CN 102686053 A CN102686053 A CN 102686053A CN 2012100336780 A CN2012100336780 A CN 2012100336780A CN 201210033678 A CN201210033678 A CN 201210033678A CN 102686053 A CN102686053 A CN 102686053A
Authority
CN
China
Prior art keywords
core body
conductor layer
insulating element
insulating barrier
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2012100336780A
Other languages
English (en)
Inventor
山田艾莉奈
佐藤裕纪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Publication of CN102686053A publication Critical patent/CN102686053A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09536—Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/0959—Plated through-holes or plated blind vias filled with insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1536—Temporarily stacked PCBs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y10T156/1052—Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing
    • Y10T156/1056—Perforating lamina

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明提供一种多层布线基板的制造方法，能够低成本地形成高可靠性的多层布线基板，而且没有变形和翘曲。准备由刚性大于树脂绝缘层(21～24)的绝缘材料构成的板状的芯体绝缘部件(13)。在芯体绝缘部件(13)的芯体主面(14)和芯体背面(15)形成贯通的通孔(16)，并且在该通孔(16)内形成通孔导体(17)。准备板状的基材(52)，并且在基材(52)上层叠树脂绝缘层(21、22)和导体层(26)。使芯体绝缘部件(13)密着于树脂绝缘层(22)和导体层(26)上，并且将导体层(26)和通孔导体(17)电连接。在芯体绝缘部件(13)上层叠树脂绝缘层(23、24)和导体层(26)。

Description

多层布线基板的制造方法
技术领域
本发明涉及多层布线基板的制造方法，该多层布线基板具有在芯体绝缘部件的表面及背面交替层叠多个树脂绝缘层和多个导体层而使多层化的构造。
背景技术
被用作计算机的微处理器等的半导体集成电路元件(IC芯片)近年来日趋高速化、高功能化，具有其附带的端子数量增加、端子之间的间距变小的趋势。通常，在IC芯片的底面密集配置了呈阵列状的多个端子，这种端子组以倒装片的形式与母板侧的端子组连接。但是，在IC芯片侧的端子组与母板侧的端子组中，端子之间的间距具有较大差异，因而很难直接将IC芯片连接在母板上。因此，通常采用如下方法，制作将IC芯片安装在IC芯片搭载用布线基板上构成的半导体封装体，将该半导体封装体安装在母板上。
关于构成这种封装体的IC芯片搭载用布线基板，在芯体基板(芯体绝缘部件)的表面和背面形成了积层的多层布线基板已经得到实际应用(例如，参照专利文献1)。在该多层布线基板中，芯体基板采用例如在积层纤维中浸渍了树脂的树脂基板(玻璃环氧树脂基板等)。并且，利用该芯体基板的刚性，在芯体基板的表面和背面交替地层叠树脂绝缘层和导体层，由此形成积层。即，在该多层布线基板中，芯体基板发挥积层的作用，相比积层形成得非常厚。具体地讲，作为芯体基板确保400μm以上的厚度。并且，在芯体基板中贯通形成有通孔导体，用于实现在表面和背面形成的积层之间的导通。
可是，近年来随着半导体集成电路元件的高速化，所使用的信号频率成为高频频带。这样在信号频率较高的情况下，如果贯通芯体基板的通孔导体变长，则通孔导体将易于成为大的电感器。在这种情况下，将导致产生高频信号的传输损耗或电路错误动作，成为高速化的障碍。为了解决这种问题，提出了使芯体基板的厚度比过去变薄的多层布线基板。
【现有技术文献】
【专利文献】
【专利文献1】日本特开2010-153839号公报
但是，如果芯体基板变薄，在制造基板时将不能充分确保芯体基板的刚性。因此，当在芯体基板上形成积层时，将产生布线基板的翘曲和变形。为了避免这种翘曲和变形，另外需要支撑夹具等专用的制造设备，导致布线基板的制造成本升高。
发明内容
本发明就是鉴于上述问题而提出的，其目的在于，提供一种多层布线基板的制造方法，能够低成本地形成高可靠性的多层布线基板，而且没有变形和翘曲。
作为用于解决上述问题的方案(方案1)是一种多层布线基板的制造方法，该多层布线基板具有在芯体绝缘部件的表面及背面交替层叠多个树脂绝缘层和多个导体层而多层化的层叠构造体，该制造方法的特征在于，包括：芯体准备步骤，准备由刚性大于所述树脂绝缘层的绝缘材料构成的板状的芯体绝缘部件；通孔形成步骤，在所述芯体绝缘部件的表面和背面形成贯通的通孔；第1积层步骤，准备板状的基材，并且在所述基材上层叠所述树脂绝缘层和所述导体层；芯体密着步骤，使所述芯体绝缘部件密着于在所述基材上形成的所述树脂绝缘层和所述导体层上；第2积层步骤，在所述芯体密着步骤之后，在所述芯体绝缘部件上层叠所述树脂绝缘层和所述导体层；以及基材去除步骤，在所述第2积层步骤之后，从将所述芯体绝缘部件、所述树脂绝缘层和所述导体层进行层叠而得的所述层叠构造体中去除所述基材。
因此，根据方案1记载的发明，在不同于积层步骤的步骤即通孔形成步骤中，在芯体绝缘部件形成通孔。并且，在将树脂绝缘层和导体层层叠在基材上的第1积层及第2积层步骤的步骤之间进行芯体密着步骤。在这种情况下，即使使用比过去薄的芯体绝缘部件，也能够在利用基材进行可靠支撑的状态下来层叠芯体绝缘部件，因而能够可靠地防止多层布线基板的变形和翘曲。并且，在本发明的多层布线基板中，芯体绝缘部件变薄、通孔变短，因而能够防止高频信号的传输损耗和电路错误动作的产生。另外，在本发明的制造方法中，能够利用不具有芯体绝缘部件的无芯体布线基板的制造设备制造多层布线基板，因而不需要新的制造设备和夹具等。并且，在基材的表面及背面双方实施第1积层步骤、芯体密着步骤和第2积层步骤，由此能够分别形成层叠构造体。因此，根据本发明的制造方法，能够同时形成两个多层布线基板，能够提高多层布线基板的生产效率。另外，在与积层步骤不同的步骤中，在芯体绝缘部件形成通孔，因而能够提高产品成品率。
方案1的多层布线基板的制造方法还可以在通孔形成步骤之后而且在芯体密着步骤之前包括芯体导体形成步骤，形成包括在通孔内设置的通孔导体的芯体导体部。并且，也可以是，在芯体密着步骤中，使形成有芯体导体部的芯体绝缘部件密着于在基材上形成的树脂绝缘层及导体层上，并且将导体层和通孔导体电连接。
在方案1的多层布线基板的制造方法中，还可以在芯体导体形成步骤之后包括芯体层叠步骤，将树脂绝缘层和导体层层叠在芯体绝缘部件的表面及背面上。并且，还可以在芯体层叠步骤之后进行芯体密着步骤，由此使具有树脂绝缘层和导体层的芯体绝缘部件密着于在第1积层步骤形成的树脂绝缘层及导体层上。这样，也能够防止多层布线基板的变形和翘曲。
并且，也可以将具有树脂绝缘层和导体层的多个芯体绝缘部件进行层叠来制造多层布线基板。这样通过采用多个芯体绝缘部件，能够充分确保多层布线基板的强度。另外，为了确保多层布线基板的刚性，优选芯体绝缘部件的厚度为100μm以上。
作为在芯体准备步骤准备的芯体绝缘部件，考虑到成本因素、加工性能、绝缘性能、机械强度等，优选采用在玻璃纺织布或玻璃无纺布中浸渍树脂而形成的绝缘部件。另外，芯体绝缘部件也可以采用陶瓷制或金属制的绝缘部件。作为陶瓷制芯体绝缘部件的具体示例，例如有铝基板、氧化铍基板、玻璃陶瓷基板、由结晶玻璃等低温烧结材料构成的绝缘部件等。作为金属制的绝缘部件，例如有铜基板或铜合金基板、由除铜之外的金属单体构成的绝缘部件、由除铜之外的金属的合金构成的绝缘部件等。
在芯体导体形成步骤中，通过对芯体绝缘部件实施钻孔加工或激光加工，能够形成通孔。尤其通过对芯体绝缘部件实施钻孔加工，能够形成表面侧及背面侧的开口直径相等的通孔。在这种情况下，能够以比较狭小的间隔准确形成通孔，能够实现与通孔导体连接的导体层的布线图案的高密度化。
在芯体密着步骤中，优选导体层和通孔导体通过导电性粘接剂而电连接。在这种情况下，能够提高多层布线基板中的导体层与通孔导体的连接可靠性。并且，优选芯体绝缘部件被配置在层叠构造体的中心层。这样，能够更可靠地抑制多层布线基板的翘曲。
在积层步骤中，优选在树脂绝缘层形成用于将该树脂绝缘层的表面侧的导体层和背面侧的导体层连接的贯通导体，芯体绝缘部件的通孔导体连接于贯通导体的正上面。
树脂绝缘层能够考虑绝缘性、耐热性、耐湿性等进行适当选择。作为各个树脂绝缘层的形成材料的优选示例，可以列举环氧树脂、酚醛树脂、尿烷树脂、硅酮树脂、聚酰亚胺树脂等热固性树脂，和聚碳酸酯树脂、丙烯树脂、聚乙醛树脂、聚丙烯树脂等热塑性树脂等。
附图说明
图1是表示本实施方式的多层布线基板的结构概况的剖面图。
图2是表示本实施方式的多层布线基板的制造方法的说明图。
图3是表示本实施方式的多层布线基板的制造方法的说明图。
图4是表示本实施方式的多层布线基板的制造方法的说明图。
图5是表示本实施方式的多层布线基板的制造方法的说明图。
图6是表示本实施方式的多层布线基板的制造方法的说明图。
图7是表示本实施方式的多层布线基板的制造方法的说明图。
图8是表示本实施方式的多层布线基板的制造方法的说明图。
图9是表示本实施方式的多层布线基板的制造方法的说明图。
图10是表示本实施方式的多层布线基板的制造方法的说明图。
图11是表示本实施方式的多层布线基板的制造方法的说明图。
图12是表示本实施方式的多层布线基板的制造方法的说明图。
图13是表示另一个实施方式的多层布线基板的制造方法的说明图。
具体实施方式
下面，根据附图详细说明具体实现本发明的一个实施方式。图1是表示本实施方式的多层布线基板10的结构概况的放大剖面图。
如图1所示，本实施方式的多层布线基板10是安装IC芯片用的布线基板，具有作为IC芯片安装面的基板主面11及其相反侧的基板背面12。具体地讲，多层布线基板10包括薄板状的芯体绝缘部件13、在芯体绝缘部件13的芯体主面14(在图1中指上面)上形成的第1积层31(层叠构造体)、和在芯体绝缘部件13的芯体背面15(在图1中指下面)上形成的第2积层32(层叠构造体)。
在本实施方式中，第1积层31具有将利用热固性树脂(环氧树脂)构成的两层树脂绝缘层21、22、和利用铜构成的导体层26进行交替层叠的构造。第2积层32与第1积层31相同地也具有将利用热固性树脂(环氧树脂)构成的两层树脂绝缘层23、24、和利用铜构成的导体层26进行交替层叠的构造。构成各个积层31、32的树脂绝缘层21～24的厚度例如约为35μm，导体层26的厚度例如约为15μm。
在多层布线基板10中，在第1积层31的基板主面11侧呈阵列状地配置有连接对象是IC芯片的多个IC芯片连接端子41。另一方面，在第2积层32的基板背面12侧呈阵列状地配置有连接对象是母板(mother board)的多个母板连接端子42。这些母板连接端子42是面积大于基板主面11侧的IC芯片连接端子41的连接端子。
在多层布线基板10中，芯体绝缘部件13被设置在构成各个积层31、32的多个树脂绝缘层21～24以及多个导体层26的各层的中心层的位置。芯体绝缘部件13用刚性大于树脂绝缘层21～24的绝缘材料构成，其厚度为400μm以下(具体地讲约为200μm)。具体地讲，本实施方式的芯体绝缘部件13例如利用在作为积层部件的玻璃纤维布中浸渍环氧树脂而得的树脂绝缘部件(玻璃环氧树脂部件)构成。
在芯体绝缘部件13的多个部位，在芯体主面14和芯体背面15(表面和背面)形成有贯通的通孔16。在通孔16的内壁面设有通孔导体17(芯体导体部)，该通孔导体17的内部例如被填充了环氧树脂等堵塞体18。在本实施方式中，通孔16是芯体主面14侧和芯体背面15侧的开口直径相等的贯通孔。并且，通孔导体17将芯体主面14侧(第1积层31侧的导体层26)和芯体背面15侧(第2积层32侧的导体层26)连接并使其导通。另外，芯体主面14侧的导体层26和通孔导体17通过导电性粘接剂19而电连接。
并且，在构成第1积层31和第2积层32的各个树脂绝缘层21～24分别设有导通孔33和导通导体34。在各个树脂绝缘层21～24形成的各个导通孔33和各个导通导体34，具有随着从基板主面11侧朝向基板背面12侧而扩径的锥状形状。
在多层布线基板10中，利用在各个树脂绝缘层21～24形成的各个导通导体34和在芯体绝缘部件13形成的各个通孔导体17，使各个导体层26、IC芯片连接端子41以及母板连接端子42相互电连接。
上述结构的多层布线基板10例如按照下述的步骤进行制造。
首先，准备厚度为200μm、用刚性大于树脂绝缘层21～24的树脂绝缘部件(玻璃环氧树脂部件)构成的板状的芯体绝缘部件13(芯体准备步骤)。
然后，按照图2所示，对芯体绝缘部件13实施钻孔加工，在芯体绝缘部件13中形成在芯体主面14和芯体背面15双方开口的通孔16(通孔形成步骤)。然后，进行无电解镀铜，形成覆盖芯体绝缘部件13的芯体主面14及芯体背面15和通孔16的内面的整面镀覆层(省略图示)。
并且，在芯体绝缘部件13的芯体主面14和芯体背面15上层叠抗镀覆剂形成用的干膜，对该干膜进行曝光和显影。结果，在芯体主面14和芯体背面15形成在通孔16的形成位置具有开口部的预定图案的抗镀覆剂。另外，在形成了抗镀覆剂的状态下有选择地进行电解镀铜，在通孔16的内壁面形成通孔导体17(芯体导体形成步骤)。并且，将抗镀覆剂从芯体主面14和芯体背面15剥离，然后进行蚀刻，去除整面镀覆层(省略图示)。并且，用绝缘树脂材料(环氧树脂)填充通孔导体17的空洞部，形成堵塞体18(参照图3)。
然后，准备具有足够的强度的支撑基板50(玻璃环氧树脂基板等)。并且，按照图4所示，在支撑基板50的表面上(在图4中指上表面和下表面上)粘贴由环氧树脂构成的片状的树脂绝缘基材，形成基底树脂绝缘层51，由此得到由支撑基板50和基底树脂绝缘层51构成的板状的基材52。然后，按照图5所示，在基材52的基底树脂绝缘层51的表面配置层叠金属片体54。在此，通过在基底树脂绝缘层51上配置层叠金属片体54，确保在后面的制造步骤中层叠金属片体54不会从基底树脂绝缘层51剥离的程度的密着性。层叠金属片体54是将两片铜箔55、56紧密粘接成能够剥离的状态而构成的。具体地讲，隔着金属镀覆(例如镀铬、镀镍、镀钛、或者这些金属的复合镀覆)而配置铜箔55、铜箔56来构成层叠金属片体54。
然后，按照图6所示，以包裹层叠金属片体54的方式配置片状的树脂绝缘层21，并粘贴树脂绝缘层21。在此，树脂绝缘层21在与层叠金属片体54紧密粘接的同时，也在该层叠金属片体54的周围区域中与基底树脂绝缘层51紧密粘接，由此密封层叠金属片体54。
并且，按照图7所示，使用例如准分子激光器或UV激光器或CO2激光器等实施激光加工，在树脂绝缘层21的预定位置形成导通孔33。然后，使用过锰酸钾溶液等蚀刻液进行去除各个导通孔33内的污迹的去钻污步骤。另外，作为去钻污步骤，除了使用蚀刻液的处理之外，也可以进行例如使用O2等离子的等离子灰化处理。
在去钻污步骤之后，按照过去公知的方法进行无电解镀铜和电解镀铜，在各个导通孔33内形成导通导体34。并且，利用过去公知的方法(例如半加成法)进行蚀刻，由此在树脂绝缘层21上形成导体层26的图案(参照图8)。
并且，利用与上述的树脂绝缘层21和导体层26相同的方法，形成树脂绝缘层22和导体层26，并在树脂绝缘层21上进行层叠。通过进行这种第1积层步骤，在层叠金属片体54的铜箔55上层叠树脂绝缘层21、22和导体层26(参照图9)。
然后，进行芯体密着步骤，使芯体绝缘部件13紧密粘接在树脂绝缘层21和导体层26上(芯体密着步骤)。此时，在芯体绝缘部件13的芯体主面14侧涂敷用于覆盖通孔16的开口部分的导电性粘接剂19，使导体层26和通孔导体17通过该导电性粘接剂19而电连接(参照图10)。在此，通孔导体17可以连接于导通导体34的正上面，也可以错开导通导体34的正上面的位置进行连接。但是，优选按照本实施方式这样将通孔导体17连接在导通导体34的正上面或者其附近的位置。并且，也可以在使芯体绝缘部件13完全固化的状态下进行芯体密着步骤，也可以在半固化的状态下进行芯体密着步骤。
另外，在芯体绝缘部件13的芯体背面15侧，利用例如半加成法形成导体层26的图案(参照图10)。另外，该导体层26也可以在芯体密着步骤之前预先形成在芯体绝缘部件13的芯体背面15上。并且，也可以在芯体密着步骤之前，在芯体绝缘部件13的芯体主面14也预先形成导体层26的图案，将该芯体主面14的导体层26通过导电性粘接剂19粘接在树脂绝缘层21侧的导体层26上，由此将导体层26和通孔导体17电连接。
在芯体密着步骤之后，按照图11所示，通过与树脂绝缘层21、22和导体层26相同的积层步骤(第2积层步骤)，形成树脂绝缘层23、24和导体层26，并在芯体绝缘部件13上进行层叠。并且，在最外层的树脂绝缘层24上形成母板连接端子42。通过以上的步骤，在基材52上形成将层叠金属片体54、树脂绝缘层21～24、芯体绝缘部件13和导体层26进行层叠得到的布线层叠体60(参照图11)。另外，在布线层叠体60中位于层叠金属片体54上的区域是成为多层布线基板10的布线层叠部30(积层31、32)的部分。
然后，利用切割装置(省略图示)将布线层叠体60切断，去除布线层叠部30的周围区域。此时，按照图11所示，沿着布线层叠部30与位于该布线层叠部30的外周侧的周围部61的边界(在图11中用箭头示出的边界)切断各个基材52(支撑基板50和基底树脂绝缘层51)。通过该切断，形成被树脂绝缘层21密封的层叠金属片体54的外缘部露出的状态。即，通过去除周围部61，基底树脂绝缘层51与树脂绝缘层21的紧密粘接部分消失。结果，成为布线层叠部30和基材52仅通过层叠金属片体54而连接的状态。
在此，按照图12所示，沿着层叠金属片体54中的一对铜箔55、56的界面进行剥离，由此从布线层叠部30去除基材52，使位于第1积层31(树脂绝缘层21)的表面上的铜箔55露出(基材去除步骤)。然后，利用减成法对布线层叠部30中的铜箔55进行图案加工。具体地讲，在布线层叠部30的上表面及下表面上层叠干膜，对该干膜进行曝光和显影。由此，在第2积层32的表面上形成用于覆盖其整个表面的抗蚀剂，同时在第1积层31的表面上形成与IC芯片连接端子41对应的预定图案的抗蚀剂。在该状态下，对布线层叠部30的铜箔55进行基于蚀刻的图案加工，由此在树脂绝缘层21上形成IC芯片连接端子41。然后，从各个积层31、32的表面剥离抗蚀剂。经过以上的步骤，制造了图1所示的多层布线基板10。
因此，根据本实施方式能够得到以下效果。
(1)在本实施方式中，在不同于积层步骤的步骤即通孔形成步骤中，在芯体绝缘部件13形成通孔16，并且在芯体导体形成步骤中，在芯体绝缘部件13形成包括通孔导体17的芯体导体部。并且，在将树脂绝缘层21～24和导体层26层叠在板状的基材52上的第1积层及第2积层步骤的步骤之间进行芯体密着步骤。结果，芯体绝缘部件13被紧密粘接在树脂绝缘层22和导体层26上，导体层26和通孔导体17被电连接。在这种情况下，即使使用比过去薄的400μm以下的芯体绝缘部件13，也能够在利用基材52进行可靠支撑的状态下来层叠芯体绝缘部件13，因而能够可靠地防止多层布线基板10的变形和翘曲。并且，在多层布线基板10中，芯体绝缘部件13变薄、通孔17变短，因而能够防止高频信号的传输损耗和电路错误动作的产生。
(2)在本实施方式的制造方法中，能够利用不具有芯体绝缘部件13的无芯体布线基板的制造设备制造多层布线基板10，因而不需要新的制造设备和夹具等。并且，在基材52的表面及背面双方实施第1积层步骤、芯体密着步骤和第2积层步骤，由此能够分别形成布线层叠部30。因此，根据本发明的制造方法，能够同时形成两个多层布线基板10，能够提高多层布线基板10的生产效率。另外，在与积层步骤不同的步骤中，在芯体绝缘部件13形成通孔16和通孔导体17，因而能够提高产品成品率。
(3)在本实施方式中，通过对芯体绝缘部件13实施钻孔加工，能够形成芯体主面14侧及芯体背面15侧的开口直径相等的通孔16。在这种情况下，能够以比较狭小的间隔准确形成通孔16，能够实现与通孔导体17连接的导体层26的布线图案的高密度化。
(4)在本实施方式的多层布线基板10中，导体层26和通孔导体17通过导电性粘接剂19而电连接。这样，能够提高多层布线基板10中的导体层26与通孔导体17的连接可靠性。
(5)在本实施方式的多层布线基板10中，在构成各个积层31、32的多个树脂绝缘层21～24以及多个导体层26的各层的中心层的位置配置芯体绝缘部件13，因而能够可靠地抑制多层布线基板10的翘曲。
另外，本发明的实施方式也可以进行以下所述的变更。
·在上述实施方式中，在通孔形成步骤中，在芯体绝缘部件13形成通孔16，而且在芯体导体形成步骤中，在芯体绝缘部件13形成通孔导体17，然后进行芯体密着步骤，但不限于此。具体地讲，在芯体导体形成步骤之后进行芯体层叠步骤，按照图13所示，在芯体绝缘部件13的芯体主面14和芯体背面15上层叠树脂绝缘层22、23和导体层26。然后，将具有树脂绝缘层22、23和导体层26的芯体绝缘部件13紧密粘接在通过第1积层步骤而形成的树脂绝缘层21及导体层26上。然后，进行第2积层步骤和基材去除步骤，由此制造多层布线基板10。这样，也能够防止多层布线基板10的变形和翘曲。
·在上述实施方式中，在通孔形成步骤之后而且在芯体密着步骤之前，实施形成在通孔16内设置的通孔导体17的芯体导体形成步骤，但不限于此。例如，也可以是，在芯体导体形成步骤中除了形成通孔导体17之外，还形成除通孔导体17之外的芯体导体部(例如在芯体绝缘部件13的芯体主面14和芯体背面15上配置的导体图案和焊盘等)。
·在上述实施方式中，在通孔形成步骤之后而且在芯体密着步骤之前实施芯体导体形成步骤，但也可以在不同的时期(例如在芯体密着步骤之后第2积层步骤之前)实施该步骤。列举具体示例，进行使没有形成芯体导体部的芯体绝缘部件13紧密粘接在形成于基材上的树脂绝缘层22和导体层26上的芯体密着步骤。然后，在芯体绝缘部件13具有的通孔16内形成通孔导体17，并使该通孔导体17与所述导体层26电连接。
·在上述实施方式中，示出了实施芯体导体形成步骤的示例，但如果不是特别需要，也可以省略芯体导体形成步骤。
·在上述实施方式中，示出了进行伴随有导体层26与通孔导体17的电连接的芯体密着步骤的示例，但不限于此。例如，也可以实施这样的芯体密着步骤，仅仅使芯体绝缘部件13紧密粘接在形成于基材上的树脂绝缘层22和导体层26上，不进行导体层26与通孔导体17的电连接。
·上述实施方式的多层布线基板10是具有一个芯体绝缘部件13的布线基板，但也可以实施为具有多个芯体绝缘部件13的布线基板。例如，在积层步骤的中途实施两次以上的芯体密着步骤，由此将具有树脂绝缘层22、23和导体层26的多个芯体绝缘部件13(参照图13)进行层叠，制造多层布线基板10。这样，通过采用多个芯体绝缘部件13，能够充分确保多层布线基板10的强度。
·在上述实施方式中，对芯体绝缘部件13实施钻孔加工来形成通孔16，但不限于此，也可以通过激光加工来形成通孔16。
·在上述实施方式中，芯体绝缘部件13的通孔导体17是通过镀铜而形成的，但不限于此。例如，也可以利用印刷法等在通孔16内填充含有金属的材料，由此形成通孔导体17。另外，也可以将棒状的金属部件***通孔16内，由此形成通孔导体17。
·在上述实施方式中，从形成有IC芯片连接端子41的基板主面11侧将树脂绝缘层21～24、芯体绝缘部件13以及导体层26进行层叠，制造多层布线基板10，但不限于此。也可以从形成有母板连接端子42的基板背面12侧将树脂绝缘层21～24、芯体绝缘部件13以及导体层26进行层叠，制造多层布线基板10。在这种情况下，形成于多个树脂绝缘层21～24的多个导体层26，通过随着从基板背面12侧朝向基板主面11侧而扩径的导通导体34而相互连接。
下面，将根据前述的实施方式而理解到的技术思想列举如下。
(1)如方案1所述的多层布线基板的制造方法，其特征在于，在所述通孔形成步骤中，对所述芯体绝缘部件实施钻孔加工，由此形成表面侧及背面侧的开口直径相等的所述通孔。
(2)如方案1所述的多层布线基板的制造方法，其特征在于，在所述通孔形成步骤之后，还包括将树脂绝缘层和导体层层叠在所述芯体绝缘部件的表面及背面上的芯体层叠步骤，通过在所述芯体层叠步骤之后进行所述芯体密着步骤，将具有所述树脂绝缘层和所述导体层的多个所述芯体绝缘部件层叠在通过所述第1积层步骤而形成的树脂绝缘层及导体层上。
(3)如方案1所述的多层布线基板的制造方法，其特征在于，所述芯体绝缘部件被配置在所述层叠构造体的中心层。
(4)如方案1所述的多层布线基板的制造方法，其特征在于，在所述树脂绝缘层形成有用于将该树脂绝缘层的表面侧的导体层和背面侧的导体层连接的导通导体，所述芯体绝缘部件的通孔导体连接在所述导通导体的正上面。
(5)如方案1所述的多层布线基板的制造方法，其特征在于，所述板状的芯体绝缘部件的灰度为100μm以上。

Claims (5)

1.一种多层布线基板的制造方法，该多层布线基板具有在芯体绝缘部件的表面及背面交替层叠多个树脂绝缘层和多个导体层而多层化的层叠构造体，该多层布线基板的制造方法的特征在于，包括：
芯体准备步骤，准备由刚性大于所述树脂绝缘层的绝缘材料构成的板状的芯体绝缘部件；
通孔形成步骤，在所述芯体绝缘部件的表面和背面形成贯通的通孔；
第1积层步骤，准备板状的基材，并且在所述基材上层叠所述树脂绝缘层和所述导体层；
芯体密着步骤，使所述芯体绝缘部件密着于在所述基材上形成的所述树脂绝缘层和所述导体层上；
第2积层步骤，在所述芯体密着步骤之后，在所述芯体绝缘部件上层叠所述树脂绝缘层和所述导体层；以及
基材去除步骤，在所述第2积层步骤之后，从将所述芯体绝缘部件、所述树脂绝缘层和所述导体层进行层叠而得的所述层叠构造体中去除所述基材。
2.根据权利要求1所述的多层布线基板的制造方法，其特征在于，
在所述通孔形成步骤之后而且在所述芯体密着步骤之前还包括芯体导体形成步骤，形成包括在所述通孔内设置的通孔导体的芯体导体部，
在所述芯体密着步骤中，使形成有所述芯体导体部的所述芯体绝缘部件密着于在所述基材上形成的所述树脂绝缘层及所述导体层上，并且将所述导体层和所述通孔导体电连接。
3.根据权利要求2所述的多层布线基板的制造方法，其特征在于，
在所述芯体导体形成步骤之后还包括芯体层叠步骤，将所述树脂绝缘层和所述导体层层叠在所述芯体绝缘部件的表面及背面上，
在所述芯体层叠步骤之后进行所述芯体密着步骤，由此使具有所述树脂绝缘层和所述导体层的所述芯体绝缘部件密着于在所述第1积层步骤形成的树脂绝缘层及导体层上。
4.根据权利要求2所述的多层布线基板的制造方法，其特征在于，
在所述芯体密着步骤中，所述导体层和所述通孔导体通过导电性粘接剂而电连接。
5.根据权利要求1～4中任意一项所述的多层布线基板的制造方法，其特征在于，
在所述芯体准备步骤中，所述芯体绝缘部件采用在玻璃纺织布或玻璃无纺布中浸渍树脂而形成的绝缘部件。
CN2012100336780A 2011-02-15 2012-02-15 多层布线基板的制造方法 Pending CN102686053A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2011030286 2011-02-15
JP2011-030286 2011-02-15
JP2011263275A JP5848110B2 (ja) 2011-02-15 2011-12-01 多層配線基板の製造方法
JP2011-263275 2011-12-01

Publications (1)

Publication Number Publication Date
CN102686053A true CN102686053A (zh) 2012-09-19

Family

ID=46636001

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2012100336780A Pending CN102686053A (zh) 2011-02-15 2012-02-15 多层布线基板的制造方法

Country Status (5)

Country Link
US (1) US8580066B2 (zh)
JP (1) JP5848110B2 (zh)
KR (1) KR20120093776A (zh)
CN (1) CN102686053A (zh)
TW (1) TWI479973B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104538320A (zh) * 2014-12-31 2015-04-22 广州兴森快捷电路科技有限公司 无芯板制造方法
CN105722303A (zh) * 2014-12-04 2016-06-29 中山台光电子材料有限公司 多层印刷电路板
CN110168793A (zh) * 2017-04-27 2019-08-23 株式会社Lg化学 绝缘构件、制造该绝缘构件的方法以及制造包括该绝缘构件的圆柱形电池的方法
CN110797174A (zh) * 2018-08-01 2020-02-14 株式会社村田制作所 线圈部件、线圈部件的制造方法
CN111742622A (zh) * 2018-03-02 2020-10-02 株式会社村田制作所 多层陶瓷基板以及多层陶瓷基板的制造方法

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130089497A (ko) * 2012-02-02 2013-08-12 삼성전기주식회사 인쇄회로기판 제조용 캐리어와 그 제조 방법
JP2014045071A (ja) * 2012-08-27 2014-03-13 Ibiden Co Ltd プリント配線板及びその製造方法
CN103442512A (zh) * 2013-08-26 2013-12-11 昆山市华升电路板有限公司 多层绝缘金属基线路板
KR102172674B1 (ko) * 2014-03-04 2020-11-02 엘지이노텍 주식회사 인쇄회로기판 및 이의 제조 방법
US9736939B2 (en) 2014-09-19 2017-08-15 Samsung Electro-Mechanics Co., Ltd. Printed circuit board and method of manufacturing printed circuit board
KR102194717B1 (ko) * 2015-01-06 2020-12-23 삼성전기주식회사 인쇄회로기판 및 그 제조 방법
TWI571994B (zh) * 2015-06-30 2017-02-21 旭德科技股份有限公司 封裝基板及其製作方法
US9899239B2 (en) * 2015-11-06 2018-02-20 Apple Inc. Carrier ultra thin substrate
KR102462505B1 (ko) * 2016-04-22 2022-11-02 삼성전자주식회사 인쇄회로기판 및 반도체 패키지
US10283445B2 (en) 2016-10-26 2019-05-07 Invensas Corporation Bonding of laminates with electrical interconnects
EP3897083A4 (en) * 2018-12-14 2022-01-26 Mitsubishi Gas Chemical Company, Inc. METHOD OF MANUFACTURING HOUSING SUBSTRATE FOR SEMICONDUCTOR ELEMENT INSTALLATION
US10624213B1 (en) * 2018-12-20 2020-04-14 Intel Corporation Asymmetric electronic substrate and method of manufacture
DE102019108870A1 (de) * 2019-04-04 2020-10-08 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Träger mit verkleinerter Durchkontaktierung
CN111800945B (zh) * 2020-06-24 2021-06-08 珠海越亚半导体股份有限公司 一种临时承载板及使用其制造无芯基板的方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010035298A1 (en) * 2000-05-26 2001-11-01 Paruchuri Mohan R. Circuit board and a method for making the same
CN1925148A (zh) * 2005-08-29 2007-03-07 新光电气工业株式会社 多层配线基板及其制造方法
CN1319157C (zh) * 1999-11-26 2007-05-30 揖斐电株式会社 多层电路板和半导体装置
JP2010153839A (ja) * 2008-11-26 2010-07-08 Kyocer Slc Technologies Corp 配線基板の製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1174641A (ja) * 1997-08-29 1999-03-16 Kyocera Corp 多層配線基板
JP3760101B2 (ja) * 2001-02-13 2006-03-29 富士通株式会社 多層プリント配線板およびその製造方法
JP4072176B2 (ja) * 2005-08-29 2008-04-09 新光電気工業株式会社 多層配線基板の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1319157C (zh) * 1999-11-26 2007-05-30 揖斐电株式会社 多层电路板和半导体装置
US20010035298A1 (en) * 2000-05-26 2001-11-01 Paruchuri Mohan R. Circuit board and a method for making the same
CN1925148A (zh) * 2005-08-29 2007-03-07 新光电气工业株式会社 多层配线基板及其制造方法
JP2010153839A (ja) * 2008-11-26 2010-07-08 Kyocer Slc Technologies Corp 配線基板の製造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105722303A (zh) * 2014-12-04 2016-06-29 中山台光电子材料有限公司 多层印刷电路板
CN105722303B (zh) * 2014-12-04 2019-01-25 中山台光电子材料有限公司 多层印刷电路板
CN104538320A (zh) * 2014-12-31 2015-04-22 广州兴森快捷电路科技有限公司 无芯板制造方法
WO2016107060A1 (zh) * 2014-12-31 2016-07-07 广州兴森快捷电路科技有限公司 无芯板制造方法
CN104538320B (zh) * 2014-12-31 2018-07-20 广州兴森快捷电路科技有限公司 无芯板制造方法
CN110168793A (zh) * 2017-04-27 2019-08-23 株式会社Lg化学 绝缘构件、制造该绝缘构件的方法以及制造包括该绝缘构件的圆柱形电池的方法
CN111742622A (zh) * 2018-03-02 2020-10-02 株式会社村田制作所 多层陶瓷基板以及多层陶瓷基板的制造方法
CN111742622B (zh) * 2018-03-02 2023-09-29 株式会社村田制作所 多层陶瓷基板以及多层陶瓷基板的制造方法
CN110797174A (zh) * 2018-08-01 2020-02-14 株式会社村田制作所 线圈部件、线圈部件的制造方法

Also Published As

Publication number Publication date
KR20120093776A (ko) 2012-08-23
TW201242469A (en) 2012-10-16
US20120205039A1 (en) 2012-08-16
TWI479973B (zh) 2015-04-01
JP2012186442A (ja) 2012-09-27
JP5848110B2 (ja) 2016-01-27
US8580066B2 (en) 2013-11-12

Similar Documents

Publication Publication Date Title
CN102686053A (zh) 多层布线基板的制造方法
CN102111968B (zh) 多层布线基板的制造方法及多层布线基板
JP4767269B2 (ja) 印刷回路基板の製造方法
CN102111952B (zh) 多层布线基板
US20140153205A1 (en) Wiring board and method for manufacturing the same
CN102573278B (zh) 多层布线基板
KR101215246B1 (ko) 다층 배선기판의 제조방법 및 다층 배선기판
US8847082B2 (en) Multilayer wiring substrate
CN103796451B (zh) 印刷布线板及印刷布线板的制造方法
KR102186148B1 (ko) 임베디드 기판 및 임베디드 기판의 제조 방법
CN103703874A (zh) 电子部件内置电路板及其制造方法
CN102573338A (zh) 多层布线基板的制造方法
KR102134933B1 (ko) 배선 기판 및 배선 기판의 제조 방법
KR20110076805A (ko) 다층 배선기판
CN103889168A (zh) 承载电路板、承载电路板的制作方法及封装结构
US8826531B1 (en) Method for making an integrated circuit substrate having laminated laser-embedded circuit layers
KR102254874B1 (ko) 패키지 기판 및 패키지 기판 제조 방법
KR20190115911A (ko) 인쇄회로기판 및 인쇄회로기판 스트립
KR20110098677A (ko) 다층 배선 기판 및 그 제조방법
JP4445777B2 (ja) 配線基板、及び配線基板の製造方法
JP2013219204A (ja) 配線基板製造用コア基板、配線基板
KR100704911B1 (ko) 전자소자 내장형 인쇄회로기판 및 그 제조방법
JP2005093979A (ja) 配線基板の製造方法、及び配線基板
JP4814129B2 (ja) 部品内蔵配線基板、配線基板内蔵用部品
WO2011024469A1 (ja) 基板製造方法および樹脂基板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20120919