JP4473427B2 - アレイ基板の検査方法及び該検査装置 - Google Patents
アレイ基板の検査方法及び該検査装置 Download PDFInfo
- Publication number
- JP4473427B2 JP4473427B2 JP2000235505A JP2000235505A JP4473427B2 JP 4473427 B2 JP4473427 B2 JP 4473427B2 JP 2000235505 A JP2000235505 A JP 2000235505A JP 2000235505 A JP2000235505 A JP 2000235505A JP 4473427 B2 JP4473427 B2 JP 4473427B2
- Authority
- JP
- Japan
- Prior art keywords
- auxiliary
- line
- lines
- auxiliary capacitance
- disconnection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
Description
【発明の属する技術分野】
本発明は、液晶表示装置に使用されるアレイ基板の検査方法及び該検査装置に関し、詳しく述べると、TFTアレイ基板の補助容量線の断線検査方法及び該検査装置に関する。
【0002】
【従来の技術】
TFT(Thin Film Transistor)アレイ基板は、図8(a)に示すように、ガラス基板上に信号線15とゲート線21とを電気的に非導通状態で交叉させながらマトリックス状に配線し、その交叉部の付近にTFT22を配設している。TFT22のゲートとソースに上記のゲート線21と信号線15がそれぞれ接続される。TFT22のドレインには透明電極(ITO)が接続される。この透明電極の所定部分23と対向する形で補助容量電極25が配設され、透明電極の所定部分23と補助容量電極25によって補助容量(Cs)24が構成される。蓄積容量方式の場合、補助容量電極25は補助容量線(以下Cs線という)13によって、補助容量駆動回路へ接続される。上記のTFTアレイ基板における各線や電極等の配設は、ガラス基板上において、パターニングプロセスを繰り返して行なわれる。
【0003】
近年、液晶表示装置の大画面化によって、上記の各線の長さが長くなり且つ、液晶表示装置の高精細化によって、上記の各線が細線化している。このことは、上記のパターニングプロセスによって各線を形成するときに、線が断線する等して、不良品の発生する確立が高くなる。従って、不良品が発生した場合に、次の製造工程に不良品が入らないように、TFTアレイ基板の検査を行なう。この検査には、一般に市販されているTFTアレイテスターを使用する。TFTアレイテスターは、各種の線の断線(オープン)、短絡(ショート)、抵抗又は画素欠陥等を検査することができる。
【0004】
上記TFTアレイテスターを用いた各種の線の断線検査において、Cs線13の断線の検査は実施されていなかった。これは、蓄積容量方式を使用した12型以下の小型パネルにおいて点灯検査を実施しても、Cs線13が短いので、Cs線13の断線による不良が検出されにくいことと、14型以上の液晶パネルのほとんどで、図9(a)に示すCs線13のない構造(駆動容量方式)が採用されているからである。この駆動容量方式は、Cs線13を配線しないので、不良品の発生確立を下げ、液晶表示装置の開口率を向上させる利点がある。
【0005】
しかし、液晶ディスプレイが高精細化、大型化した場合、ゲート線21の配線が長く、線幅が細くなるために、配線の抵抗が大きくなる。また、信号線15の数が多いため、信号線15とゲート線21との交叉部分における容量が増大する。これらのことによって、ゲート駆動信号を出力するゲートドライバーへの負荷が大きくなる。更に、駆動容量方式では、補助容量24の補助容量電極25が前段または後段のゲート線21に接続されるので、ゲート線21では、ゲート信号と補助容量電極25への信号が混在し、補助容量24へ蓄積できる電荷量が蓄積容量方式と比較して少ない。
【0006】
上記のことより最近、14型以上の液晶パネルにおいて、図9(b)に示すようなCs線13を使用した蓄積容量方式が採用されることが多くなっている。従って、14型以上の液晶パネルにおいて蓄積容量方式を用いた場合、Cs線13が含まれるので、Cs線13が断線していると、点灯試験によってCs線13の断線が検出される。しかし、点灯試験は液晶パネルを組み立てた後の検査であり、TFTアレイ基板を製造した段階でCs線13の断線を検出し、次の工程に不良品のTFTアレイ基板を流入させない方が、無駄がなく好ましい。
【0007】
TFTアレイ基板の各種の線の断線、短絡、抵抗又は画素欠陥等を検査するTFTアレイテスターでは、Cs線13の断線が検出できない。これは、Cs線13に一定電圧Vcsを供給しながら、図10に示すようなパルス信号Vdを信号線15に供給する。また、Cs線13に一定電圧Vcsを供給することによって、補助容量電極25には電圧Vcsが印加される。なお、上記のパルス信号Vdにおいて、パルス信号Vdの立ち下がりは、ゲート信号がオフされた後であり、補助容量24における電位差に関係がないので、任意の時間でパルス信号Vdが立ち下がることとする。
【0008】
そして、図10に示すように、時間t0 においてゲート線21よりTFT22にゲート信号を印加し、TFT22をオン状態にすることによって、信号線15よりキャパシタンスがCの補助容量24の透明電極の所定部分23にパルス信号Vdが印加される。更に、時間t1 において、ゲート信号をオフにすることによって、TFT22がオフ状態になる。このときのパルス信号Vdの電圧をVd1とすると、透明電極の所定部分23の電圧はVd1 になる。時間t1 以後の補助容量24の透明電極の所定部分23と補助容量電極25の電位差は、電圧VcsとVd1 の差が保持され、補助容量24に蓄積される電荷量Q1はC(Vcs−Vd1 )クーロンとなる。その後、TFT22にゲート信号を印加し、TFT22をオン状態にする。そして、補助容量24に蓄積された電荷量Q1は、TFTアレイテスターの読み取り回路で検出される。
【0009】
しかし、Cs線13に供給されるVcsが一定電圧であるので、補助容量24に信号線15からのパルス信号Vdが印加されないとき、透明電極の所定部分23の電圧は0Vであり、補助容量24の透明電極の所定部分23と補助容量電極25の電位差はVcsになる。このとき、補助容量24に蓄積されている電荷量Q2はCVcsクーロンになり、TFTアレイテスターで検出される電荷量QはQ2とQ1の差であるCVd1 クーロンになる。従って、電荷量Qが補助容量24と信号線15からの書込み電圧によって決定することを示しており、Cs線13の断線による影響が考慮されないことを示している。
【0010】
また、特開平11−84420号において、各種の線において電圧と電流を測定することにより、各種の線の抵抗を計算し、算出された抵抗値より断線又は短絡を検出する方法が開示されている。しかし、Cs線のそれぞれにプローブを接続するためのパッドを設ける必要があり、パッドの数が多くなる。
【0011】
【発明が解決しようとする課題】
本発明の目的は、TFTアレイ基板の補助容量の線の断線を簡易に且つ短時間で検査するための方法及び装置を提供することにある。
【0012】
【課題を解決するための手段】
本発明に係るアレイ基板の検査方法の要旨とするところは、基板と、該基板上にマトリックス状に電気的に非導通状態で配設された複数のゲート線、複数の信号線及び複数の補助容量線と、該複数のゲート線のそれぞれと該複数の信号線のそれぞれに電気的に接続された複数のスイッチング素子と、該複数の補助容量線のそれぞれと該複数のスイッチング素子のそれぞれとに電気的に接続された複数の補助容量とを備えたアレイ基板における補助容量線の断線の検査方法であって、前記複数の補助容量線から前記複数の補助容量にパルス信号を印加するステップと、前記複数の信号線から前記複数のスイッチング素子を介して前記複数の補助容量にパルス信号を印加するステップと、前記2つのパルス信号の電位差によって該補助容量に蓄積された電荷量を測定する測定ステップと、前記測定ステップで測定された電荷量が所定の基準範囲に含まれるか否かに基づいて、前記補助容量線の断線を検査するステップとを含む。上記の補助容量に上記信号線からのパルス信号を印加するだけでは、この補助容量に蓄積された電荷量を測定したときに、上記の補助容量線の断線の影響は考慮されない。上記の補助容量線の断線の影響を考慮するために、上記信号線よりパルス信号を印加するときに、上記の補助容量線にもパルス信号を印加する。このことによって、上記補助容量に蓄積された電荷量は、上記信号線及び補助容量線より印加されるパルス信号によって決定し、上記補助容量に蓄積された電荷量を測定したときに、上記の補助容量線の断線が検出される。
【0013】
また、本発明に係るアレイ基板の検査装置の要旨とするところは、基板と、該基板上にマトリックス状に電気的に非導通状態で配設された複数のゲート線、複数の信号線及び複数の補助容量線と、該複数のゲート線のそれぞれと該複数の信号線のそれぞれに電気的に接続された複数のスイッチング素子と、前記複数の補助容量線のそれぞれと前記複数のスイッチング素子のそれぞれとに電気的に接続された複数の補助容量と、を備えたアレイ基板を検査するためのアレイ基板における補助容量線の断線の検査装置であって、前記複数の補助容量線を介して前記複数の補助容量のそれぞれに印加されるパルス信号を発生する第1のパルス信号発生装置と、前記複数の信号線を介して前記複数の補助容量のそれぞれに印加されるパルス信号を発生する第2のパルス信号発生装置と、前記2つのパルス信号の電位差によって前記各補助容量に蓄積された電荷量を測定し、測定された電荷量が所定の基準範囲に含まれるか否かに基づいて、前記補助容量線の断線を検査する回路を備えている。上記の信号線と補助容量線に上記第1および第2のパルス信号発生装置をそれぞれ接続することによって、上記補助容量に該信号線と該補助容量線より、2つのパルス信号を印加する。このことにより、上記電荷量を測定する回路によって補助容量に蓄積された電荷量を測定することによって、補助容量線の断線を検出することができる。
【0014】
【発明の実施形態】
次に、本発明に係るTFTアレイ基板の補助容量の線の断線の検査方法及び検査装置の実施形態を図面に基づいて説明する。検査される蓄積容量方式を用いたTFTアレイ基板は、図8(a)に示すように、ガラス基板上に、ゲート線21、信号線15及びCs線13が、マトリックス状に配線されている。ゲート線21と信号線15の交叉部付近にTFT22が配置されている。また、TFT22のドレインに透明電極が接続される。透明電極は図示していない。Cs線13には補助容量電極25が接続されており、透明電極の所定部分23とこの補助容量電極25が対向するように配置されることによって、補助容量24が形成されている。
【0015】
本発明のアレイ基板の検査装置の構成図を図1に示す。アレイ基板の検査装置において、Cs線13にCs信号発生回路(第1のパルス信号発生装置)12が接続される。このCs信号発生回路12は、パルス信号Vcsを発生する。また、信号線15はスイッチ11を介して、試験信号発生回路14と読み取り回路16が接続される。試験信号発生回路(第2のパルス信号発生装置)14より信号線15に供給する信号は、パルス信号Vdである。スイッチ11は、補助容量24に電荷を蓄えるときに、試験信号発生回路14に接続し、補助容量24に蓄積された電荷を読み取るときに、読み取り回路16に接続される。また、ゲート線21にはTFT22を駆動させるためのゲート信号を発生させるゲート信号発生回路20が接続されている。補助容量24のキャパシタンスはCとする。
【0016】
補助容量24に電荷が蓄積されていない状態で、図1に示すスイッチ11を試験信号発生回路14へ接続する。試験信号発生回路14から信号線15に、図2に示すパルス信号Vdを供給する。更に、図2における時間t0 に、ゲート信号発生回路20よりTFT22にゲート信号を供給することによって、TFT22をオン状態にして、補助容量24の透明電極の所定部分23にパルス信号Vdを印加する。ゲート信号がTFT22に印加されている時間t0 から時間t1 の間、TFT22はオン状態であり、補助容量24の透明電極の所定部分23にパルス信号Vdが印加される。更に、Cs線13に接続されたCs信号発生回路12より、図2に示すようなパルス信号VcsをCs線13に供給し、補助容量24の補助容量電極25にパルス信号Vcsを印加する。パルス信号Vdとパルス信号Vcsの立ち上がりの時間は、信号線15とCs線13の抵抗及び補助容量24によって決まり、それぞれ立ち上がりの時間は異なる。また、図3に示すように、ゲート信号がオフされるとき、即ち時間t1 にVdとVcsの電位差が生じるのならば、パルス信号Vdとパルス信号Vcsが信号線15とCs線13に供給する時間をずらすことも可能である。
【0017】
上記のように、補助容量24の透明電極の所定部分23と補助容量電極25にそれぞれパルス信号Vdとパルス信号Vcsを印加することによって、透明電極の所定部分23と補助容量電極25に電位差が生じる。そして、図2における時間t1 に、ゲート信号をオフにし、TFT22をオフ状態にする。このとき、補助容量24の透明電極の所定部分23にかかるパルス信号Vdの電圧をVd1 、補助容量電極25にかかるパルス信号Vcsの電圧をVcs1 とする。従って、補助容量24の透明電極の所定部分23と補助容量電極25に生じる電位差はVcs1 −Vd1 になる。この電位差が保持されることによって、補助容量24にC(Vcs1 −Vd1 )クーロンの電荷量Q1が蓄積される。
【0018】
なお、図2において、信号線15とCs線13のそれぞれに供給されるパルス信号Vdとパルス信号Vcsは、ゲート信号によってTFT22がオフ状態になった時間t1 以後、次にゲート信号がTFT22に印加されて、補助容量24に蓄積された電荷量を読み取るまでに、任意の時間で立ち下がることとする。
【0019】
上記の工程によって補助容量24に電荷が蓄積された後、補助容量24に蓄積された電荷量を読み取るために、スイッチ11を読み取り回路16に接続する。そして、TFT22にゲート信号を供給することによって、ゲート信号がTFT22に供給されている間、TFT22がオン状態になり、補助容量24に蓄積された電荷が読出し回路16に供給され、補助容量24に蓄積された電荷量を測定する。
【0020】
補助容量24の透明電極の所定部分23と補助容量電極25にそれぞれのパルス信号Vdとパルス信号Vcsを印加しないとき、補助容量24に蓄積されている電荷量Q2は0クーロンであり、読み取り回路16が検出する電荷量Q=Q2−Q1はC(Vd1 −Vcs1 )クーロンである。従って、従来技術で含まれなかったCs線13に印加されたパルス信号Vcsが考慮されている。これは、あらかじめCs線が断線していない場合の電荷量Qの基準範囲を決定しておくことによって、Cs線13が断線した場合、Vcs1 の値が基準値にならないことによって、電荷量Qの値が基準範囲に入らず、Cs線の断線を検出することが可能になる。
【0021】
なお、上記したCs線13の断線検査において、電荷量Qは、Cs線13の断線の影響以外に、信号線15の断線等によっても値が変化する。よって、Cs線13の断線の検査を行なう前に、各種の線の断線、短絡、抵抗又は画素欠陥等の検査を行なうことが好ましい。
【0022】
補助容量24は、一本のCs線13に並列に多段接続されており、図4に示すような、Cs線13の抵抗42との等価回路で表される。従って、補助容量24の位置によって、Cs線13からのパルス信号Vcsのパルスの立ち上がりの時間が異なるために上記したVcs1 が異なり、補助容量24毎に蓄積される電荷量が異なる。図5にCs線13とパルス信号Vcsの関係を示す。図5において、補助容量、TFT、信号線及びゲート線等は省略している。Cs線13の両端からパルス信号Vcsが印加されるので、A線のようにCs線13が断線していなければ、中心の補助容量24に印加されるパルス信号Vcsのパルスの立ち上がり時間が最も遅く、Cs線13の両端の補助容量24に印加されるパルス信号Vcsのパルスの立ち上がり時間が最も早い。
【0023】
しかし、図5のB線のようにCs線13が断線した場合、断線部分52の付近の補助容量24に印加されるパルス信号Vcs54のパルスの立ち上がりの時間が遅くなる。これは、Cs線13の両端からパルス信号Vcsを印加しても、断線部分52でパルス信号Vcsが止まってしまい、逆方向からのパルス信号Vcsが印加されるためである。従って、Cs線13が断線していない場合の補助容量24に蓄積される電荷量とは異なる電荷量を蓄積する補助容量24が発生する。
【0024】
図6(a),(b)に、14型から17型のXGA(eXtended Graphics Array)の液晶パネルにおける、Cs線13に断線が無い場合と有る場合の補助容量24の位置とそれぞれの補助容量24に蓄積される電荷量の関係を示す。図6において、横軸は補助容量24の位置であるが、14型から17型のXGAの液晶パネルにおいて、一本のCs線13に接続された補助容量24の個数は3072個であり、Cs線13のどちらか一端に接続された補助容量24を0とし他端に接続された補助容量24を3071としている。図6(a)と(b)を比較すると、図5に示す断線部分52に近づくほど補助容量24に蓄積される電荷量の差が顕著になり且つ、図6(b)において断線部分52付近で補助容量24に蓄積される電荷量に顕著な差が発生している。従って、断線が無い場合と実際の断線検査の結果とを比較することによって、Cs線13の断線を検出することが可能である。また、検出された電荷量に顕著な差が発生しているか否かを検出することによってもCs線13の断線を検出することが可能である。
【0025】
上記の方法でCs線13の断線を検出する場合は、Cs線13の一本毎にすべての補助容量24について同じ検査を実施することが必要である。しかし、図6(a)と(b)を比較すると、断線部分52以外でも、検出される電荷量に差があることが分かる。例えば、Cs線13の中心に接続された補助容量24の電荷量のみを検出して、断線を検出することも可能である。即ち、一本の信号線15に接続されたTFT22を介して接続された、それぞれの補助容量24の電荷量を検出する。この方法を用いれば、全ての補助容量24の電荷量を検出する必要はなく、断線検査にかかる時間が短縮される。例えば、14型から17型等に使用されるXGAの液晶パネルの場合、一本のCs線13に接続されている3072個のすべての補助容量24について電荷量の検出は行なわず、1個の補助容量24について上記の検査を実施すればよい。XGAの液晶パネルの768本すべてのCs線13について、それぞれ1個の補助容量24の電荷量の検出を行なうことによって、768本すべてのCs線13の断線検査にかかる検査時間は、約1秒から2秒であり、短時間に検査が終了する。
【0026】
以上、本発明に係るアレイ基板の検査方法及び該検査装置について、一実施形態を記載したが、本発明はこの実施形態に限定されるものではない。その他の実施形態として、信号線15にはパルス信号Vdを供給せず、Cs線13にパルス信号Vcsを供給する検査方法を示す。信号線15にパルス信号Vdを供給しないので、図1におけるスイッチ11を読み取り回路16に接続する。なお、スイッチ11と試験信号発生回路14を使用せず、直接読み取り回路16を信号線15に接続することも可能である。Cs線13に図7に示すようなパルス信号Vcsを供給すると、補助容量電極25には、パルス信号Vcsが印加される。透明電極の所定部分23にはパルス信号Vdが印加されないので、透明電極の所定部分23の電圧は0Vになる。
【0027】
図7において、時間t0 にゲート信号をゲート線21に供給し、TFT22をオン状態にする。TFT22がオン状態になったことによって、補助容量24に蓄積された電荷は信号線15を通って読み取り回路16で読み取られる。そして、図7における時間t1 に、ゲート信号をオフにすることによって、TFT22がオフ状態になり、補助容量24に蓄積された電荷が信号線15を通って読み取り回路16で読み取られることが中止される。時間t1 におけるパルス信号Vcsの電圧をVcs1 とすると、補助容量24の補助容量電極25と透明電極の所定部分23の電位差はVcs1 になる。従って、補助容量24に蓄積された電荷量Q1 はCVcs1 クーロンになる。
【0028】
また、補助容量電極25にパルス信号Vcsを印加しないときの補助容量に蓄積されている電荷量Q2 は、補助容量電極25と透明電極の所定部分23の電位差が0Vであるので0クーロンになる。従って、時間t1 に読み取り回路16で読み取られる補助容量24に蓄積された電荷量Qは、Q2 −Q1 =−CVcs1クーロンであり、Cs線に供給されたパルス信号Vcsが考慮されている。
【0029】
図7における時間t1 は、パルス信号Vcsのパルスの立ち上がりの時間中の任意のタイミングである。また、上記の実施形態に示したように、Cs線13に接続された全ての補助容量24について電荷量を測定するのではなく、任意の一個の補助容量24について電荷量を測定する。即ち、一本の信号線15にTFT22を介して接続された全ての補助容量24について、蓄積された電荷量を測定する。全てのCs線13について一個の補助容量24の電荷量を測定することによって、短時間でTFTアレイ基板における全てのCs線13の断線検査が終了する。
【0030】
その他、本発明は、その趣旨を逸脱しない範囲内で、当業者の知識に基づき種々なる改良、修正、変形を加えた態様で実施し得るものである。
【0031】
【発明の効果】
本発明に係るアレイ基板の検査方法は、信号線のパルス信号以外にCs線(補助容量線)にもパルス信号を供給することによって、Cs線の断線を検査することが可能になった。従って、従来なら次の工程に流入していたCs線の断線したアレイ基板を、次の工程に流入する前に取り除くことができる。また、Cs線の断線の検査時間も短時間で終了できる。
【0032】
また、本発明に係るアレイ基板の検査装置は、Cs線にパルス信号を供給する回路が新たに加えられただけであり、複雑な検査装置が追加されていない。従って、従来技術と同じように、補助容量の電荷量を読み取ることによって、Cs線の断線を検出することが可能である。
【図面の簡単な説明】
【図1】本発明のTFTアレイ基板のCs線の検査装置の一例を示す構成図である。
【図2】本発明のTFTアレイ基板のCs線の断線検査における各信号の関係を示した図である。
【図3】Cs線と信号線に供給する信号の時間がずれた場合の図である。
【図4】Cs線と補助容量の等価回路の図である。
【図5】Cs線とCs線より補助容量に印加されるパルス信号の関係を示した図である。
【図6】補助容量の位置と蓄積される電荷量の関係を示した図であり、(a)はCs線に断線部分がない場合の図で、(b)は断線がある場合の図である。
【図7】Cs線にパルス信号Vcsを供給し、信号線にパルス信号Vdを供給しない場合の図である。
【図8】(a)はTFTアレイ基板の模式図であり、(b)はTFTアレイ基板の要部拡大図である。
【図9】(a)は駆動容量方式の構成図であり、(b)は蓄積容量方式の構成図である。
【図10】従来技術における補助容量に印加する信号の図である。
【符号の説明】
11:スイッチ
12:Cs信号発生回路
13:Cs線
14:試験信号発生回路
15:信号線
16:読み取り回路
20:ゲート信号発生回路
21:ゲート線
22:TFT
23:透明電極の所定部分
24:補助容量
25:補助容量電極
27:信号線パッド
28:Cs線パッド
29:ゲート線パッド
31,32,33:プローブ
42:Cs線の抵抗
44:補助容量
52:断線部分
54:パルス信号Vcs
Claims (9)
- 基板と、該基板上にマトリックス状に電気的に非導通状態で配設された複数のゲート線、複数の信号線及び複数の補助容量線と、該複数のゲート線のそれぞれと該複数の信号線のそれぞれに電気的に接続された複数のスイッチング素子と、該複数の補助容量線のそれぞれと該複数のスイッチング素子のそれぞれとに電気的に接続された複数の補助容量とを備えたアレイ基板における前記補助容量線の断線の検査方法であって、
前記複数の補助容量線から前記複数の補助容量にパルス信号を印加するステップと、
前記複数の信号線から前記複数のスイッチング素子を介して前記複数の補助容量にパルス信号を印加するステップと、
前記各補助容量に印加される前記2つのパルス信号の電位差によって該補助容量に蓄積された電荷量を測定する測定ステップと、
前記測定ステップで測定された電荷量が所定の基準範囲に含まれるか否かに基づいて、前記補助容量線の断線を検査するステップと、
を含むアレイ基板の補助容量線の断線の検査方法。 - 前記複数の補助容量線から前記複数の補助容量に印加するパルス信号と、前記複数の信号線から前記複数のスイッチング素子を介して該複数の補助容量に印加するパルス信号とが同時に出力されて、該複数の補助容量に印加される請求項1記載のアレイ基板の補助容量線の断線の検査方法。
- 前記複数の補助容量線から前記複数の補助容量に印加するパルス信号と、前記複数の信号線から前記複数のスイッチング素子を介して該複数の補助容量に印加するパルス信号とは、パルスの立ち上がり時間が互いに異なる請求項2記載のアレイ基板の補助容量線の断線の検査方法。
- 前記複数の補助容量線から前記複数の補助容量に印加するパルス信号のパルスの立ち上がり時間が、該複数の補助容量のそれぞれで異なる請求項1に記載のアレイ基板の補助容量線の断線の検査方法。
- 前記測定ステップが、前記補助容量線に電気的に接続された前記複数の補助容量のうち、一つの該補助容量に蓄積された電荷量を測定する請求項1に記載のアレイ基板の補助容量線の断線の検査方法。
- 前記一つの補助容量に蓄積された電荷量を測定することを、前記複数の補助容量線の全てについて行なう請求項5に記載のアレイ基板の補助容量線の断線の検査方法。
- 前記測定ステップが、前記信号線に前記複数のスイッチング素子を介して接続された前記複数の補助容量に蓄積された電荷量を測定する請求項1に記載のアレイ基板の補助容量線の断線の検査方法。
- 基板と、該基板上にマトリックス状に電気的に非導通状態で配設された複数のゲート線、複数の信号線及び複数の補助容量線と、該複数のゲート線のそれぞれと該複数の信号線のそれぞれに電気的に接続された複数のスイッチング素子と、前記複数の補助容量線のそれぞれと前記複数のスイッチング素子のそれぞれとに電気的に接続された複数の補助容量と、を備えたアレイ基板を検査するためのアレイ基板における前記補助容量線の断線の検査装置であって、
前記複数の補助容量線を介して前記複数の補助容量のそれぞれに印加されるパルス信号を発生する第1のパルス信号発生装置と、
前記複数の信号線を介して前記複数の補助容量のそれぞれに印加されるパルス信号を発生する第2のパルス信号発生装置と、
前記各補助容量に印加される前記2つのパルス信号の電位差によって前記各補助容量に蓄積された電荷量を測定し、測定された電荷量が所定の基準範囲に含まれるか否かに基づいて、前記補助容量線の断線を検査する回路を備えたアレイ基板の補助容量線の断線の検査装置。 - 前記各補助容量に蓄積された電荷量を測定する回路が、前記信号線に接続されている請求項8に記載のアレイ基板の補助容量線の断線の検査装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000235505A JP4473427B2 (ja) | 2000-08-03 | 2000-08-03 | アレイ基板の検査方法及び該検査装置 |
US09/917,959 US6791350B2 (en) | 2000-08-03 | 2001-07-30 | Inspection method for array substrate and inspection device for the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000235505A JP4473427B2 (ja) | 2000-08-03 | 2000-08-03 | アレイ基板の検査方法及び該検査装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002055141A JP2002055141A (ja) | 2002-02-20 |
JP4473427B2 true JP4473427B2 (ja) | 2010-06-02 |
Family
ID=18727701
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000235505A Expired - Lifetime JP4473427B2 (ja) | 2000-08-03 | 2000-08-03 | アレイ基板の検査方法及び該検査装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6791350B2 (ja) |
JP (1) | JP4473427B2 (ja) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4103957B2 (ja) * | 2003-01-31 | 2008-06-18 | 東北パイオニア株式会社 | アクティブ駆動型画素構造およびその検査方法 |
JP4110172B2 (ja) * | 2003-05-12 | 2008-07-02 | インターナショナル・ビジネス・マシーンズ・コーポレーション | アクティブマトリックスパネルの検査装置、検査方法、およびアクティブマトリックスoledパネルの製造方法 |
JP3760411B2 (ja) * | 2003-05-21 | 2006-03-29 | インターナショナル・ビジネス・マシーンズ・コーポレーション | アクティブマトリックスパネルの検査装置、検査方法、およびアクティブマトリックスoledパネルの製造方法 |
CN1802590A (zh) * | 2003-06-06 | 2006-07-12 | 东芝松下显示技术有限公司 | 阵列基板和检查阵列基板的方法 |
JP3968713B2 (ja) * | 2003-06-30 | 2007-08-29 | ソニー株式会社 | フラットディスプレイ装置及びフラットディスプレイ装置の試験方法 |
CN100387997C (zh) * | 2003-10-31 | 2008-05-14 | 华昀科技股份有限公司 | 薄膜晶体管显示器数组的测试电路及方法 |
JP2006194699A (ja) * | 2005-01-12 | 2006-07-27 | Tokyo Cathode Laboratory Co Ltd | プロービング装置 |
JP5572283B2 (ja) * | 2007-10-29 | 2014-08-13 | ピーエスフォー ルクスコ エスエイアールエル | 電圧検知回路 |
US7696773B2 (en) * | 2008-05-29 | 2010-04-13 | Global Oled Technology Llc | Compensation scheme for multi-color electroluminescent display |
US9030221B2 (en) * | 2011-09-20 | 2015-05-12 | United Microelectronics Corporation | Circuit structure of test-key and test method thereof |
CN107346649A (zh) * | 2017-07-07 | 2017-11-14 | 京东方科技集团股份有限公司 | 一种电容检测电路及电容检测方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5377030A (en) * | 1992-03-30 | 1994-12-27 | Sony Corporation | Method for testing active matrix liquid crystal by measuring voltage due to charge in a supplemental capacitor |
US5428300A (en) * | 1993-04-26 | 1995-06-27 | Telenix Co., Ltd. | Method and apparatus for testing TFT-LCD |
KR100324914B1 (ko) * | 1998-09-25 | 2002-02-28 | 니시무로 타이죠 | 기판의 검사방법 |
-
2000
- 2000-08-03 JP JP2000235505A patent/JP4473427B2/ja not_active Expired - Lifetime
-
2001
- 2001-07-30 US US09/917,959 patent/US6791350B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US6791350B2 (en) | 2004-09-14 |
US20020017917A1 (en) | 2002-02-14 |
JP2002055141A (ja) | 2002-02-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101129618B1 (ko) | 액정 표시 패널 및 이의 검사 방법과 이의 제조방법 | |
TWI266559B (en) | Method and device for inspecting active matrix substrate, program used for the inspection and information recording medium | |
JP2810844B2 (ja) | Tft/lcdアレイをテストする方法 | |
JP6257192B2 (ja) | アレイ基板およびその検査方法ならびに液晶表示装置 | |
KR100394923B1 (ko) | 어레이 기판의 검사 방법 | |
JP2007333823A (ja) | 液晶表示装置および液晶表示装置の検査方法 | |
EP1655631A1 (en) | Inspection method, semiconductor device, and display device | |
JP2003050380A (ja) | アレイ基板の検査方法 | |
JP4473427B2 (ja) | アレイ基板の検査方法及び該検査装置 | |
JP3879668B2 (ja) | 液晶表示装置とその検査方法 | |
US20060125512A1 (en) | Method and apparatus for inspecting array substrate | |
JPH1184420A (ja) | 液晶表示装置、アレイ基板の検査方法およびアレイ基板用テスタ | |
JP4107601B2 (ja) | アレイ基板の検査方法及びその検査装置 | |
JP4587678B2 (ja) | アレイ基板の検査方法及び検査装置 | |
JP3268102B2 (ja) | アレイ基板 | |
JP3131585B2 (ja) | 半導体検査回路および半導体回路の検査方法 | |
JP4782956B2 (ja) | アレイ基板の検査方法 | |
JP2002229056A (ja) | 表示装置用電極基板及びその検査方法 | |
JPH0915645A (ja) | アクティブマトリクス液晶表示素子 | |
JPH02154292A (ja) | アクティブマトリックスアレイとその検査方法 | |
KR100507269B1 (ko) | 액정표시소자의 결함 테스트 방법 | |
JP3121038B2 (ja) | Lcd基板上のtft画素の検査方法及び検査装置 | |
KR20070057325A (ko) | 표시 기판 및 이의 검사 방법 | |
JPH085691A (ja) | 薄膜トランジスタアレイの検査方法 | |
JP2002040075A (ja) | アクティブマトリクス基板検査装置及びアクティブマトリクス基板の検査方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A625 | Written request for application examination (by other person) |
Free format text: JAPANESE INTERMEDIATE CODE: A625 Effective date: 20060706 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20061004 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090417 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090421 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090716 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090929 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100129 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20100205 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100223 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100305 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130312 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4473427 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130312 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140312 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |