JPWO2004073370A1 - 多層基板およびその製造方法 - Google Patents
多層基板およびその製造方法 Download PDFInfo
- Publication number
- JPWO2004073370A1 JPWO2004073370A1 JP2005504997A JP2005504997A JPWO2004073370A1 JP WO2004073370 A1 JPWO2004073370 A1 JP WO2004073370A1 JP 2005504997 A JP2005504997 A JP 2005504997A JP 2005504997 A JP2005504997 A JP 2005504997A JP WO2004073370 A1 JPWO2004073370 A1 JP WO2004073370A1
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- layer
- base material
- inner layer
- insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
- H05K3/4617—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar single-sided circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/465—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer having channels for the next circuit layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0388—Other aspects of conductors
- H05K2201/0397—Tab
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09509—Blind vias, i.e. vias having one side closed
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/096—Vertically aligned vias, holes or stacked vias
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/0969—Apertured conductors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
- H05K3/386—Improvement of the adhesion between the insulating substrate and the metal by the use of an organic polymeric bonding layer, e.g. adhesive
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
- H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
- H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49126—Assembling bases
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49128—Assembling formed circuit to base
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
Description
多層基板では、従来の平面回路にはなかった層間を電気的に接続する回路(層間導通部)の形成がキーテクノロジーである。多層基板の各層を構成する多層基板用基材においては、絶縁層に貫通孔が設けられ、この貫通孔の内壁面に沿って導体がめっきされることで、多層配線用基材の一方の面と他方の面とが電気的に接続される。
IBM社のSLC(Surface Laminar Circuit)に代表されるビルドアップ多層基板においても、多層基板用基材の絶縁層の一部を感光性樹脂を用いたフォトリソグラフィ法やレーザ加工等で除去し、層間を接続するための層間導通部をめっきで形成する方法が用いられている(例えば、高木 清著「ビルドアップ多層プリント基板配線技術」日刊工業新聞社出版)。
めっきを用いた配線の導通接続は、微細な回路を低抵抗で導通接続できる利点を持つが、製造工程が複雑で、工数も多いため、コストが高くなり、多層基板の用途を制限する要因となっている。
近年、めっきに代わる安価な層間接続方法として、松下グループのALIVH(Any Layer Interstitial Via Hole)基板や、東芝グループのB2bit(Buried Bump Interconnection Technology)に代表される導電性樹脂を用いた多層基板が実用化され、多層基板の用途が急速に拡大し始めている(例えば、特開平6−302957号公報、特開平9−82835号公報、 高木 清著「ビルドアップ多層プリント基板配線技術」日刊工業新聞社出版)。
ALIVHによれば、図1A乃至1Hに示されているように、プリプレグによる絶縁板101を出発材としてレーザを用いて絶縁板101の一方の面と他方の面とを貫通するビアホール102を設け、印刷法によってビアホール102に導電性ペースト103を充填して層間導通部103aが形成される。この作業を所望の箇所に行なうことで、層間導通部103aを有する絶縁基材104が形成される。そして、絶縁基材104の一方の面及び他方の面に夫々銅箔105を圧着し、エッチングにより所望の配線パターン(銅箔回路)106が形成される。こうして得られた絶縁基材104の一方の面と他方の面に対して、絶縁基材104と同等の構成を有する絶縁基材107と、銅箔108とを夫々圧着する。圧着後の銅箔108にさらに配線パターン109を形成することを繰り返し行なうビルドアップ方式で多層基板100が形成される。
ALIVHの工法以外にも、SLCのように、絶縁層に感光性樹脂を用いて露光、現像を所望の回数行なうことにより、ビアホールを形成する方法や、ケミカルあるいはドライエッチングによって不必要な樹脂を除去する方法も適用できる可能性がある。
導電性ペーストを用いた多層基板の製造方法は、安価である反面、導電性ペーストの電気抵抗がビルドアップ法で使用されるめっきに比べて大きく、銅箔回路との接触抵抗が安定しないなどのいくつかの欠点もあるが、それらも徐々に克服されつつある。
マルチチップモジュールなど、ベアチップを実装する基板では、配線の高密度化に伴って多層基板を構成する一層の厚さが減少する傾向にある。この層厚の減少によって絶縁性フィルム単体では、多層基板の撓みやしわが発生し易くなり、寸法安定性が確保し難くなっている。
この問題に鑑み、層間接続に導電性ペーストを用いる多層基板の製造方法として、図2A乃至2Fに示されているように、片面銅箔付きフィルム201を出発材とする製造方法がある。この製造方法によれば、片面銅箔付きフィルム201の銅箔202をエッチングして所望の配線パターン(銅箔回路)203を形成し、片面銅箔付きフィルム201の絶縁フィルム層204にビアホール205をあけ、ビアホール205に導電性ペースト206を充填して層間導通部206aを形成した多層配線基材207(但し、最下層の基材208は、ビアホールは設けられない)を複数貼り合わせて一括積層し固着することによって多層基板200を形成する(例えば、特開2002−353621号公報)。この方法を一括積層プレス法と呼ぶ。
一括積層プレス法によれば、絶縁層として機能する樹脂フィルムと、この樹脂フィルム(絶縁層)の一方の面に設けられた導体層として機能する銅箔とから成る銅張基板(片面銅箔付きフィルム)を出発材としているので、フィルムの剛性が高まり、高い寸法精度を維持できる。
さらに一括積層プレス法によれば、片面銅箔付きフィルムを出発材として一括積層を行なう前に回路形成を行ない、一括積層によって多層化した多層基板は、ビルドアップ法によって形成された多層基板より、短時間で作成可能で、かつ歩留まりよく製造できる利点がある。しかしながらビルドアップ法と同様の精度を得るには、一括積層プレス法では、多層基板の各層を構成する多層基板用基材を形成してから一括積層を行なうため、各多層基板用基材を高精度に位置合わせする必要がある。
一括積層における層間の位置合わせは、所定の位置に開口されている穴(ピン穴)にピンを貫通させる方法(ピンアライメント法)が一般的である。ピンアライメント方法によれば、ピン穴の位置精度を高めるとともに、ピン穴とピンのクリアランスを最小限に抑えることが位置合わせ精度を向上させるポイントになる。しかし、このような層間の位置合わせの精度には限界があり、ビルドアップ方式に比べると、その精度は劣っている。よって、予め微細回路を形成した基板を用意しても隣接層との位置合わせができず多層化が困難である。
一方、上記したSLCに代表されるビルトアップ方式で製造された多層基板は、一層一層順番に、積層と回路形成を繰り返し行なうので、隣接する多層基板用基材の回路、ビアホール、表面の回路の位置合わせは、フォトリソグラフィを行なう位置合わせの精度に依存している。一般的にビルドアップ方式は、予め積層した回路同士を位置合わせして貼り合わせる一括積層によって形成された多層基板に比して、位置合わせの精度が高い。このことは、半導体チップが直接接合される多層基板の多くに、ビルトアップ方式が採用されている理由である。しかし、ビルドアップ方式での多層化は前述のように、製造工程が複雑で、工数が多く、コストがかかる。
本発明の目的は、上述の如き問題点を解消するためになされたもので、高い歩留まりを期待できる一括積層法の利点を損なうことなく、表層に微細回路を形成して狭ピッチの半導体素子を実装できる多層基板およびその製造方法を提供することを目的としている。
また上記目的を達成するために、本発明の第2の側面によれば、絶縁層の一方の面に導電性回路を有するとともに前記導電性回路と前記絶縁層の他方の面とを電気的に接続するための層間導通部を有する第1内層用基材と、絶縁層の一方の面に導電性回路を有する第2内層用基材と、絶縁層を有する表層回路用絶縁基材と、を少なくとも含む多層基板の製造方法であって、前記第1内層用基材の導電性回路側に前記表層回路用絶縁基材を配置し、前記第1内層用基材の絶縁層側に前記第2内層用基材の前記導電性回路が第1内層用基材側になるように配置する工程と、前記第1、第2内層用基材及び前記表層回路用絶縁基材を一括積層するとともに前記表層回路用絶縁基材に前記第1内層用基材の導電性回路と電気的に接続するための第1表層用層間導通部を形成する工程と、前記第2内層用基材の一方の面に形成された導電性回路と当該第2内層用基材の他方の面とを電気的に接続するために前記第2内層用基材の絶縁層に第2表層用層間導通部を形成する工程と、前記表層回路用絶縁基材の絶縁層の前記第1内層用基材とは反対側の面及び前記第2内層用基材の他方の面の内少なくとも一つの面に微細回路を形成する工程と、を含むことを要旨とする。
また上記目的を達成するために、本発明の第3の側面によれば、絶縁層の一方の面に導電性回路を有するとともに前記導電性回路と前記絶縁層の他方の面とを電気的に接続するための層間導通部を有する第1内層用基材と、絶縁層を有する表層回路用絶縁基材と、を少なくとも含む多層基板の製造方法であって、前記第1内層用基材の導電性回路面側に表層回路用絶縁基材を配置する工程と、前記第1内層用基材と、前記表層回路用絶縁基材とを一括積層する工程と、前記表層回路用絶縁基材に前記第1内層用基材の導電性回路と電気的接続を行なうための第1表層用層間導通部を形成する工程と、前記表層回路用基材の前記第1内層用基材と対向する面の反対側の面に微細回路を形成する工程と、を含むことを要旨とする。
また上記目的を達成するために、本発明の第4の側面によれば、絶縁層の一方の面に導電性回路を有するとともに前記導電性回路と前記絶縁層の他方の面との電気的接続を行なうための層間導通部を有する第3内層用基材と、絶縁層の一方の面に導電性回路を有するとともに前記絶縁層の他方の面に前記一方の面に形成されている導電性回路よりも微細な導電性回路が形成され、前記絶縁層に一方の面に形成された導電性回路と他方の面に形成された導電性回路とを電気的に接続するための第3表層用層間導通部を備える第3表層回路用基材と、を少なくとも含む多層基板の製造方法であって、前記第3表層回路用基材上に設けられた微細回路面が表層に配置された状態で前記第3内層用基材及び第3表層回路用基材とを一括積層して前記第3内層用基材の層間導通部と前記第3表層回路用基材の一方の面に形成された導電性回路とを電気的に接続する工程、を含むことを要旨とする。
図2A乃至2Fは、従来の多層基板の他の製造工程を示す工程図である。
図3A乃至3Gは、本発明の第1実施形態に係る多層基板の製造方法の前半工程を示す図である。
図4A乃至4Cは、本発明の第1実施形態に係る多層基板の製造方法の後半工程を示す図である。
図5は、表層の片面のみに微細回路を形成した場合を示す図である。
図6A乃至6Eは、第1実施形態の変形例に係る多層基板の製造工程を示す工程図である。
図7A乃至7Cは、第1実施形態の変形例に係る製造方法の他の例を示す工程図である。
図8は、表層の片面のみに微細回路を形成した場合を示す図である。
図9A乃至9Hは、本発明の第2実施形態に係る多層基板の製造方法を示す工程図である。
図10A乃至10Dは、本発明の第2実施形態による多層基板の他の製造方法を示す工程図である。
図11A乃至11Dは、第2実施形態に係るめっき手法の第1の例を示す工程図である。
図12A乃至12Eは、第2実施形態に係るめっき手法の第2の例を示す工程図である。
図13A乃至13Cは、めっき手法の第3の例を示す工程図である。
図14A乃至14Gは、第2実施形態の変形例を示す工程図である。
図15A乃至15Cは、層間導通部のめっきの成長例を示す図である。
図16は、本発明の第2実施形態の別の変形例を示す図である。
第1実施形態
図3Aに示されているように、絶縁層として機能するポリイミドフィルム2の一方の面に銅箔3を有する片面銅張り基板(CCL)1を出発材とし、銅箔3にエッチングを行って銅箔3による回路パターン(内層回路)4が形成される(図3B)。銅箔3のエッチングは、塩化第2鉄を主成分とした水溶液、塩化第2銅を主成分としたエッチャントを用いて行なうことができる。
つぎに、図3Cに示されているように、ポリイミドフィルム2の多層化接着面側(銅箔3とは反対の面)に接着層5を形成する。接着層5は、ワニスタイプの場合には、ロールコータやスクリーン印刷機を用いて塗布することにより形成され、フィルムタイプの場合にはラミネータを用いて熱圧着して形成される。
この実施形態では、可塑性を有するポリイミドを用いた。熱可塑性を有するポリイミド系材料としては、ポリエーテルイミド(PEI)、ポリエーテルエーテルケトン(PEEK)系材料などを使用できる。
なお、内層回路パターン4を形成する工程と接着層5を形成する工程の順番は、逆であってもよい。また、絶縁層が接着層を兼ねる場合は、接着層5を省略することができる。ここで接着層を兼ね得る絶縁層の材料としては、ポリイミド、熱可塑性ポリイミド、熱可塑性樹脂を付与した熱可塑性ポリイミド、あるいは液晶のポリマを用いることができる。
つぎに、接着層5の側からレーザを照射して接着層5とポリイミドフィルム2に、ビアホール6が穿設される。エッチングによって、銅箔3の内層回路4に設けた小孔6Aの中心と、接着層5と、ポリイミドフィルム2のビアホール6の中心とが位置合わせされることにより、ビアホール6より直径が小さい小孔6Aを有する***付きビアホール6が形成される。ビアホール6の直径は、例えば100μm程度で、小孔6Aの直径は30〜50μm程度である。
つぎに、図3Eに示されているように、スクリーン印刷で使用するようなスキージプレートを使用して接着層5の側から銀ペースト等の導電性ペースト7をスクイジングによってビアホール6と小孔6Aの全てに穴埋め充填する。導電性ペースト7の充填に際しては、印刷用マスクを用いず、ビアホール6部分以外の表面を薄い保護フィルムで覆って行ない、刷り残しの導電性ペーストによる汚染を回避する。
これにより、絶縁層の一方の面に内層回路4が形成され、且つ一方の面から他方の面(図面上側を一方の面、図面下側を他方の面と定義する)を電気的に接続する導電性ペースト7が充填された層間導通部7aが形成された内層回路用の多層基板用基材10(第1内層用基材)が完成する。
図3Fに示されているように、2枚の内層回路用の多層基板用基材(第1内層用基材)10、10と、絶縁層として機能するポリイミドフィルム22の一方の面に銅箔(導体箔)21を有し、他方の面に接着層23を有する表層回路用の基材20(表層回路用絶縁基材70に導体箔21を貼り合わせた構造に等しい)と、絶縁層として機能するポリイミドフィルム31の一方の面に内層回路となる回路パターン(回路)32が形成され、他方の面に接着層33を有する内層回路用の1枚の多層基板用基材(第2内層用基材)30と、表層回路用の1枚の導体箔40を一括積層し固着させる。なお、本実施形態では第1内層用基材10を2枚用いた例を示したが、適宜変更可能である。
換言すれば 2枚の内層回路用の多層基板用基材(第1内層用基材)10、10の一方の面側(内層回路4側)に表層回路用の多層基板用基材(表層回路用基材)20を配置し、2枚の内層回路用の多層基板用基材10の他方の面側、すなわち第1内層用基材の接着層5側に内層回路用の多層基板用基材(第2内層用基材)30を配置し、多層基板用基材30の下側、すなわち接着層33側に導体箔40を配置し、一括積層し固着させる。
なお、内層回路用の多層基板用基材(第2内層用基材)30は、ビアホール6(層間導通部7a)が形成されていない多層基板用基材(第1内層用基材)10と同じであり、表層回路用の多層基板用基材(表層回路用基材)20は、CCLに接着層23が設けてあるものに相当する。
第1内層用基材10、表層回路用基材20、第2内層用基材30、及び表層回路用導体箔40を一括積層する際は、ピンアライメント法等によって内層回路4、32が層間導通部7を介して互いに電気的に導通するように位置合わせを行ない、熱プレスにより一括積層し固着する。
これにより、図3Gに示されているように、内部の回路パターン(内層回路)4、32同士がビアホール6に充填された導電性ペースト7による層間導通部7aによって層間同士が導通接続され、一方の面にビアホール6が形成されていない表面銅箔21、及び他方の面に裏面銅箔40を有する一括積層体50が完成される。
一括積層後に、一括積層体50の一方の面及び他方の面にビア加工と微細回路の加工を行なう。まず、レーザを用いて、図4Aに示されているように、最上層の表層回路用基材20と最下層の第2内層用基材30および銅箔40の各々に、一括積層体50の一方及び他方の面に形成される微細回路と内層回路とを接続するためのビアホール51が形成される。
なおレーザ加工によって形成される穴と直下の層との位置合わせはX線を用いて行った。すなわち、X線を使用して内層回路(回路パターン4あるいは32)を透視して一括積層体50の一方及び他方の面に形成される微細回路と内層回路とを接続するためのビアホール51の位置決めを行なう。
ビアホール51の形成には、YAGレーザ、エキシマレーザや炭酸ガスレーザによる加工以外にも、レジストまたは銅箔をマスクとしたケミカルエチッチングやドライエッチングを用いることができる。
つぎに、ビアホール51内壁に表面処理を施した後、図4Bに示されているように、銅めっき52によってビアホール51内壁を被覆し、一括積層体50の一方及び他方の面に設けられた銅箔21、銅箔40と直下の回路パターン(内層回路)4あるいは32とを各々電気的に接続する。これにより、一括積層体50の一方及び他方の面に設けられる回路と内層回路とを接続する第1及び第2表層用層間導通部51a、51bが形成される。
一括積層体50の一方及び他方の面に設けられた銅箔21、40上にフォトレジストを貼付し、直下の回路パターン(内層回路)4あるいは32との位置合わせを行ない、露光現像する。位置合わせには上述したX線を使用した位置合わせ方法を行なった。そして、塩化第2鉄水溶液を用いて銅箔をエッチングした後、レジストを剥離し、図4Cに示されているように、一括積層体50の一方及び他方の面に微細回路54を形成した。必要に応じてソルダレジスト膜を被覆形成して、本実施形態に係る多層基板60が完成される。
多層基板60では、内層回路4、32とビアホール6及び一括積層体50の一方及び他方の面に形成された微細回路54の位置合わせ精度は、微細回路54を形成するためのフォトレジストにパターンを露光するアライナの精度に等しく、従来の一括積層による層間位置合わせ精度に比べて非常に高い。それゆえ、本実施形態に係る微細回路においてはビア周囲のランドもその精度に応じて縮小でき、回路の精細化を達成できる。例えば、内層回路4、32のランド径は400〜600μm程度であり、微細回路54のランド径は、それより小径の50〜70μm程度である。
半導体用インターポーザの中で片方を半導体チップに接続し、反対側を機器のプリント基板に接続するような場合は、片面のみ高精細なパターンが要求される。このような場合は、図5に示されているように、内層回路4及びビアホール6形成済みの第1内層用基材10と内層回路32形成済みの第2内層用基材30と銅箔40を一括積層し、銅箔40側のみに、一括積層後の導通部の形成、すなわち半導体チップが接続される導体回路と内層回路とを接続する第2表層用層間導通部51bの形成、及び微細回路54の形成を行なえばよい。
なお、図4C、5において使用されている各層の絶縁層は同一の材料によって構成されることが望ましい。各絶縁層を同一の材料を使用することで、一括積層後の多層基板の反りを抑制することができる。また、各絶縁層を同一の材料を使用する効果は、図5に示すように片面にのみ微細回路を形成する場合により大きい。また図4C、5に示す実施形態において第1内層用基材10を2枚用いたが、1枚でも、また3枚以上でも同様の効果が得られる。
図6A乃至6Eは、上記第1実施形態の他の変形例を示している。なお、図6A乃至6Eにおいて、図3A乃至3G、図4A乃至4Cに対応する部分は、図3A乃至3G、図4A乃至4Cに付した符号と同一の符号を付けて、その説明を省略する。
図6Aに示されているように、2枚の内層回路用の多層基板用基材(第1内層用基材)10、10と、絶縁層として機能するポリイミドフィルム71の一方の面に接着層72を有する表層回路用の1枚の多層基板用基材(表層回路用絶縁基材)70と、内層回路用の1枚の多層基板用基材(第2内層用基材)30とを一括積層して固着する。なお、本実施形態においては、第2内層用基材の絶縁層として、接着層を有しない絶縁層を用いた。
すなわち、2枚の内層回路用の多層基板用基材(第1内層用基材)10の一方の面(内層回路4側)に表層回路用の多層基板用基材(表層回路用絶縁基材)70を配置し、2枚の内層回路用の多層基板用基材(第1内層用基材)10、10の他方の面側(接着層5側)に内層回路4用の多層基板用基材(第2内層用基材)30を配置した状態で一括積層して固着する。
上述したように各基材、すなわち第1内層用基材10、第2内層用基材30、及び表層回路用絶縁基材70は、ピンアライメント法等によって内層回路4、32同士が層間導通部7aを介して電気的に導通するように位置合わせを行ない、熱プレスによって一括積層される。これにより、図6Bに示されているように、内部の回路パターン(内層回路)4、32同士がビアホール6に充填された導電性ペースト7による層間導通部7aによって層間同士が導通接続され、一方及び他方の面に、層間導通部及び微細回路が形成されていない絶縁層(ポリイミドフィルム71、31)を有する一括積層体80が完成する。
一括積層後に、一括積層体80の一方及び他方の面に層間導通部の加工及び微細回路の加工が行われる。
まず、レーザを用いて、図6Cに示されているように、表層回路用絶縁基材70と第2内層用基材30の各々に、一括積層体80の一方及び他方の面に形成される微細回路と内層回路とを接続するためのビアホール81が形成される。レーザ加工された穴と直下の層との位置合わせはX線を用いて整合させる。すなわち、X線を用いて内層回路(回路パターン4あるいは32)を透視して一方及び他方の面に形成される微細回路と内層回路とを接続するためのビアホール81の位置決めを行なう。なお、第2内層用基材30、表層回路用絶縁基材70が光透過性のものであれば、画像処理法によっても位置合わせを行なうことができる。
つぎに、ビアホール81の内壁を含む一括積層体80の一方及び他方の面の絶縁層表面に、Niを下地としたCuの2層からなる薄膜層をスパッタにより成膜した。
なお、Ni以外にCrやTiまたはこれらを含む合金を用いることこともできる。
このスパッタ膜をシード層として、銅めっきを行ない、図6Dに示されているように、絶縁層表面およびビアホール81内に銅層82を形成した。一般的に、めっき膜は、表面に均一な厚さで形成されるが、浅い部位より深い部位のめっき速度が速いビアフィルめっき等によってビアホール81内に選択的に銅を析出させ、めっき後の表面を平滑にすることもできる。本実施形態では、後者の例を示している。これにより、表層と内層とを接続するビアホール81が銅めっき(銅層82)によって充填され、第1及び第2表層用層間導通部81a、81bが形成される。
めっきによる銅層82の形成後に、エッチングにより不用部分を除去し、図6Eに示されているように、表層回路(微細回路)83が形成される。更に必要に応じてソルダレジスト膜を被覆形成された後、多層基板90は完成する。なお図6Eから理解されるごとく、内層回路4のピッチは、微細回路83のピッチよりも大きい。
多層基板90でも、内層回路4、32と表層用層間導通部81a及び微細回路83の位置合わせ精度は、微細回路83を形成するエッチングパターンのアライナ精度に等しく、従来の一括積層による層間位置合わせ精度に比べて非常に高い。それゆえ、最表層においては表層用層間導通部81a周囲のランドもその精度に応じて縮小でき、従来よりも精密な回路が形成できる。
上述の製造方法はサブトラクティブ法による加工例を示しているが、銅めっき前に、回路パターン部を残して絶縁層表面をレジストで被覆し、ビアホール及び回路部にのみめっき膜を成長させるアディティブ法を用いることもできる。
以下、アディティブ法による加工例を図7A乃至7Cを参照して説明する。
図7Aに示されているように、一括積層された一括積層体80の一方及び他方の面より表層回路用基材70と、第2内層用基材30の各々に、一括積層体80の一方及び他方の面に形成される微細回路と内層回路とを接続するためのビアホール81を形成し、ビアホール81の内壁を含む一括積層体80の一方及び他方の面の絶縁体表面にスパッタ法でNiとCuを成膜したのち、スパッタ膜上にレジスト84を貼付し、露光・現像する。この際露光・現像で得られるパターンを微細にしておく。
つぎに、スパッタ膜を通して給電しながら銅回路85が電解めっきにより形成される。この場合も、微細回路と内層回路とを接続するためのビアホール81内は銅めっきによって充填され、第1及び第2表層用層間導通部81a、81bが形成される(図7B)。めっき工程の後、レジスト84を除去し、回路以外のスパッタ膜をエッチングして除去する。これにより、図6Eと同様の多層基板90が形成される(図7C)。
上記第1実施形態の変形例でも、片面のみに微細回路が形成される場合には、図8に示されているように、回路及びビアホール(層間導通部)が形成済みの第1内層用基材10と回路形成済みの第2内層用基材30とを一括積層し、第2内層用基材30に一括積層後に微細回路と内層回路を接続するためのビアホール81を形成し、銅めっきによる微細回路83の形成、並びに第2表層用層間導通部81bの形成を行なえばよい。
なお、図7C、8において使用されている各層の絶縁層は同一の材料によって構成されることが望ましい。各絶縁層を同一の材料を使用することで、一括積層後の多層基板の反りを抑制することができる。また、各絶縁層を同一の材料を使用する効果は、図8に示すように一方の表層にのみ微細回路を形成する場合により大きい。また図7C、8に示す実施形態において第1内層用基材10を2枚用いたが、1枚でも、また3枚以上でも同様の効果が得られる。
なお、本実施形態では各基材に絶縁層及び接着層を有する銅貼りの積層板を示したが、上記のごとく絶縁層が接着層を兼ねる場合は、接着層5を省略することができる。なお、接着層を兼ね得る絶縁層の材料としては、ポリイミド、熱可塑性ポリイミド、熱可塑性樹脂を付与した熱可塑性ポリイミド、あるいは液晶のポリマを用いることができる。
第2実施形態
以下図を参照しながら、本発明の第2実施形態に係る多層基板の製造方法を説明する。
接着層を兼ねた絶縁層12の一方の面に銅箔13が設けてある片面銅張板(CCL:Copper Clad Laminate)を出発材とし(図9A)、エッチングなどを用いて銅箔13に銅回路及び銅ランド部11を形成する(図9B)。片面CCLとしては、例えば、絶縁樹脂層にポリイミド、熱可塑性ポリイミド、熱硬化性ポリイミド、熱硬化機能を付与した熱可塑性ポリイミド、あるいは液晶ポリマなどを用いることが望ましい。加えて絶縁層の厚みは10〜70μm程度、銅箔厚みは5〜20μm程度であることが望ましい(第1A工程)。
次に、絶縁層12にレーザ加工、エッチングなどにより、銅回路及び銅ランド部11に導通するためのビアホール14を形成する(図9C)(第2A工程)。ビアホール径としては、20〜50μm程度が望ましい。
第1A工程で作製したビアホール14の内部に、めっき等により導体を充填して第3表層回路用層間導通部15を形成するとともに、絶縁層12の表面に銅回路部および銅ランド部16を形成する(図9D)。ここまでの工程で第3表層回路用基材Aが形成される。なお、第3表層回路用基材Aの形成過程は、図10A乃至10Dに示す順番で行ってもよい。すなわち、図10Aに示すように片面銅貼り基板CCLを出発材とし、まずレーザ加工、エッチングなどにより、ビアホール14を設け(図10B)、次いで、銅箔13のビアホール14に対応する位置に銅回路及び銅ランド部11を設けた後めっきをすることで(図10C)、第3表層回路用基材Aが形成される(図10D)。第3表層回路用基材Aにおいて、他方の面には一方の面に形成された微細回路よりも粗い回路が形成されている。他方の面に形成された回路は、一括積層時の位置合わせ誤差を許容できる程度の精度を有している。
めっきの手法としては、図11A乃至11Dに示すような方法がある。例えば、絶縁層12上にビアホール14を設け、ビアホール14に対応する位置に銅ランド部11を設けた基材において、銅ランド部11と反対側の面およびビアホール14内部に、めっきのシード層31を、例えばスパッタや、触媒を吸着させるなどにより形成する(図11A)。次に、銅ランド部11側の面にレジスト32を形成した後に、電解めっきにより銅330を析出させる(図11B)。続いて、めっきにより析出させた銅330の上に、所望の回路パターンにレジスト32を形成し(図11C)、サブトラクティブ法により、回路パターンに使用しない部位の銅330およびシード層310を除去する。ここまでの工程で、めっきによりビアホール14内部に銅が充填された基材(第3表層回路用基材)Cが形成される(図11D)。
また、図12A乃至12Eに示すように、図11A乃至11Dと同様にシード層310を形成した後に(図12A)、レジスト32を所望のパターンに形成し(図12B)、電解めっきなどで回路パターンの必要な部位にのみ銅330を析出させてレジスト32を除去し(図12C、12D)、先に析出させた銅をエッチングマスクとして、シード層310を除去する(図12E)といった手法によっても同一の基材(第3表層用回路基材)Cが得られる。
その他には、図13A乃至13Cに示すように、シード層310を形成せずにレジストを所望のパターンに形成し(図13A)、無電解の化学銅めっきなどで銅330を析出させて(図13B)、レジスト32を除去する(図13C)手法もある。
上記各手法を用いて、ビアホール14内部に銅が充填された第3表層用層間導通部を備えた第3表層回路用基材Cが得られる(第3A工程)。なお、めっきにより形成した導体層厚みは3〜10μm程度であることが望ましく、銅ランド部11の径は80〜150μm程度が望ましい。
次に、第1A、第2A工程と同様の手法で、接着層を兼ねた絶縁層の一方の面に、銅回路部および銅ランド部11が形成され、ビアホール14が開口している第3内層用基材Bを作成する(図9E)(第4A工程)。ビアホール径は、50〜200μm程度であることが望ましく、銅ランド部の径は250〜400μm程度が望ましい。
第4A工程で作成した基材のビアホール14内部に、例えば、銀や銅あるいは銀でコーティングされた銅などを金属フィラーとする導電ペーストを印刷法などにより充填し、層間導通部14aが得られる(図9F)(第5A工程)。
第5A工程で得られた第3内層用基材Bを必要枚数用意し、第3A工程で得られた第3表層回路用基材Aを、めっきで得られた微細回路側が表層になるように配置して、各基材表面または内部に設けた図示しないアライメントマーク、基準穴、回路パターン等を用いて各々の層間導通部と銅ランド部とが電気的に接続されるように位置決めした後に一括積層する(図9G)。この後、真空キュアプレス機またはキュアプレス機を用いて、基板を1〜5MPaで加圧し、150〜250℃に加熱して、30分〜2時間保持することにより各層を固着させる(図9H)(第6A工程)。以上のようにして、一括積層法を用いて一方の面に微細な回路パターンを持つ多層基板Dを容易に得ることができる。
上記から理解されるように、第2実施形態では、第1実施形態と異なり、予め多層基板用基材として微細回路が形成された基板を少なくとも含む回路が作成された、複数枚の基材を一括積層することを特徴とする。
次に図14A乃至14G参照しつつ、第2実施形態の変形例に係る多層配線基板の製造方法を説明する。
接着層を兼ねた絶縁層22の一方の面に銅箔23が設けてある片面銅張板(CCL:Copper Clad Laminate)を出発材とし(図14A)、エッチングなどを用いて銅箔23が予め形成されている面に微細な銅回路及び銅ランド部21を形成する(図14B)(第1B工程)。エッチングにおいて微細回路が形成される片面CCLとしては、例えば、絶縁樹脂層にポリイミド、熱可塑性ポリイミド、熱硬化性ポリイミド、熱硬化機能を付与した熱可塑性ポリイミド、あるいは液晶ポリマなどを用いることが望ましく、絶縁層の厚さは10〜70μm程度、銅箔厚みは5〜20μm程度であることが望ましく、銅ランド部の径は80〜150μm程度が望ましい。
ついで、絶縁層22にレーザ加工、エッチングなどによりビアホール24を形成する(図14C)(第2B工程)。ビアホール24の径としては、20〜50μm程度が望ましい。
第2B工程で作製したビアホール24の内部に、上記第2実施形態の第3A工程と同様の手法で、めっきにより導体を充填して第3表層用層間導通部24aを形成するとともに、絶縁層22の上記微細な銅回路部及び銅ランド21が形成された面とは反対側の表面に銅回路部および銅ランド部26を形成して第3表層回路用基材Eを作成する(図14D)(第3B工程)。なお第3表層回路用基材Eの表層側の銅回路部及び銅ランド21は、他面側のめっきで形成された銅回路部及び銅ランド26に比べてより微細なパターンが形成されている。
また第3B工程において、第3表層用層間導通部24aは、めっきによってビアホール24が充填されていくが、図15A乃至15Cに示すように、めっきの形成過程において、層間導通部24aの直上には凹み61が発生しやすい。この点を考慮して、めっきによって形成される導体層の厚さを15〜20μm程度にすることが望ましい。このときの銅ランド部26の径は250〜400μm程度が望ましく、一括積層時の位置合わせ誤差を許容できる大きさであれば良い。それにより、従来の一括積層と同様の位置合わせ精度で表層に微細回路を形成した多層基板を得ることができる。
次に、上記第2実施形態の第1A、第2A工程、及び第3A工程と同様の手法で、接着層を兼ねた絶縁層の片面に、銅回路部および銅ランド部26が形成され、層間導通部27aが形成されている第3内層用基材Fを作成する(図14E)(第4B工程)。なお、ビアホールの径は、50〜200μm程度であることが望ましく、第3内層用基材Fの銅ランド部26の径は250〜400μm程度が望ましい。
第4B工程で得られた第3内層用基材F(F1、F2、F3)を必要枚数用意し、第3B工程で得られた第3表層回路用基材Eを、第3表層回路用基材Eのめっきで得られた銅回路部(微細回路が形成された面の反対面)および銅ランド部26が内層になるように配置して、各基材表面または内部に設けた図示しないアライメントマーク、基準穴、回路パターン等を用いて位置決めした後に一括積層して固着する(図14F)。なお、図14Fでは互いに異なる内層回路が形成された第3表層回路用基材F1、F2、F3を示した。このように、内部に形成された内層回路が異なる第3表層回路用基材Fを適宜組み合わせることで、要求を満たす種々の多層基板が形成可能である。
積層後、真空キュアプレス機またはキュアプレス機を用いて、基板を1〜5MPaに加圧し、150〜250℃に加熱して、30分〜2時間保持することにより一括積層する(図13G)。こうして、一括積層法を用いて、最表層に微細な回路パターンを持つ多層基板Gを容易に得ることができる。
図9Hに示される多層基板Dと、図14Gに示される多層基板Gとを比較すると理解されるように、多層基板Dでは最表層に第3表層用層間導通部とともに形成された微細回路が図示しない半導体チップ等に接続されるのに対して、基板Gでは最表層に上記第1B工程で形成された微細回路の銅ランド21が半導体チップ等に接続される。
本発明の第2実施形態、及び第2実施形態の変形例において、接着層を兼ねた絶縁層の片面に銅箔が形成されている片面CCLを出発材とし、ビアホールを開口した後に、エッチングなどを用いて回路部を形成しても良い。また、絶縁層は必ずしも接着層兼ねる必要はなく、図16に示すように接着層81と絶縁層82が異なる2層以上の構造としてもよい。そのときに挙げられる接着層としては、熱硬化性ポリイミド、熱可塑性ポリイミド、熱硬化機能を付与した熱可塑性ポリイミド、液晶ポリマなどが挙げられる。
また本発明の第2実施形態では、第1実施形態と異なり一括積層前に回路形成を行なうことができる。この方法によれば、表層の回路パターンが微細な多層基板を、一括積層法によって作成できる。これにより、先述の従来技術での問題点を解消し、回路パターンが微細な多層基板を、低コストかつ高歩留まりで作ることができる。
また、多層基板においては、積層する回路パターンに起因して、表層に多少の凹凸が生じることがあり、微細回路の形成に悪影響を与えることがあるが、第2実施形態に係る多層基板の製造法によれば、一括積層後の表層の凹凸の影響を受けないため、上述の第1実施形態に比べてより微細な回路を形成することができる。
Claims (18)
- 絶縁層の一方の面に導電性回路を有するとともに前記導電性回路と前記絶縁層の他方の面とを電気的に接続するための層間導通部を有する第1内層用基材と、絶縁層の一方の面に導電性回路を有する第2内層用基材とを少なくとも含む多層基板の製造方法であって、
前記第1内層用基材及び前記第2内層用基材を一括積層するとともに前記第1内層用基材の層間導通部と前記第2内層用基材の導電性回路とを電気的に接続する工程と、
前記第2内層用基材の一方の面に形成された導電性回路と当該第2内層用基材の他方の面とを電気的に接続するために前記第2内層用基材の絶縁層に第2表層用層間導通部を形成する工程と、
前記第2内層用基材の他方の面に微細回路を形成する工程と、
を含むことを特徴とする方法。 - 請求項1記載の多層基板の製造方法であって、前記第2内層用基材に微細回路を形成する工程は、前記第2内層用基材の他方の面に予め一括積層によって形成された導体箔を加工する工程をさらに含むことを特徴とする方法。
- 絶縁層の一方の面に導電性回路を有するとともに前記導電性回路と前記絶縁層の他方の面とを電気的に接続するための層間導通部を有する第1内層用基材と、絶縁層の一方の面に導電性回路を有する第2内層用基材と、絶縁層を有する表層回路用絶縁基材と、を少なくとも含む多層基板の製造方法であって、
前記第1内層用基材の導電性回路側に前記表層回路用絶縁基材を配置し、前記第1内層用基材の絶縁層側に前記第2内層用基材の前記導電性回路が第1内層用基材側になるように配置する工程と、
前記第1、第2内層用基材及び前記表層回路用絶縁基材を一括積層するとともに前記表層回路用絶縁基材に前記第1内層用基材の導電性回路と電気的に接続するための第1表層用層間導通部を形成する工程と、
前記第2内層用基材の一方の面に形成された導電性回路と当該第2内層用基材の他方の面とを電気的に接続するために前記第2内層用基材の絶縁層に第2表層用層間導通部を形成する工程と、
前記表層回路用絶縁基材の絶縁層の前記第1内層用基材とは反対側の面及び前記第2内層用基材の他方の面の内少なくとも一つの面に微細回路を形成する工程と、
を含むことを特徴とする方法。 - 請求項3記載の多層基板の製造方法であって、前記微細回路形成工程は、前記表層回路用絶縁基材の絶縁層の前記第1内層用基材とは反対側の面及び前記第2内層用基材の他方の面の内少なくとも一つの面に予め一括積層によって形成された導体箔を加工する工程をさらに含むことを特徴とする方法。
- 絶縁層の一方の面に導電性回路を有するとともに前記導電性回路と前記絶縁層の他方の面とを電気的に接続するための層間導通部を有する第1内層用基材と、絶縁層を有する表層回路用絶縁基材と、を少なくとも含む多層基板の製造方法であって、
前記第1内層用基材の導電性回路面側に表層回路用絶縁基材を配置する工程と、
前記第1内層用基材と、前記表層回路用絶縁基材とを一括積層する工程と、
前記表層回路用絶縁基材に前記第1内層用基材の導電性回路と電気的接続を行なうための第1表層用層間導通部を形成する工程と、
前記表層回路用基材の前記第1内層用基材と対向する面の反対側の面に微細回路を形成する工程と、
を含むことを特徴とする方法。 - 請求項5記載の多層基板の製造方法であって、前記表層回路用絶縁基材の微細回路形成工程は、前記表層回路用絶縁基材の絶縁層に予め一括積層によって形成された導体箔を加工する工程をさらに含むことを特徴とする方法。
- 請求項1乃至6記載の多層基板の製造方法であって、前記多層基板用基材の絶縁層は同一の材料で構成されることを特徴とする方法。
- 請求項7記載の多層基板の製造方法であって、少なくとも前記絶縁層が粘着性を有する材料から構成される、または当該絶縁層の他方の面に粘着層を有することを特徴とする方法。
- 請求項7記載の多層基板の製造方法であって、前記絶縁層は、ポリイミド、熱可塑性ポリイミド、熱硬化性ポリイミド、熱硬化樹脂が付与された熱可塑性ポリイミド、液晶ポリマのいずれからによって構成されることを特徴とする方法。
- 請求項1乃至9記載の多層基板の製造方法であってさらに、X線によって前記層間導通部と、導電性回路部との位置決めを行なう工程を含むことを特徴とする製造方法。
- 請求項1乃至9記載の多層基板の製造方法によって製造されることを特徴とする多層基板。
- 請求項11記載の多層基板であって、外側に形成された微細回路のランドが前記内層回路のランドよりも小さいことを特徴とする多層基板。
- 絶縁層の一方の面に導電性回路を有するとともに前記導電性回路と前記絶縁層の他方の面との電気的接続を行なうための層間導通部を有する第3内層用基材と、絶縁層の一方の面に導電性回路を有するとともに前記絶縁層の他方の面に前記一方の面に形成されている導電性回路よりも微細な導電性回路が形成され、前記絶縁層に一方の面に形成された導電性回路と他方の面に形成された導電性回路とを電気的に接続するための第3表層用層間導通部を備える第3表層回路用基材と、を少なくとも含む多層基板の製造方法であって、
前記第3表層回路用基材上に設けられた微細回路面が表層に配置された状態で前記第3内層用基材及び第3表層回路用基材とを一括積層して前記第3内層用基材の層間導通部と前記第3表層回路用基材の一方の面に形成された導電性回路とを電気的に接続する工程、
を含むことを特徴とする方法。 - 請求項13記載の多層基板の製造方法であって、前記絶縁層は同一の材料から構成されることを特徴とする方法。
- 請求項14記載の多層基板の製造方法であって、少なくとも前記絶縁層が粘着性を有する材料から構成される、または前記絶縁層の他方の面に粘着層を有することを特徴とする方法。
- 請求項15記載の多層基板の製造方法であって、前記絶縁層は、ポリイミド、熱可塑性ポリイミド、熱硬化性ポリイミド、熱硬化樹脂が付与された熱可塑性ポリイミド、液晶ポリマのいずれからによって構成されることを特徴とする方法。
- 請求項13乃至16記載の多層基板の製造方法によって製造されることを特徴とする多層基板。
- 請求項17記載の多層基板であって、外側に形成された微細回路のランドが前記内層回路のランドよりも小さいことを特徴とする多層基板。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003035330 | 2003-02-13 | ||
JP2003035330 | 2003-02-13 | ||
PCT/JP2004/001544 WO2004073370A1 (ja) | 2003-02-13 | 2004-02-13 | 多層基板およびその製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007298296A Division JP4538486B2 (ja) | 2003-02-13 | 2007-11-16 | 多層基板およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2004073370A1 true JPWO2004073370A1 (ja) | 2006-06-01 |
JP4110170B2 JP4110170B2 (ja) | 2008-07-02 |
Family
ID=32866292
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005504997A Expired - Lifetime JP4110170B2 (ja) | 2003-02-13 | 2004-02-13 | 多層基板およびその製造方法 |
JP2007298296A Expired - Fee Related JP4538486B2 (ja) | 2003-02-13 | 2007-11-16 | 多層基板およびその製造方法 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007298296A Expired - Fee Related JP4538486B2 (ja) | 2003-02-13 | 2007-11-16 | 多層基板およびその製造方法 |
Country Status (7)
Country | Link |
---|---|
US (2) | US7421779B2 (ja) |
JP (2) | JP4110170B2 (ja) |
KR (1) | KR100751470B1 (ja) |
CN (2) | CN101562953B (ja) |
FI (2) | FI121774B (ja) |
TW (1) | TW200420203A (ja) |
WO (1) | WO2004073370A1 (ja) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI298608B (en) * | 2006-05-19 | 2008-07-01 | Foxconn Advanced Tech Inc | Method for manufacturing stack via of hdi printed circuit board |
JP4816442B2 (ja) * | 2006-12-25 | 2011-11-16 | 日立電線株式会社 | 半導体装置実装パッケージ用多層配線板の製造方法 |
US7892441B2 (en) * | 2007-06-01 | 2011-02-22 | General Dynamics Advanced Information Systems, Inc. | Method and apparatus to change solder pad size using a differential pad plating |
JP5359939B2 (ja) * | 2010-03-08 | 2013-12-04 | 株式会社デンソー | 樹脂フィルムおよびそれを用いた多層回路基板とその製造方法 |
KR20110113980A (ko) * | 2010-04-12 | 2011-10-19 | 삼성전자주식회사 | 필름을 포함한 다층 인쇄회로기판 및 그 제조 방법 |
JP2013038231A (ja) * | 2011-08-08 | 2013-02-21 | Fujikura Ltd | 配線基板およびその製造方法 |
KR102076479B1 (ko) * | 2013-05-22 | 2020-02-12 | 미쓰비시 세이시 가부시키가이샤 | 배선 기판의 제조 방법 |
US9699921B2 (en) | 2014-08-01 | 2017-07-04 | Fujikura Ltd. | Multi-layer wiring board |
CN106658959A (zh) * | 2015-10-28 | 2017-05-10 | 富葵精密组件(深圳)有限公司 | 柔性电路板及其制作方法 |
JP6536751B2 (ja) * | 2016-08-18 | 2019-07-03 | 株式会社村田製作所 | 積層コイルおよびその製造方法 |
JP6819268B2 (ja) * | 2016-12-15 | 2021-01-27 | 凸版印刷株式会社 | 配線基板、多層配線基板、及び配線基板の製造方法 |
JP7066528B2 (ja) * | 2018-05-31 | 2022-05-13 | 日東電工株式会社 | 配線回路基板、その製造方法および配線回路シート |
CN114080088B (zh) * | 2020-08-10 | 2024-05-31 | 鹏鼎控股(深圳)股份有限公司 | 电路板及其制备方法 |
US11950378B2 (en) * | 2021-08-13 | 2024-04-02 | Harbor Electronics, Inc. | Via bond attachment |
KR20240028734A (ko) | 2022-08-25 | 2024-03-05 | (주)엘엑스하우시스 | 손 끼임 방지 및 창틀 정렬용 장치를 적용한 스윙도어 |
KR20240028960A (ko) | 2022-08-25 | 2024-03-05 | (주)엘엑스하우시스 | 스윙 제어 장치를 포함하는 스윙도어 |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4803450A (en) * | 1987-12-14 | 1989-02-07 | General Electric Company | Multilayer circuit board fabricated from silicon |
US4935584A (en) * | 1988-05-24 | 1990-06-19 | Tektronix, Inc. | Method of fabricating a printed circuit board and the PCB produced |
JPH06302957A (ja) | 1993-04-16 | 1994-10-28 | Cmk Corp | 多層プリント配線板 |
DE69417684T2 (de) * | 1993-10-29 | 1999-09-09 | Matsushita Electric Ind Co Ltd | Leitfähige Pastenzusammensetzung zum Füllen von Kontaktlöchern, Leiterplatte unter Anwendung dieser leifähigen Paste und Verfahren zur Herstellung |
US5719354A (en) | 1994-09-16 | 1998-02-17 | Hoechst Celanese Corp. | Monolithic LCP polymer microelectronic wiring modules |
JPH09116273A (ja) | 1995-08-11 | 1997-05-02 | Shinko Electric Ind Co Ltd | 多層回路基板及びその製造方法 |
JPH0982835A (ja) | 1995-09-11 | 1997-03-28 | Shinko Electric Ind Co Ltd | 回路基板および多層回路基板 |
JP3197213B2 (ja) * | 1996-05-29 | 2001-08-13 | 松下電器産業株式会社 | プリント配線板およびその製造方法 |
TW331698B (en) * | 1996-06-18 | 1998-05-11 | Hitachi Chemical Co Ltd | Multi-layered printed circuit board |
JPH11298105A (ja) | 1998-04-07 | 1999-10-29 | Asahi Chem Ind Co Ltd | ビアホール充填型プリント基板およびその製造方法 |
JP3656484B2 (ja) * | 1999-03-03 | 2005-06-08 | 株式会社村田製作所 | セラミック多層基板の製造方法 |
TW431124B (en) | 1999-05-06 | 2001-04-21 | World Wiser Electronics Inc | Manufacturing method of multi-layer printed circuit board |
JP2001044631A (ja) * | 1999-07-27 | 2001-02-16 | Tdk Corp | 多層基板 |
JP2001127389A (ja) * | 1999-11-01 | 2001-05-11 | Matsushita Electric Ind Co Ltd | 回路基板用絶縁材と回路基板および回路基板の製造方法 |
JP2001237550A (ja) * | 1999-12-14 | 2001-08-31 | Matsushita Electric Ind Co Ltd | 多層プリント配線板およびその製造方法 |
JP2002261444A (ja) * | 2001-03-06 | 2002-09-13 | Sony Corp | 積層配線基板およびその製造方法 |
JP2002353621A (ja) | 2001-03-23 | 2002-12-06 | Fujikura Ltd | 多層配線板、多層配線用基材及びその製造方法 |
JP2002319762A (ja) * | 2001-04-20 | 2002-10-31 | Toppan Printing Co Ltd | 多層配線基板 |
JP2002344109A (ja) * | 2001-05-14 | 2002-11-29 | Matsushita Electric Ind Co Ltd | プリント配線基板の製造方法、プリプレグの製造方法、および多層プリント配線基板の製造方法 |
JP4487448B2 (ja) * | 2001-06-25 | 2010-06-23 | 日立化成工業株式会社 | 配線回路付き樹脂材料及びそれらの製造方法と多層プリント配線板 |
JP4037697B2 (ja) * | 2002-06-19 | 2008-01-23 | イビデン株式会社 | 多層化回路基板およびその製造方法 |
-
2004
- 2004-02-13 CN CN2009101322088A patent/CN101562953B/zh not_active Expired - Fee Related
- 2004-02-13 WO PCT/JP2004/001544 patent/WO2004073370A1/ja active Application Filing
- 2004-02-13 CN CN2004800042583A patent/CN1751547B/zh not_active Expired - Fee Related
- 2004-02-13 JP JP2005504997A patent/JP4110170B2/ja not_active Expired - Lifetime
- 2004-02-13 TW TW093103538A patent/TW200420203A/zh not_active IP Right Cessation
- 2004-02-13 KR KR1020057014580A patent/KR100751470B1/ko active IP Right Grant
- 2004-02-13 US US10/545,731 patent/US7421779B2/en not_active Expired - Fee Related
-
2005
- 2005-08-12 FI FI20050815A patent/FI121774B/fi not_active IP Right Cessation
-
2007
- 2007-11-16 JP JP2007298296A patent/JP4538486B2/ja not_active Expired - Fee Related
-
2008
- 2008-06-16 US US12/140,042 patent/US8726495B2/en not_active Expired - Fee Related
-
2011
- 2011-01-27 FI FI20115084A patent/FI126775B/fi not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
JP2008060609A (ja) | 2008-03-13 |
TW200420203A (en) | 2004-10-01 |
JP4110170B2 (ja) | 2008-07-02 |
CN1751547B (zh) | 2011-11-16 |
US7421779B2 (en) | 2008-09-09 |
CN101562953A (zh) | 2009-10-21 |
US20080250634A1 (en) | 2008-10-16 |
CN101562953B (zh) | 2011-12-07 |
US8726495B2 (en) | 2014-05-20 |
FI20115084A (fi) | 2011-01-27 |
TWI329474B (ja) | 2010-08-21 |
FI20050815A (fi) | 2005-08-12 |
KR20050095893A (ko) | 2005-10-04 |
KR100751470B1 (ko) | 2007-08-23 |
US20060191133A1 (en) | 2006-08-31 |
WO2004073370A1 (ja) | 2004-08-26 |
CN1751547A (zh) | 2006-03-22 |
JP4538486B2 (ja) | 2010-09-08 |
FI121774B (fi) | 2011-03-31 |
FI126775B (fi) | 2017-05-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4538486B2 (ja) | 多層基板およびその製造方法 | |
TWI621388B (zh) | Method for manufacturing multilayer printed wiring board and multilayer printed wiring board | |
KR101375998B1 (ko) | 다층 배선기판의 제조방법 및 다층 배선기판 | |
JP4876272B2 (ja) | 印刷回路基板及びその製造方法 | |
KR101281410B1 (ko) | 다층 배선기판 | |
JP2009088469A (ja) | 印刷回路基板及びその製造方法 | |
TWI479972B (zh) | Multi - layer flexible printed wiring board and manufacturing method thereof | |
JP2006165496A (ja) | ビアポストにより層間伝導性を有するパラレル多層プリント基板およびその製造方法 | |
JP2006310421A (ja) | 部品内蔵型プリント配線板とその製造方法 | |
JP2005079402A (ja) | 回路基板およびその製造方法 | |
KR100716809B1 (ko) | 이방전도성필름을 이용한 인쇄회로기판 및 그 제조방법 | |
JP4728054B2 (ja) | 多層配線用基材および多層配線用基材の製造方法および多層配線板 | |
JP3830911B2 (ja) | 多層配線板の製造方法 | |
JP5439165B2 (ja) | 多層配線板及びその製造方法 | |
JP2004134467A (ja) | 多層配線基板、多層配線基板用基材およびその製造方法 | |
JP4505700B2 (ja) | 配線基板用基材および配線基板の製造方法。 | |
JP2004221192A (ja) | 多層基板、多層基板用基材およびその製造方法 | |
JP2005109299A (ja) | 多層配線板およびその製造方法 | |
JP2003188536A (ja) | プリント配線板の製造方法およびプリント配線板 | |
JP2004014559A (ja) | 回路基板及び多層回路基板並びにそれらの製造方法 | |
JP4385482B2 (ja) | フィルムキャリアの製造方法 | |
JP3858765B2 (ja) | フィルムキャリアおよびその製造方法 | |
JP2007067439A (ja) | プリント配線板およびその製造方法 | |
JP2001320169A (ja) | 多層回路基板およびその製造方法 | |
JP2002094238A (ja) | 多層配線基板及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070918 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071116 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080108 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080206 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080313 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080401 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080407 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110411 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110411 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120411 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130411 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130411 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140411 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |