JP2001044631A - 多層基板 - Google Patents
多層基板Info
- Publication number
- JP2001044631A JP2001044631A JP21291999A JP21291999A JP2001044631A JP 2001044631 A JP2001044631 A JP 2001044631A JP 21291999 A JP21291999 A JP 21291999A JP 21291999 A JP21291999 A JP 21291999A JP 2001044631 A JP2001044631 A JP 2001044631A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- hole
- dielectric
- electrode
- electrode pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
密化し得る多層基板を提供する。 【解決手段】誘電体基板10は、誘電体層11〜14を
積層して構成されている。導体配線は、誘電体基板10
の内部に備えられている。電極パターン31、32、3
3は、最外側誘電体層11の表面に設けられている。最
外側誘電体層11はスルーホール電極21、22を備え
る。最外側誘電体層11に設けられるスルーホール電極
21、22は、電極パターン31、33と導体配線とを
接続するものであって、孔径が、スルーホール電極2
3、24の孔径よりも小さい。スルーホール電極23、
24は誘電体基板10の内部に形成され、導体配線の間
を接続する。
Description
る。更に詳しくは、多層配線された誘電体基板の表面
に、高細密電極パターン(電極パターン)を有する多層
基板の改良に係る。
2号公報に開示されているように、基板の内部に多層配
線されたセラミック基板の表面にフォトリソグラフィー
技術を用い、エッチングにより高精細な電極パターンを
形成した多層基板(電子部品)は既に知られている。
多層基板の各層を構成する焼成前のグリーンシートに所
定のスルーホールをそれぞれ形成し、それらのシートに
厚膜技術を用いて導体ペーストで電極パターンの形成を
行うと共に、前記スルーホールに導体ペーストの充填を
行う。次に、前記導体ペーストが印刷された各層のグリ
ーンシートを積層し、熱プレスし、焼成することによ
り、基板の内部の各層の配線が接続され、また表面には
前記内部の配線に接続する導体が形成された積層基板が
得られる。
ング)し、基板の焼成反り、及び、スルーホール電極形
成時に基板上に形成されたランド電極を除去する。この
研磨により、ランド電極よりも小さい形状のスルーホー
ル電極が得られる。
成し、その導体層にフォトリソグラフィ技術を適用して
所定のパターンを有する電極パターンを形成する。この
時、電極パターンは基板内部の導体配線に接続するスル
ーホール電極とも接続する。これにより、基板表面では
高精細な電極パターンが形成されると共に、基板内部で
は、立体的な多層配線が実現される。
術には、次のような解決すべき課題がある。 (1)多層基板は、セラミック材料でなり、焼結工程を
通して得られるので、焼成時には焼成収縮が生じる。そ
のため、基板内部の配線と、基板表面の高細密な電極パ
ターンとを接続するスルーホール電極も焼成収縮を受け
る。基板を設計する際は、その焼成収縮を予め考慮して
パターン設計を行うが、上記した焼成収縮は常に一定の
割合ではなく、焼成条件の多少の違いやセラミック材料
のロットの違い等により、僅かに変動する。この変動が
基板上のスルーホール電極にも反映されるため、フォト
リソグラフィ技術を適用して、基板表面上に電極パター
ンを形成する際、前記基板の中央で前記基板上のスルー
ホール電極に位置合わせしても、基板の周辺のスルーホ
ール電極まで位置合わせすることができない場合が生じ
る。
法(無収縮基板)として、例えば特許2,554,415号また
は特許2,785,544号に開示されているような方
法も存在する。この場合、焼成した基板が収縮しないた
め、基板焼成縮率を考慮せずに基板設計することができ
る。しかし、必ずしも極めて安定した無収縮ではなく、
収縮の絶対量は小さいものの、上記の如く焼成条件の変
動や材料ロットの変動により焼成収縮は起こる。
0.3%の収縮が生じた場合、50mm×50mmの基
板で想定して、パターンを形成するガラスマスクを基板
上の中央の電極に位置合わせすると、周辺では75μm
程度のパターンずれが生じることになる。従って、ガラ
スマスクによって形成される電極パターンと、基板上の
電極との位置合わせ誤差が十分吸収できる程度のデザイ
ンルールまたはパターン領域の余裕があれば問題はない
が、それが確保できない場合は、前記のような収縮が発
生してしまうと、多層基板の製造ができない等の問題が
生じる。
表面に形成される電極パターンを細密化する程、顕著に
現れる。このため、基板表面に形成される電極パターン
のより一層の細密化に限界を生じていた。
極パターンを高度に細密化し得る多層基板を提供するこ
とである。
成される電極パターンと、スルーホール電極との接続信
頼性を高めた多層基板を提供することである。
ため、本発明は、誘電体基板の内部に導体配線を有し、
前記誘電体基板の少なくとも1つの主表面上に電極パタ
ーンを有する多層基板において、前記電極パターンと前
記導体配線とを接続するスルーホールは、孔径が、前記
誘電体基板の内部に形成され前記導体配線間を接続する
スルーホールの孔径よりも小さくなっている。
ーンを形成する際には、当然、その電極間のスペースも
微細となる。基板表面に露出しているスルーホール電極
の径が小さければ、そのスルーホール電極を受けうる電
極も小さくすることが可能となる。本発明に係る多層基
板では、電極パターンと導体配線とを接続するスルーホ
ールは、孔径が、誘電体基板の内部に形成され導体配線
間を接続するスルーホールの孔径よりも小さくなってい
る。このため、前記基板表面に微細な電極パターンを形
成することが可能となる。
るスルーホールは、孔径が、誘電体基板の内部に形成さ
れ導体配線間を接続するスルーホールの孔径よりも小さ
くなっているから、基板の焼成収縮が変動した場合で
も、主表面に形成された電極パターンと、基板上のスル
ーホール電極とを合わせるためのスペースに余裕が生ま
れる、このため、多層基板の表面に形成する微細な電極
パターンと、基板内部の電極と接続するスルーホール電
極との接続を容易に行うことができる。
とを合わせるために要求されるスペースを、従来よりも
小さく設定ができる。このようにして生じたスペース的
余裕を、電極パターンを形成するために活かすことがで
きる。従って、高細密な電極パターンを形成することが
可能になる。
電体層は、好ましくは、他の層よりも薄くする。最外側
誘電体層を、他の誘電体層よりも薄くすると、最外側誘
電体層において、他の誘電体層よりも径の小さなスルー
ホールを形成できると共に、導体ペーストの充填も良好
に行うことができる。
の抗折強度を得るために基板の厚みを設計する必要があ
る。これは通常多層基板の各層を構成するシートの厚み
と積層数により決定される。当然のことながら、厚いシ
ートを使った方が積層数が減るため製造コストを低減で
きる。しかし、厚いシートには小さなスルーホールを形
成することが難しい。
形成するに当たり、レーザー光を利用したスルーホール
形成が行われている。しかし、厚いシートに過剰に小さ
なスルーホールを形成する場合シートの裏側まで貫通さ
せることが困難となりやすい。更に小さなスルーホール
には導体ペーストが入りづらくなり、その上シートが厚
くなるとシートの裏側まで導体ペーストを入れ込むこと
は困難となる。
場合、レーザー光等により小さなスルーホールの形成が
可能となり、かつ、導体ペーストの充填においても、誘
電体層が薄い分、誘電体層の裏面側まで導体ペーストを
行き渡らすことが可能である。
面図である。図示の多層基板は、受動回路部品を構成す
るものであって、誘電体基板10と、導体配線と、電極
パターン31、32、33とを含む。誘電体基板10
は、複数の誘電体層11〜14を積層して構成されてい
る。
られている。本発明において、導体配線には、誘電体基
板10の内部に埋設された導体パターンの全てが含まれ
る。例えば、回路パターンを構成する導体パターン11
3、123、133、スルーホール電極21、22、2
3、24及びそのランド等である。導体パターン11
3、123、133は所定の回路パターンとなるように
形成される。
層11〜14のうち、最外側誘電体層11の表面に設け
られている。電極パターン31、32、33はフォトリ
ソグラフィー技術を用いて、高細密パターンとなるよう
に形成される。
るスルーホール電極21、22を備える。最外側誘電体
層11に設けられるスルーホール電極21、22は、電
極パターン31、32、33と導体配線とを接続するも
のであって、孔径が、スルーホール電極23、24の孔
径よりも小さい。スルーホール電極23、24は誘電体
基板10の内部に形成され、導体配線の間を接続する。
パターン31、32、33を形成する際には、当然、そ
の電極間のスペースも微細となる。基板10の表面に露
出しているスルーホール電極21、22の径が小さけれ
ば、スルーホール電極21、22を受ける電極も小さく
することが可能となる。上述したように、電極パターン
31、32、33と導体配線とを接続するスルーホール
電極21、22は、孔径が、誘電体基板10の内部に形
成され、かつ、導体配線の間を接続するスルーホール電
極23、24の孔径よりも小さくなっている。このた
め、基板表面に微細な電極パターン31、32、33を
形成することが可能となる。
でも、主表面に形成された電極パターン31、32、3
3と、基板10上のスルーホール電極21、22とを合
わせるためのスペースに余裕が生まれる、このため、多
層基板の表面に形成する微細な電極パターン31、3
2、33と、基板10の内部の電極と接続するスルーホ
ール電極21、22との接続を容易に行うことができ
る。
電極21、22とを合わせるために要求されるスペース
を、従来よりも小さく設定ができる。このようにして生
じたスペース的余裕を、電極パターン31、32、33
を形成するために活かすことができる。従って、高細密
な電極パターン31、32、33を形成することが可能
になる。
形成する最外側誘電体層11は、好ましくは、他の誘電
体層12〜14よりも薄くする。最外側誘電体層11
を、他の誘電体層12〜14よりも薄くすると、最外側
誘電体層11において、他の誘電体層12〜14よりも
径の小さなスルーホール電極21、22を形成できると
共に、導体ペーストの充填も良好に行うことができる。
折強度を得るために、基板10の厚みを設計する必要が
ある。これは、通常、多層基板の各層11〜14を構成
するシートの厚みと積層数により決定される。当然のこ
とながら、厚いシートを使った方が積層数が減るため、
製造コストを低減できる。しかし、厚いシートには小さ
なスルーホールを形成することが難しい。
形成するに当たり、レーザー光を利用してたスルーホー
ル形成が行われている。しかし、厚いシートに過剰に小
さなスルーホールを形成する場合シートの裏側まで貫通
させることが困難となりやすい。更に、小さなスルーホ
ールには、導体ペーストが入りづらくなり、その上シー
トが厚くなると、シートの裏側まで導体ペーストを入れ
込むことは困難となる。
した場合、レーザー光等により小さなスルーホール電極
21、22の形成が可能となり、かつ、導体ペーストの
充填においても、誘電体層が薄い分、誘電体層の裏面側
まで導体ペーストを行き渡らすことが可能である。
方法を示す図である。実際の製造工程では、ウエハ状の
元基板を用いられるが、ここでは、説明の簡単化のた
め、単一の多層基板について説明する。まず、図2にお
いて、参照符号11〜14は多層基板の各層を構成する
シートである。基板を設計する際には、基板が必要とす
る抗折強度を必要とするため、ある程度の基板の厚みを
厚く設計する必要がある。本実施例では最外層となるシ
ート11を薄いシートとし焼成後約40μmとなるシー
トを使用する。その他の層を構成するシート12〜14
は、例えば、焼成後の厚みが160μmとなるシートを
使用する。これにより最低の積層数で目的の基板の厚
み、即ち、基板強度を得るようにしている。
スルーホールを形成し、更に導体ペーストを印刷して、
回路パターンとなる導体配線(113、123、13
3)を形成すると共に、スルーホールに導体ペースト
(111〜141、112〜142)を充填する。
使用する。スルーホール径は、シート11では約50μ
m径とし、それ以外のシート12〜14では約100μ
m程度にする。この時、最外層となるシート11につい
ては、他のシート12〜14よりも薄いため、他のシー
ト12〜14より径の小さなスルーホールが形成でき、
かつ、導体ペーストの充填も可能となる。シート12〜
14はシート厚みがシート11よりも厚いため、スルー
ホール径も大きくして、層間の導通性を確実にし、さら
に導体ペーストの充填性も良好にしている。
にして積層する状況を示しているが、この方が特に最外
層シート11において、導体ペーストがシート裏面まで
達しないような不十分充填の状態であっても、後述する
研磨工程によってスルーホール電極を基板表面に出すこ
とが可能になるからである。
するために設けたランドが、基板内部になることによ
り、基板内の導体との接続がより安定する。
ホールの断面は、レーザー光があたった側が大きい辺と
なる台形形状となるため、基板表面に露出する電極径を
更に小さくさせることが可能となる。
するために、多層基板とは材質の異なるシート51、5
2でサンドイッチすることを示している。このシート5
1、52は、多層基板が焼成収縮する温度で収縮しない
シート(強制層)であり、そのときシート51、52の
張力で多層基板の平面方向の収縮を無くし、その分厚み
方向でのみで焼成収縮を起こさせて、基板の表面に形成
される電極の位置関係を基板の焼成前後で同一にするこ
とができる。
た誘電体基板10(焼成前)を、無収縮にするためのシ
ート51、52でサンドイッチした積層体を示してい
る。この状態で基板10の焼成を行う。当然ながらこの
時に各シート11〜14に印刷された導体ペーストも焼
成される。
ト51、52を除去し、更に誘電体基板10(焼成後)
の両面を研磨(ラッピング)して、焼成反りを除去する
と共に、基板10の表面に確実に基板内のスルーホール
電極21〜24を露出させた状態を示している。
り、電極141、142のスルーホール電極に導体ペー
ストを充填するために形成されたランド部分が除去され
た状態で電極が露出している。また、スルーホール電極
21、22も、研摩により、基板表面に露出している。
フォトリソグラフィー技術を用いて高精細な電極パター
ン31〜33が形成されている。
面に形成したベタパターンの電極膜を形成する。その電
極膜の全面に、スピンコータ等で感光性レジスト塗料を
塗布する。次に、レジストを熱処理等により一次硬化さ
せた後、フォトマスクを感光性レジスト塗料の塗布され
た基板に接触させて露光、現像する。これにより、目的
の電極パターンを得るためのエッチングレジストパター
ンを形成する。この露光の際、本発明の製造方法におい
て導体焼成後の基板の反りを低減させているため、フォ
トマスクを密着させ、高精度のレジストパターンを形成
することができる。
した基板に、必要に応じて熱処理等を加え、レジストの
二次硬化を行う。その後、エッチング槽に浸漬するか、
エッチング液によるシャワー洗浄槽に入れて、目的の電
極パターン以外の導体膜を除去する。これにより、目的
の電極パターンを得る。
誘電体基板10の上に露出している電極を小さくしてい
るため、誘電体基板10が平面方向で多少焼成収縮を起
こしていても、微細な電極パターンを合わせ込むことが
可能である。
本実施例では比較的大きな電極となる端子電極41、4
2を形成することにしているので、端子電極41、42
を印刷により形成することができる。よって、誘電体基
板10の裏面に露出するスルーホール電極の径はある程
度大きくても、端子電極41、42と接続させることが
できる。
焼成する1つの方法を簡単に示したが、他の無収縮方法
を用いてもよい。また、収縮する多層基板であっても、
収縮する割合が一定であれば、本発明の多層基板の構成
は有効である。
〜33は、フォトリソグラフィ技術を適用して形成した
が、アプリケーションによっては、フォトリソグラフィ
技術を用いることなく、印刷法を用いて形成することも
できる。
術の方法についての制限はない。例えばベタの導体膜
は、厚膜技術で形成されるものであっても、薄膜技術で
形成されるものであってもよい。
得る際、基板内部で同時に焼成される導体が場合によっ
て収縮が進み、いわゆる「巣」が入ることがある。この
場合、スルーホール内で断線が生じることがある。この
ような「巣」による断線を回避する手段として、基板内
のスルーホールを複数化することが有効である。また、
高周波帯でのアプリケーションの場合はスルーホール電
極の導電性が劣化する可能性がある。スルーホールの複
数化は、このような導電性劣化を回避するのにも有効で
ある。
パターン31〜33が形成されているだけであるが、そ
の上に樹脂等の絶縁膜を形成し、更に導体配線を行うこ
と(多層配線化)も可能である。これらの形成にあって
はフォトリソグラフィー技術の適用が可能である。
のような効果がある。 (a)基板表面に形成される電極パターンを、高度に細
密化し得る多層基板を提供することができる。 (b)基板表面に形成される電極パターンと、スルーホ
ール電極との接続信頼性を高めた多層基板を提供するこ
とができる。
る。
る。
である。
る。
ルーホール電極 23、24 他の誘電体層に設けられたスル
ーホール電極 50、51 無収縮焼成を行うためのシート
Claims (4)
- 【請求項1】 誘電体基板と、導体配線と、電極パター
ンとを含む多層基板であって、 前記誘電体基板は、複数の誘電体層を積層して構成され
ており、 前記導体配線は、前記誘電体基板の内部に備えられてお
り、 前記電極パターンは、少なくとも1つの最外側誘電体層
の表面に設けられており、 前記最外側誘電体層は、層厚方向に貫通するスルーホー
ルを備えており、 前記スルーホールは、前記電極パターンと前記導体配線
とを接続するものであって、孔径が、前記誘電体基板の
内部に形成され前記導体配線間を接続するスルーホール
の孔径よりも小さい多層基板。 - 【請求項2】 請求項1記載された多層基板であって、 前記複数の誘電体層のうちの少なくとも1つの最外側誘
電体層は、他の誘電体層よりも薄くなっている多層基
板。 - 【請求項3】 請求項1または2の何れかに記載された
多層基板であって、 前記電極パターンはフォトリソグラフィー技術を用いて
形成される多層基板。 - 【請求項4】 請求項1乃至3の何れかに記載された多
層基板であって、 複数のスルーホールを用い層間の接続を行った多層基
板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21291999A JP2001044631A (ja) | 1999-07-27 | 1999-07-27 | 多層基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21291999A JP2001044631A (ja) | 1999-07-27 | 1999-07-27 | 多層基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2001044631A true JP2001044631A (ja) | 2001-02-16 |
Family
ID=16630465
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP21291999A Pending JP2001044631A (ja) | 1999-07-27 | 1999-07-27 | 多層基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2001044631A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003008214A (ja) * | 2001-06-26 | 2003-01-10 | Ibiden Co Ltd | 積層配線板の製造方法 |
JP2006041242A (ja) * | 2004-07-28 | 2006-02-09 | Kyocera Corp | セラミック配線基板 |
JP2008060609A (ja) * | 2003-02-13 | 2008-03-13 | Fujikura Ltd | 多層基板およびその製造方法 |
-
1999
- 1999-07-27 JP JP21291999A patent/JP2001044631A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003008214A (ja) * | 2001-06-26 | 2003-01-10 | Ibiden Co Ltd | 積層配線板の製造方法 |
JP2008060609A (ja) * | 2003-02-13 | 2008-03-13 | Fujikura Ltd | 多層基板およびその製造方法 |
JP4538486B2 (ja) * | 2003-02-13 | 2010-09-08 | 株式会社フジクラ | 多層基板およびその製造方法 |
JP2006041242A (ja) * | 2004-07-28 | 2006-02-09 | Kyocera Corp | セラミック配線基板 |
JP4535801B2 (ja) * | 2004-07-28 | 2010-09-01 | 京セラ株式会社 | セラミック配線基板 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4813129A (en) | Interconnect structure for PC boards and integrated circuits | |
US4736521A (en) | Process for manufacturing a ceramic multi-layer substrate | |
KR0155877B1 (ko) | 다층 회로기판 및 그 제조방법 | |
CZ2002148A3 (cs) | Obvody s integrovanými pasivními prvky a způsob pro jejich výrobu | |
JPS63258055A (ja) | 電子回路装置およびその製造方法 | |
JP2008109140A (ja) | 回路基板及びその製造方法 | |
US6701613B2 (en) | Multilayer circuit board and method of manufacturing the same | |
US20120080401A1 (en) | Method of fabricating multilayer printed circuit board | |
US4769309A (en) | Printed circuit boards and method for manufacturing printed circuit boards | |
JP6099902B2 (ja) | 配線基板の製造方法 | |
CN102577642A (zh) | 印刷电路板及其制造方法 | |
JP2001044631A (ja) | 多層基板 | |
JP2002190674A (ja) | 多層フレキシブル配線板の製造方法 | |
US4847446A (en) | Printed circuit boards and method for manufacturing printed circuit boards | |
JP2943767B2 (ja) | 多層配線基板の製造方法 | |
KR20060042723A (ko) | 경연성 다층 인쇄회로기판의 제조 방법 | |
JP2000349447A (ja) | 多層プリント配線板と、その多層プリント配線板の製造方法 | |
JPH0567878A (ja) | 混成回路基板及びその製造方法 | |
JPH0433396A (ja) | 空気層を有するセラミック多層プリント板 | |
JPH11121930A (ja) | 多層印刷配線板の製造方法 | |
JPH01183195A (ja) | 多層印刷配線板装置の製造方法 | |
JPH0234198B2 (ja) | Seramitsukutasohaisenkibannoseizohoho | |
JP2644847B2 (ja) | 多層配線基板及びその製造方法 | |
JP2000031317A (ja) | 半導体装置及び半導体素子搭載用基板の製造方法 | |
JP2001053453A (ja) | 多層基板、高周波モジュール及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060223 |
|
A977 | Report on retrieval |
Effective date: 20080723 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080820 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081010 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20081119 |