JPH0982835A - 回路基板および多層回路基板 - Google Patents

回路基板および多層回路基板

Info

Publication number
JPH0982835A
JPH0982835A JP23226995A JP23226995A JPH0982835A JP H0982835 A JPH0982835 A JP H0982835A JP 23226995 A JP23226995 A JP 23226995A JP 23226995 A JP23226995 A JP 23226995A JP H0982835 A JPH0982835 A JP H0982835A
Authority
JP
Japan
Prior art keywords
circuit board
via hole
conductive material
layer
wiring pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP23226995A
Other languages
English (en)
Inventor
Toshiichi Takenouchi
敏一 竹ノ内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP23226995A priority Critical patent/JPH0982835A/ja
Publication of JPH0982835A publication Critical patent/JPH0982835A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

(57)【要約】 【課題】 配線密度を高めることができ、また信頼性の
高い回路基板および多層回路基板を提供する。 【解決手段】 絶縁体層14にビアホール18が形成さ
れ、該ビアホール18内に導電材料が充填され、該導電
材料と電気的に接続されて絶縁体層14表面に配線パタ
ーン22が形成された回路基板10において、前記ビア
ホール18に対応する前記配線パターン22の部位にビ
アホール18に連通してビアホール18の径よりも小径
の小孔24が形成されていることを特徴としている。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は回路基板および多層
回路基板に関する。
【0002】
【従来の技術】銅箔等の金属箔を表面に設けたポリイミ
ドフィルムを用いて多層回路基板に形成するものが知ら
れている。この場合表裏の配線パターン間の電気的導通
はポリイミドフィルムにビアホールを形成し、このビア
ホール内に導電材料を充填してなされる。ビアホール1
は、図6に示すように銅箔2まで貫通させる場合と、図
7に示すようにポリイミドフィルム3のみに設ける場合
とがある。
【0003】
【発明が解決しようとする課題】ビアホール1を銅箔2
まで貫通して設けた場合、導電材料はスクリーン印刷等
によりビアホール1内に充填するのであるが、導電材料
が銅箔2の表面に滲みだすおそれがある。また、ビアホ
ール1に対応する部位にパッドを形成する場合が多い
が、ビアホール1が銅箔2まで貫通しているための、い
わゆるランドをビアホール1を囲んで広く形成しなけれ
ばならず、高密度に配線できないという課題がある。こ
の点図 に示す場合は、導電材料が銅箔2の下に隠れる
ため、パッドの形成はビアホールの径とほぼ同径に形成
することができ、配線密度を高めることができる。しか
し、この場合にはビアホール1は盲孔となるため、導電
材料の充填時にエアが抜けきれず、図に示すようにエア
が銅箔2の付近に残り、そのため信頼性に欠けるという
課題がある。
【0004】そこで、本発明は上記課題を解決すべくな
されたものであり、その目的とするところは、配線密度
を高めることができ、また信頼性の高い回路基板および
多層回路基板を提供するにある。
【0005】
【課題を解決するための手段】本発明は上記目的を達成
するため次の構成を備える。すなわち、絶縁体層にビア
ホールが形成され、該ビアホール内に導電材料が充填さ
れ、該導電材料と電気的に接続されて絶縁体層表面に配
線パターンが形成された回路基板において、前記ビアホ
ールに対応する前記配線パターンの部位にビアホールに
連通してビアホールの径よりも小径の小孔が形成されて
いることを特徴としている。ビアホールが盲孔にならな
いため、導電材料を充填する際、エアが残ることがなく
信頼性を向上できると共に、滲みもなくすことができ、
さらに配線パターンの部位はビアホールよりも径の小さ
い小孔が存在するだけであるから、ビアホール上にビア
ホールとほぼ同一幅のパッドを作ることができ配線密度
を高くすることができる。
【0006】すなわち、前記小孔が形成された配線パタ
ーンの部位が前記ビアホールの径とほぼ同じ幅のパッド
部に形成することができる。また、前記絶縁体層の前記
配線パターンが形成された面と反対側の面に接着剤層を
形成しておくことにより、容易に多層化できる。この場
合前記絶縁体層に熱硬化性樹脂フィルムを用い、前記接
着剤層に熱可塑性樹脂層を用い、前記ビアホールに充填
される導電材料に、金属粒子を含有した熱可塑性樹脂を
用いることができる。特に導電材料に金属粒子を含有し
た熱可塑性樹脂を用いることにより、製造時の加熱処理
等において、熱硬化性樹脂のように原料成分の揮発によ
りガスが発生することがなく、これにより体積が減少し
たり、空隙が生じたりすることがなく、抵抗値が増大す
ることもないので信頼性の高い回路基板を提供できる。
【0007】また前記熱硬化性樹脂フィルムに熱硬化性
ポリイミドフィルムを、前記熱可塑性樹脂層に熱可塑性
ポリイミド層を、前記ビアホールに充填される導電材料
に、金属粒子を含有した熱可塑性ポリイミド樹脂を用い
ることができ、これにより、熱膨張係数がほぼ一致する
ので、製造時あるいは使用時に種々の熱サイクルが加わ
っても熱膨張、熱収縮がマッチングし、熱変形に対して
3者が追随し、ビア(導電材料)に亀裂が入ったりする
ことがない。上記の回路基板を複数枚積層して多層回路
基板にすることができる。この場合、最下層の回路基板
の絶縁体層のビアホールは導電材料が充填されていない
端子ホールに形成しておき、半導体チップ等の電子部品
を実装した後、該端子ホールにバンプ等を形成して外部
接続部とすることができる。あるいはあらかじめ端子ホ
ールに外部接続用のバンプを形成した多層回路基板とす
ることもできる。
【0008】
【発明の実施の形態】以下、本発明の実施の形態を添付
図面に基づいて詳細に説明する。図1は回路基板10の
一例を示す断面図である。12は単位基板として把握で
きる。単位基板12は、厚さが10〜20μmの樹脂フ
ィルム(絶縁体層)の片面に5〜20μmの厚さの銅箔
等からなる金属層が形成された基板材料にビアホール1
8が形成され、該ビアホール18内に金、銀、銅、ニッ
ケル、鉛などの金属粒子入りの樹脂(導電材料)が充填
されたビア20が形成されると共に、前記金属層がビア
20と接続するように所要の配線パターン22に形成さ
れてなる。
【0009】この場合に配線パターン22のビアホール
18に対応する部位には、ビアホール18よりも小径の
小孔24が形成されている。樹脂フィルム(絶縁体層)
14にビアホール18を形成するには、エキシマレーザ
ーを用いて金属層に達しないように孔をあけるか、ある
いは樹脂フィルム14をエッチングして形成するように
することができる。小孔24は金属層をエッチングして
配線パターン22に形成するときに同時に形成できる。
ビアホール18内への導電材料の充填は、配線パターン
22の形成されている面と反対側からスクリーンあるい
は適宜なメタルマスクを用いてペースト状の導電材料を
充填することができる。充填時、エアは小孔24から外
部に排出されるので、ビアホール18内に導電材料を密
に充填できる。
【0010】また、ビアホール18に対応する配線パタ
ーン22の部位を図示のようにビアホール18の径とほ
ぼ同じ径に形成してこの部位をパッド部に形成すること
ができる。配線パターン22の他の部位はこのパッド部
よりも幅狭に形成できる。したがって配線パターン22
を高密度にすることができる。樹脂フィルム14には熱
硬化性樹脂フィルムを、また導電材料は、前記金属粒子
入りの熱可塑性樹脂を用いると好適である。特に導電材
料に金属粒子を含有した熱可塑性樹脂を用いることによ
り、製造時の加熱処理等において、熱硬化性樹脂のよう
に原料成分の揮発によりガスが発生することがなく、こ
れにより体積が減少したり、空隙が生じたりすることが
なく、抵抗値が増大することもないので信頼性の高い回
路基板を提供できる。また熱硬化性樹脂フィルムに熱硬
化性ポリイミドフィルムを、ビアホールに充填される導
電材料に、金属粒子を含有した熱可塑性ポリイミド樹脂
を用いることができ、これにより、熱膨張係数がほぼ一
致するので、製造時あるいは使用時に種々の熱サイクル
が加わっても熱膨張、熱収縮がマッチングし、熱変形に
対して追随し、ビア(導電材料)に亀裂が入ったりする
ことがない。
【0011】単位基板12は、このまま半導体チップ等
の電子部品実装用の回路基板として用いることができ
る。この場合ビア20には電子部品実装後、あるいは実
装前にバンプ(図示せず)を形成して外部接続部とす
る。あるいは、この単位基板12は、多層回路基板の単
位基板とすることができる。すなわち同様に形成した複
数枚の単位基板12を接着剤により接着して多層に形成
するのである。
【0012】図2は多層回路基板用の単位基板12とし
て形成した回路基板10を示す。図1と同一の部材は同
一符号を付して説明を省略する。本例では樹脂フィルム
14の配線パターン22が形成された面と反対側の面に
熱可塑性樹脂層からなる接着剤層16を形成している。
図3は3枚の単位基板12、12、12を積層して、加
熱、加圧することによって接着剤層(熱可塑性樹脂層)
16により接着、一体化した多層回路基板10を示す。
最下層のビア20にははんだボールなどのバンプやリー
ドピン(図示せず)を形成して外部接続部とすることが
できる。最上層、最下層の各表面に形成された配線パタ
ーンには適宜保護膜(図示せず)を被覆する。特に半導
体素子を搭載するBGA型、PGA型の回路基板として
用いる場合には、最上層に形成した素子と接続する配線
パターンの領域や、最下層に形成した外部接続端子(は
んだボール、リードピン)を接合する配線パターンの領
域を除いて最上層、最下層の表面にソルダーレジストな
どにより保護膜を形成することがある。
【0013】本例でも、特に導電材料に導電性熱可塑性
樹脂を用いれば、製造時の加熱処理等において、熱硬化
性樹脂のように原料成分の揮発によりガスが発生するこ
とがなく、これにより体積が減少したり、空隙が生じた
りすることがなく、抵抗値が増大することもないので信
頼性の高い多層回路基板10を提供できる。また特に、
樹脂フィルム(熱硬化性樹脂フィルム)14、接着剤層
(熱可塑性樹脂層)16、ビアホール18内の導電性熱
可塑性樹脂にすべてポリイミド樹脂を用いることによ
り、熱膨張係数がほぼ一致するので、製造時あるいは使
用時に種々の熱サイクルが加わっても熱膨張、熱収縮が
マッチングし、熱変形に対して3者が追随し、ビア20
に亀裂が入ったりするおそれがない。多層回路基板10
は、1または複数の半導体チップやその他の電子部品を
搭載する回路基板として好適に用いることができる。単
位基板12の積層数には特に限定はない。
【0014】図4は多層回路基板10のさらに他の実施
の形態を示す。上記各実施例と同一の部材には同一符号
を付して説明を省略する。本実施の形態では、最下層の
単位基板12のビアホールには導電性熱可塑性樹脂を充
填せず、単に端子ホール18aに形成している。このま
ま多層回路基板10として流通する。あるいは端子ホー
ル18aにあらかじめはんだボール等のバンプ23を形
成して多層回路基板10として流通させることもでき
る。
【0015】図5に多層回路基板10の製造工程の一例
を示す。12は図2に示す回路基板からなる単位基板で
あり、前記と同様にして形成する。まず、銅箔等の金属
層と接着剤層16の形成された樹脂フィルム14を用意
する。次に、樹脂フィルム14、接着剤層16にビアホ
ール18をエキシマレーザーによりあるいはエッチング
加工して形成し、また、金属層をエッチング加工して配
線パターン22を形成する際に、同時にビアホールより
も小径の小孔24を形成し、スクリーン印刷等によりビ
アホール18内に導電材料を充填して形成する。
【0016】ペースト状の導電材料を固化するには適宜
加熱処理して(例えば、溶剤がN-N-ジメチルアセトアミ
ド(沸点166℃)の場合では150℃で1時間加熱
し、さらに180℃で0.5時間加熱して乾燥させる)
溶媒を飛散させて熱可塑性樹脂ペーストを固化させ、ビ
ア20に形成する。すなわち、溶剤の沸点よりも低い温
度で緩やかに乾燥し、その後、溶剤を完全に飛散させる
ために沸点よりも少し高い温度で乾燥させる。この際、
熱可塑性樹脂ペーストは溶媒の飛散量を見越して所要量
あらかじめ充填しておくことによりビアホール18内に
隙間なくビア20を形成することができる。導電材料に
金属粒子入りの熱可塑性樹脂を用いるようにすれば、熱
硬化性樹脂ペーストを熱硬化させる場合のようにガスが
発生することはなく、これによる体積減少もない。余分
な量の熱可塑性樹脂は固化後必要に応じて研摩して除去
すればよい。 なお、最下層の単位基板12のビアホー
ル内には導電材料を充填せず、単に端子ホール18aと
している。また接着剤層も設けていない。
【0017】次に適宜数の単位基板12を位置あわせし
て積層し、加熱、加圧(加熱、加圧条件は250℃前後
で10〜30Kg/cm2)する。これにより接着剤層(熱可
塑性樹脂層)16は軟化し、接着性を有するようにな
り、複数の単位基板12が固着され、図4に示す多層回
路基板10を製造することができる。その際、ビア20
自体も熱可塑性樹脂からなるので軟化して接着性を示
し、かつ図5と図4の比較から明らかなようにビア20
は圧縮されるので、配線パターン22と良好に密着し、
かつ一体化される。
【0018】以上本発明につき好適な実施例を挙げて種
々説明したが、本発明はこの実施例に限定されるもので
はなく、発明の精神を逸脱しない範囲内で多くの改変を
施し得るのはもちろんである。
【0019】
【発明の効果】本発明に係る回路基板および多層回路基
板によれば、ビアホールが盲孔にならないため、導電材
料を充填する際、エアが残ることがなく信頼性を向上で
きると共に、滲みもなくすことができ、さらに配線パタ
ーンの部位はビアホールよりも径の小さい小孔が存在す
るだけであるから、ビアホール上にビアホールとほぼ同
一径のパッドを作ることができ配線密度を高くすること
ができる。また、特に導電材料に、金属粒子入りの導電
性熱可塑性樹脂を用いることにより、製造時の加熱処理
等において、熱硬化性樹脂のように原料成分の揮発によ
りガスが発生することがなく、これにより体積が減少し
たり、空隙が生じたりすることがなく、抵抗値が増大す
ることもないので信頼性の高い回路基板を提供できる。
また特に、熱硬化性樹脂フィルム、熱可塑性樹脂層、ビ
アホール内の導電性熱可塑性樹脂にすべてポリイミド樹
脂を用いることにより、熱膨張係数がほぼ一致するの
で、製造時あるいは使用時に種々の熱サイクルが加わっ
ても熱膨張、熱収縮がマッチングし、熱変形に対して3
者が追随し、ビアに亀裂が入ったりするおそれがない。
【図面の簡単な説明】
【図1】回路基板の一例を示す断面図である。
【図2】回路基板の他の実施例を示す断面図である。
【図3】多層回路基板の一例を示す断面図である。
【図4】多層回路基板の他の例を示す断面図である。
【図5】製造工程を示す断面図である。
【図6】従来のビアホールの形成例を示す断面図であ
る。
【図7】従来のビアホールの他の形成例を示す断面図で
ある。
【符号の説明】
10 回路基板、多層回路基板 12 単位基板 14 樹脂フィルム(熱硬化性樹脂フィルム) 16 接着剤層(熱可塑性樹脂層) 18 ビアホール 20 ビア 22 配線パターン 24 小孔

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】 絶縁体層にビアホールが形成され、該ビ
    アホール内に導電材料が充填され、該導電材料と電気的
    に接続されて絶縁体層表面に配線パターンが形成された
    回路基板において、 前記ビアホールに対応する前記配線パターンの部位にビ
    アホールに連通してビアホールの径よりも小径の小孔が
    形成されていることを特徴とする回路基板。
  2. 【請求項2】 前記小孔が形成された配線パターンの部
    位が前記ビア径とほぼ同じ径のパッド部に形成されてい
    ることを特徴とする請求項1記載の回路基板。
  3. 【請求項3】 前記絶縁体層の前記配線パターンが形成
    された面と反対側の面に接着剤層が形成されていること
    を特徴とする請求項1または2記載の回路基板。
  4. 【請求項4】 前記絶縁体層が熱硬化性樹脂フィルムか
    らなり、前記接着剤層が熱可塑性樹脂層からなり、前記
    ビアホールに充填される導電材料が金属粒子を含有する
    熱可塑性樹脂からなることを特徴とする請求項3記載の
    回路基板。
  5. 【請求項5】 前記熱硬化性樹脂フィルムが熱硬化性ポ
    リイミドフィルムであり、前記熱可塑性樹脂層が熱可塑
    性ポリイミド層であり、前記ビアホールに充填される導
    電材料が、金属粒子を含有した熱可塑性ポリイミド樹脂
    であることを特徴とする請求項4記載の回路基板。
  6. 【請求項6】 請求項1、2、3、4または5記載の回
    路基板が複数枚積層されて形成されていることを特徴と
    する多層回路基板。
  7. 【請求項7】 最下層の回路基板の絶縁体層のビアホー
    ルは導電材料が充填されていない端子ホールに形成され
    ていることを特徴とする請求項6記載の多層回路基板。
  8. 【請求項8】 前記端子ホールに外部接続用のバンプが
    形成されていることを特徴とする請求項7記載の多層回
    路基板。
JP23226995A 1995-09-11 1995-09-11 回路基板および多層回路基板 Pending JPH0982835A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23226995A JPH0982835A (ja) 1995-09-11 1995-09-11 回路基板および多層回路基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23226995A JPH0982835A (ja) 1995-09-11 1995-09-11 回路基板および多層回路基板

Publications (1)

Publication Number Publication Date
JPH0982835A true JPH0982835A (ja) 1997-03-28

Family

ID=16936604

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23226995A Pending JPH0982835A (ja) 1995-09-11 1995-09-11 回路基板および多層回路基板

Country Status (1)

Country Link
JP (1) JPH0982835A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001185653A (ja) * 1999-10-12 2001-07-06 Fujitsu Ltd 半導体装置及び基板の製造方法
EP1484952A1 (en) * 2002-02-22 2004-12-08 Fujikura Ltd. Multilayer wiring board, base for multilayer wiring board, printed wiring board, and its manufacturing method
KR100751470B1 (ko) * 2003-02-13 2007-08-23 가부시키가이샤후지쿠라 다층 기판 및 그 제조 방법
JP2008235368A (ja) * 2007-03-16 2008-10-02 Fujitsu Ltd 半導体装置及びその製造方法
JP2020013980A (ja) * 2018-07-13 2020-01-23 サムソン エレクトロ−メカニックス カンパニーリミテッド. プリント回路基板

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001185653A (ja) * 1999-10-12 2001-07-06 Fujitsu Ltd 半導体装置及び基板の製造方法
EP1484952A1 (en) * 2002-02-22 2004-12-08 Fujikura Ltd. Multilayer wiring board, base for multilayer wiring board, printed wiring board, and its manufacturing method
EP1484952A4 (en) * 2002-02-22 2008-04-23 Fujikura Ltd MULTILAYER CONDUCTOR PLATE, BASE FOR A MULTIPLE PCB, PRINTED PCB AND METHOD FOR THE PRODUCTION THEREOF
KR100751470B1 (ko) * 2003-02-13 2007-08-23 가부시키가이샤후지쿠라 다층 기판 및 그 제조 방법
US7421779B2 (en) 2003-02-13 2008-09-09 Fujikura Ltd. Multilayer board manufacturing method
US8726495B2 (en) 2003-02-13 2014-05-20 Fujikura Ltd. Multi-layer board manufacturing method thereof
JP2008235368A (ja) * 2007-03-16 2008-10-02 Fujitsu Ltd 半導体装置及びその製造方法
US7872360B2 (en) 2007-03-16 2011-01-18 Fujitsu Semiconductor Limited Semiconductor device and method of manufacturing the same
JP2020013980A (ja) * 2018-07-13 2020-01-23 サムソン エレクトロ−メカニックス カンパニーリミテッド. プリント回路基板

Similar Documents

Publication Publication Date Title
JP3429734B2 (ja) 配線基板、多層配線基板、回路部品実装体及び、配線基板の製造方法
US5744758A (en) Multilayer circuit board and process of production thereof
US6121688A (en) Anisotropic conductive sheet and printed circuit board
JP3173410B2 (ja) パッケージ基板およびその製造方法
JP2790122B2 (ja) 積層回路基板
JP2001044641A (ja) 半導体素子内蔵配線基板およびその製造方法
JP2001177045A (ja) 半導体装置及びその製造方法
JP2002093853A (ja) プリント配線板およびフリップチップ実装方法
JPH1145955A (ja) 素子内蔵多層配線基板およびその製造方法
WO2004086493A1 (ja) 電子部品搭載基板の製造方法
KR100257926B1 (ko) 회로기판형성용다층필름 및 이를 사용한 다층회로기판 및 반도체장치용패키지
JPH11163207A (ja) 半導体チップ搭載用基板の製造法および半導体装置
JP3633136B2 (ja) 印刷配線基板
JP2004247668A (ja) 積層用中間配線部材、配線板及びそれらの製造方法
JP2003124380A (ja) 電子部品内蔵モジュールおよびその製造方法
JP2549393B2 (ja) 回路基板の製造方法
JPH0982835A (ja) 回路基板および多層回路基板
JP2715934B2 (ja) 多層印刷配線基板装置及びその製造方法
JP2002151853A (ja) 多層配線基板とその製造方法
JP2000156566A (ja) プリント配線基板の製造方法および電子部品実装配線基板の製造方法
JP4589519B2 (ja) 半導体回路部品の製造方法
JPH11274734A (ja) 電子回路装置およびその製造方法
JP3605313B2 (ja) 配線基板およびその製造方法
JP2001077536A (ja) 電子回路内蔵プリント配線板およびその製造方法
JP3107535B2 (ja) 配線基板、回路部品実装体、および配線基板の製造方法