JPS63151062A - 入力保護回路 - Google Patents
入力保護回路Info
- Publication number
- JPS63151062A JPS63151062A JP29761486A JP29761486A JPS63151062A JP S63151062 A JPS63151062 A JP S63151062A JP 29761486 A JP29761486 A JP 29761486A JP 29761486 A JP29761486 A JP 29761486A JP S63151062 A JPS63151062 A JP S63151062A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- wiring
- input
- resistor
- input protection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 239000004020 conductor Substances 0.000 claims abstract description 5
- 239000004065 semiconductor Substances 0.000 claims description 6
- 239000012535 impurity Substances 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 abstract description 9
- 239000010703 silicon Substances 0.000 abstract description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 8
- 230000015556 catabolic process Effects 0.000 abstract description 7
- 238000012216 screening Methods 0.000 abstract 2
- 230000001681 protective effect Effects 0.000 description 7
- 238000009792 diffusion process Methods 0.000 description 6
- 230000005684 electric field Effects 0.000 description 5
- 230000006378 damage Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000000116 mitigating effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 230000002040 relaxant effect Effects 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0288—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using passive elements as protective elements, e.g. resistors, capacitors, inductors, spark-gaps
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
この発明は半導体集積回路の入力保護回路に関する。
（従来の技術）
半導体集積回路に於いては、過大入力電流等から回路を
保護するために、入力用のポンディングパッドと実際の
回路との間に、入力保護回路を設けることが多い。この
入力保護回路は、一般に、入力保護抵抗を有し、この抵
抗によって入力電流等を制限するようになっている。
保護するために、入力用のポンディングパッドと実際の
回路との間に、入力保護回路を設けることが多い。この
入力保護回路は、一般に、入力保護抵抗を有し、この抵
抗によって入力電流等を制限するようになっている。
入力保護抵抗を有した入力保護回路に於いては、従来、
静電気等による高電界が入力保護抵抗の縁に集中し、こ
の入力保護抵抗を破壊してしまうことがあるという問題
があった（以下、この破壊を静電破壊と記す）。
静電気等による高電界が入力保護抵抗の縁に集中し、こ
の入力保護抵抗を破壊してしまうことがあるという問題
があった（以下、この破壊を静電破壊と記す）。
この問題を解決するため、近年、金属によって形成され
る遮蔽膜によって、入力保護抵抗に生じる電界を緩和す
るようにしだを入力保護回路が開発されている。
る遮蔽膜によって、入力保護抵抗に生じる電界を緩和す
るようにしだを入力保護回路が開発されている。
この遮蔽膜を備えた入力保護回路の一例を第４図及び第
５図に示す。なお、第４図は入力保護回路の平面図であ
り、第５図は第４図に示すラインＬ−Ｌに沿った断面図
である。
５図に示す。なお、第４図は入力保護回路の平面図であ
り、第５図は第４図に示すラインＬ−Ｌに沿った断面図
である。
これらの図に於いて、１１はシリコン基板であり、１２
は絶縁層であり、１３は入力保護抵抗としての抵抗層で
ある。１４は導電体層であり、入力用のポンディングパ
ッドを成す部分（以下、パッド部と記す）１４１、遮蔽
膜を成す部分（以下、ＩＩＨ部と記す）１４２並びに配
線を成す部分（以下、配線部と記す）１４３を備える。
は絶縁層であり、１３は入力保護抵抗としての抵抗層で
ある。１４は導電体層であり、入力用のポンディングパ
ッドを成す部分（以下、パッド部と記す）１４１、遮蔽
膜を成す部分（以下、ＩＩＨ部と記す）１４２並びに配
線を成す部分（以下、配線部と記す）１４３を備える。
パッド部１４１と膜部１４２は一体化されており、その
境界部は、コンタクトホール１５を介して抵抗層１３の
入力側端部に接続されている。膜部１４２と配線部１４
３は分断され、配線部１４３はコンタクトホール１６を
介して抵抗層１３の他端に接続されている。
境界部は、コンタクトホール１５を介して抵抗層１３の
入力側端部に接続されている。膜部１４２と配線部１４
３は分断され、配線部１４３はコンタクトホール１６を
介して抵抗層１３の他端に接続されている。
膜部１４２は抵抗層１３の入力側端部と同電位で、かつ
抵抗層１３を覆うように位置する。これにより、抵抗層
１３に生じる電界が膜部１４２によって緩和され、この
抵抗層１３の静電破壊耐圧特性が高められる。
抵抗層１３を覆うように位置する。これにより、抵抗層
１３に生じる電界が膜部１４２によって緩和され、この
抵抗層１３の静電破壊耐圧特性が高められる。
しかし、上記構成では、膜部１４２と配線部１４３の間
に於いて、抵抗層１３が膜部１４２によって覆われない
ので、この部分に於いて、入力保護抵抗１２が破壊され
やすいという問題があった。
に於いて、抵抗層１３が膜部１４２によって覆われない
ので、この部分に於いて、入力保護抵抗１２が破壊され
やすいという問題があった。
（発明が解決しようとする問題点）
以上述べたように電界緩和用の遮蔽膜を持った従来の入
力保護回路に於いては、配線との関係上、遮蔽膜によっ
て入力保護抵抗を完全に覆うことができず、部分的に静
電破壊が生じやすいという問題があった。
力保護回路に於いては、配線との関係上、遮蔽膜によっ
て入力保護抵抗を完全に覆うことができず、部分的に静
電破壊が生じやすいという問題があった。
そこでこの発明は、入力保護抵抗を完全に覆うことが可
能で、入力保護抵抗全体に渡って静電破壊耐圧特性を高
めることができる入力保護回路を提供することを目的と
する。
能で、入力保護抵抗全体に渡って静電破壊耐圧特性を高
めることができる入力保護回路を提供することを目的と
する。
［発明の構成］
（問題点を解決するための手段）
上記目的を達成するためにこの発明は、入力保護抵抗を
成す抵抗層を延長し、この延長部分を利用して配線を形
成するようにしたものである。
成す抵抗層を延長し、この延長部分を利用して配線を形
成するようにしたものである。
（作用）
上記構成によれば、入力保護抵抗に生じる電界を緩和す
るための遮蔽膜と配線を異なる層として形成することが
できる。したがって、入力保護抵抗全体を遮蔽膜で覆う
ことができる。これにより、入力保護抵抗全体に渡って
静電破壊耐圧特性を高めることができる。
るための遮蔽膜と配線を異なる層として形成することが
できる。したがって、入力保護抵抗全体を遮蔽膜で覆う
ことができる。これにより、入力保護抵抗全体に渡って
静電破壊耐圧特性を高めることができる。
（実施例）
以下、図面を参照してこの発明の実施例を詳細に説明す
る。
る。
第１図はこの発明の一実施例の入力保護回路の構成を示
す平面図であり、第２図は同じく第１図のラインＬ−Ｌ
に沿った断面図である。
す平面図であり、第２図は同じく第１図のラインＬ−Ｌ
に沿った断面図である。
これらの図に於いて、２１はシリコン基板である。この
シリコン基板２１上には絶縁層２２が設けられている。
シリコン基板２１上には絶縁層２２が設けられている。
この絶縁層２２中には、入力保護抵抗を成す抵抗層（以
下、保護用抵抗層と記す）２３がシリコン基板２１に沿
って延在するように設けられている。この保護用抵抗層
２３は、例えば、多結晶シリコンやＰ／Ｎ型拡散拡散層
成る。
下、保護用抵抗層と記す）２３がシリコン基板２１に沿
って延在するように設けられている。この保護用抵抗層
２３は、例えば、多結晶シリコンやＰ／Ｎ型拡散拡散層
成る。
絶縁層２２の上には、例えば、金属から成る導電体層２
４が設けられている。この導電体層２４は、パッド部２
４１と膜部２４２を有する。このパッド部２４１と膜部
２４２は一体的に形成され、その境界部は絶縁層２２に
形成されたコンタクトホール２５を介して抵抗層２３の
入力側端部２３１に接続されている。
４が設けられている。この導電体層２４は、パッド部２
４１と膜部２４２を有する。このパッド部２４１と膜部
２４２は一体的に形成され、その境界部は絶縁層２２に
形成されたコンタクトホール２５を介して抵抗層２３の
入力側端部２３１に接続されている。
上記保護用抵抗層２３の他端部２３２には配線層２６が
設けられている。この配線層２６は、抵抗層（以下、こ
の抵抗層を配線用抵抗層と記す）２６１とｎ 拡散層２
６２を有する。配線用抵抗層２６１は上記保護用抵抗層
２３を延在して形成される。上記ｎ 拡散層２６２は、
上記シリコン基板２１の表面領域に上記配線用抵抗層２
６１と接触するように設けられている。これにより、配
ＩＩＩ２Ｏ３抵抗値は、配線として使うのに適した抵抗
値まで低減されている。
設けられている。この配線層２６は、抵抗層（以下、こ
の抵抗層を配線用抵抗層と記す）２６１とｎ 拡散層２
６２を有する。配線用抵抗層２６１は上記保護用抵抗層
２３を延在して形成される。上記ｎ 拡散層２６２は、
上記シリコン基板２１の表面領域に上記配線用抵抗層２
６１と接触するように設けられている。これにより、配
ＩＩＩ２Ｏ３抵抗値は、配線として使うのに適した抵抗
値まで低減されている。
上記膜部２４２は両抵抗１１２３．２６１を覆うように
設けられている。
設けられている。
以上述べたようにこの実施例では、保護用抵抗１１２３
を延在して配線用抵抗層２６１を設け、これにｎ 拡散
層を接触させることにより、配線用の層２６を形成する
ようにしたものである。
を延在して配線用抵抗層２６１を設け、これにｎ 拡散
層を接触させることにより、配線用の層２６を形成する
ようにしたものである。
このような構成によれば、遮蔽膜を成す膜部２３と配線
を成す配ＩＩ層２６が異なる層として形成されるので、
保護用抵抗層２３全体を膜部２４２で完全に覆うことが
できる。これにより、保護用抵抗層２３全体に渡って静
電破壊耐圧特性を高めることができる。
を成す配ＩＩ層２６が異なる層として形成されるので、
保護用抵抗層２３全体を膜部２４２で完全に覆うことが
できる。これにより、保護用抵抗層２３全体に渡って静
電破壊耐圧特性を高めることができる。
次にこの発明の他の実施例を第３図を参照しながら説明
する。なお、第３図は他の実施例の構成を先の第２図と
同じように示す断面図である。
する。なお、第３図は他の実施例の構成を先の第２図と
同じように示す断面図である。
先の実施例では、配線用抵抗層２６１にｎ 拡散層２６
２を接触させることにより、配線として使用し得る抵抗
値を持つ配線層２６を形成する場合を説明したが、この
実流例では、配線用抵抗層２６１に不純物を高濃度で注
入することにより、配線として使用し得る抵抗値を持つ
配線層を形成するようにしたものである。第３図に於い
て、斜線を施す２７が不純物の高濃度注入によって形成
された配線層である。なお、その他の部分は先の実施例
と同様なので説明を省略する。
２を接触させることにより、配線として使用し得る抵抗
値を持つ配線層２６を形成する場合を説明したが、この
実流例では、配線用抵抗層２６１に不純物を高濃度で注
入することにより、配線として使用し得る抵抗値を持つ
配線層を形成するようにしたものである。第３図に於い
て、斜線を施す２７が不純物の高濃度注入によって形成
された配線層である。なお、その他の部分は先の実施例
と同様なので説明を省略する。
このような構成に於いても、膜部２４２と配線層２７を
異なる層として形成することができるので、先の実施例
と同様の効果を得ることができる。
異なる層として形成することができるので、先の実施例
と同様の効果を得ることができる。
以上この発明の２つの実施例を詳細に説明したが、この
発明はこのような実施例に限定されるものではなく、他
にも発明の要旨を逸脱しない範囲で種々様々変形実施可
能なことは勿論である。
発明はこのような実施例に限定されるものではなく、他
にも発明の要旨を逸脱しない範囲で種々様々変形実施可
能なことは勿論である。
［発明の効果コ
以上述べたようにこの発明によれば、配線を入力保護抵
抗の被覆に何ら障害とならない状態に設定することがで
きるので、遮蔽膜によって入力保護抵抗を完全に覆うこ
とが可能で、入力保護抵抗の静電破壊耐圧特性を向上さ
せることができる。
抗の被覆に何ら障害とならない状態に設定することがで
きるので、遮蔽膜によって入力保護抵抗を完全に覆うこ
とが可能で、入力保護抵抗の静電破壊耐圧特性を向上さ
せることができる。
第１図はこの発明の一実施例の構成を示す平面図、第２
図は同じく断面図、第３図はこの発明の他の実施例の構
成を断面図、第４図は従来の入力保護回路の構成を示す
平面図、第５図は同じく断面図である。 ２１・・・シリコン基板、２２・・・絶縁層、２３・・
・保護用抵抗層、２４・・・導電体層、２５・・・コン
タクトホール、２６．２７・・・配線層、２６１・・・
配線用抵抗層、２６２・・・ｎ 拡散層。 出願人代理人 弁理士 鉛工底意 第１図 第２図 第３図
図は同じく断面図、第３図はこの発明の他の実施例の構
成を断面図、第４図は従来の入力保護回路の構成を示す
平面図、第５図は同じく断面図である。 ２１・・・シリコン基板、２２・・・絶縁層、２３・・
・保護用抵抗層、２４・・・導電体層、２５・・・コン
タクトホール、２６．２７・・・配線層、２６１・・・
配線用抵抗層、２６２・・・ｎ 拡散層。 出願人代理人 弁理士 鉛工底意 第１図 第２図 第３図
Claims (3)
- （１）半導体基体上に設けられた絶縁層と、この絶縁層
中に延在するように設けられた抵抗層と、 上記絶縁層を介して上記抵抗層を覆うように設けられる
とともに、上記絶縁層に設けられたコンタクトホールを
介して上記抵抗層の一端部と接続される導電体層と、 上記抵抗層の他端部を延長して成る配線用抵抗層を使つ
て形成された配線層とを具備したことを特徴とする入力
保護回路。 - （２）上記配線層は、上記半導体基体の表面領域に上記
配線用抵抗層と接触するように設けられ、上記半導体基
体とは異なる導電型の半導体層を有することを特徴とす
る特許請求の範囲第１項記載の入力保護回路。 - （３）上記配線層は上記配線用抵抗層に不純物を注入し
てなることを特徴とする特許請求の範囲第１項記載の入
力保護回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29761486A JPS63151062A (ja) | 1986-12-16 | 1986-12-16 | 入力保護回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29761486A JPS63151062A (ja) | 1986-12-16 | 1986-12-16 | 入力保護回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63151062A true JPS63151062A (ja) | 1988-06-23 |
Family
ID=17848835
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29761486A Pending JPS63151062A (ja) | 1986-12-16 | 1986-12-16 | 入力保護回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63151062A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002536848A (ja) * | 1999-02-09 | 2002-10-29 | テレフオンアクチーボラゲツト エル エム エリクソン（パブル） | 集積回路の静電荷放電保護 |
-
1986
- 1986-12-16 JP JP29761486A patent/JPS63151062A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002536848A (ja) * | 1999-02-09 | 2002-10-29 | テレフオンアクチーボラゲツト エル エム エリクソン（パブル） | 集積回路の静電荷放電保護 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950030309A (ko) | 반도체장치의 보호회로 | |
| JPS63151062A (ja) | 入力保護回路 | |
| US5113230A (en) | Semiconductor device having a conductive layer for preventing insulation layer destruction | |
| JPS64824B2 (ja) | ||
| JPS62165362A (ja) | 半導体集積回路装置 | |
| JPS6290960A (ja) | 半導体装置 | |
| JP2542206Y2 (ja) | 半導体素子 | |
| JPS61110455A (ja) | 半導体装置 | |
| JPH0722581A (ja) | 半導体装置の入力保護回路 | |
| JPS63151061A (ja) | 入力保護回路 | |
| JPS61150262A (ja) | 入力保護抵抗 | |
| JPS6354771A (ja) | 半導体装置 | |
| JPS6174360A (ja) | 半導体集積回路装置 | |
| JPS62262451A (ja) | 半導体集積回路 | |
| JPH0110937Y2 (ja) | ||
| JPS59154056A (ja) | 半導体装置 | |
| JPH0774353A (ja) | 入出力保護回路 | |
| JPS599955A (ja) | 相補型絶縁ゲ−ト電界効果半導体集積回路装置 | |
| JPH03120751A (ja) | 半導体素子の静電保護装置 | |
| JPS6156458A (ja) | 半導体装置 | |
| JPS63197366A (ja) | 半導体集積回路 | |
| JPH036864A (ja) | 半導体装置の保護装置 | |
| JPH042161A (ja) | バイポーラ型半導体集積回路装置 | |
| JPH02278864A (ja) | 半導体装置の入力保護回路 | |
| JPS61283154A (ja) | 半導体集積回路の保護素子 |