KR950030309A - 반도체장치의 보호회로 - Google Patents
반도체장치의 보호회로 Download PDFInfo
- Publication number
- KR950030309A KR950030309A KR1019950008628A KR19950008628A KR950030309A KR 950030309 A KR950030309 A KR 950030309A KR 1019950008628 A KR1019950008628 A KR 1019950008628A KR 19950008628 A KR19950008628 A KR 19950008628A KR 950030309 A KR950030309 A KR 950030309A
- Authority
- KR
- South Korea
- Prior art keywords
- region
- protection circuit
- diffusion layer
- conductive
- semiconductor substrate
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract 19
- 238000009792 diffusion process Methods 0.000 claims abstract 12
- 239000000758 substrate Substances 0.000 claims abstract 12
- 238000000926 separation method Methods 0.000 claims abstract 10
- 238000002955 isolation Methods 0.000 claims abstract 9
- 230000001681 protective effect Effects 0.000 claims abstract 5
- 239000012535 impurity Substances 0.000 claims 2
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 239000000969 carrier Substances 0.000 abstract 1
- 230000006378 damage Effects 0.000 abstract 1
- 230000002093 peripheral effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Bipolar Transistors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명은, 제1도전형의 반도체 기판(101)과, 이 반도체 기판상의 일부에 형성된 제2도전형의 분리영역(102), 이 분리영역상의 일부에 형성되어 상기 분리영역으로 둘러 싸인 제1도전형의 보호회로 형성영역(103) 및, 이 보호회로 형성영역(103)상에 형성된 제2도전형의 확산층(104)을 갖추고, 상기 확산층(104)은, 외부단자(105)에 접속되고, 또 상기 분리영역(102)과 상기 반도체 기판(101)이 역방향 바이어스로 되도록 하는 전위가 상기 분리영역(102) 및 상기 반도체 기판(101)에 공급되고 있는 것을 특징으로 하는 반도체장치의 보호회로를 제공하는 것이다.
이와 같이 본 발명에 의하면, 외부단자에서의 과잉전류에 의해 캐리어가 반도체 기판에 유입되는 것을 방지할 수 있기 때문에, 기판전위의 변동을 제어할 수 있고, 주변회로나 메모리 셀의 파괴를 방지할 수 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 제1실시예에 따른 보호회로의 단면도, 제2도는 본 발명의 제1실시예에 따른 보호회로의 등가회로도, 제3도는 본 발명의 제1실시예의 변형예에 따른 보호회로의 단면도.
Claims (6)
- 제1도전형의 반도체 기판(101, 103)과, 상기 반도체 기판상의 일부에 형성된 제2도전형의 분리영역(102, 302), 상기 분리영역상의 일부에 형성되어 상기 분리영역으로부터 둘러 싸인 제1도전형의 보호회로 형성영역(103, 303) 및, 상기 보호회로 형성영역상에 형성된 제2도전형의 확산층(104, 304)을 갖추고, 상기 확산층은, 외부단자(105)에 접속되고, 또 상기 분리영역과 상기 반도체 기판이 역방향 바이어스로 되도록 하는 전위가 상기 분리영역 및 상기 반도체 기판에 공급되고 있느 것을 특징으로 하는 반도체장치의 보호회로.
- 제1도전형의 반도체 기판(101, 103)과, 상기 반도체 기판상의 일부에 형성된 제2도전형의 분리영역(102, 302), 상기 분리영역상의 일부에 형성되어 상기 분리영역으로부터 둘러 싸인 제1도전형의 보호회로 형성영역(103, 303) 및, 외부단자(105)와 내부회로를 구성하는 MOS트랜지스터(106) 사이에 접속되어 상기 보호회로 형성영역상에 형성된 제2도전형의 확산층(104, 304)을 갖추고, 상기 확산층과 상기 보호회로 형성영역과 상기 분리영역이 바이폴라 트랜지스터(Q1)를 구성하며, 상기 내부회로를 구성하는 상기 MOS트랜지스터를 보호하기 위한 보호회로를 형성하고 있는 것을 특징으로 하는 반도체장치의 보호회로.
- 제1항에 있어서, 상기 분리영역(102, 302)의 불순물농도가, 상기 보호회로 형성영역(103, 303)과 상기 분리영역의 접합면의 깊이 보다 깊은 부분의 농도 쪽이 상기 분리영역의 표면 부근의 농도보다도 높은 것을 특징으로 하는 반도체장치의 보호회로.
- 제2항에있어서, 상기 분리영역(102 ,302)의 불순물농도가, 상기 보호회로 형성영역(103, 303)과 상기 분리영역의 접합면의 깊이 보다 깊은 부분의 농도 쪽이 상기 분리영역의 표면 부근의 농도보다도 높은 것을 특징으로 하는 반도체장치의 보호회로.
- 제1항에있어서, 상기 보호회로 형성영역(103)내에 제1도전형의 제1 및 제2확산층(501, 502)을 더 구비하고, 상기 제1확산층에는 제1의 소정의 전압이 인가되고 있으며, 상기 제2확산층에는 제2의 소정의 전압이 인가되고 있는 것을 특징으로 하는 반도체장치의 보호회로.
- 제2항에 있어서, 상기 보호회로 형성영역(103)내에 제1도전형의 제1 및 제2산층(501, 502)을 더 구비하고, 상기 제1확산층에는 제1의 소정의 전압이 인가되고 있으며, 상기 제2확산층에는 제2의 소정의 전압이 인가되고 있는 것을 특징으로 하는 반도체장치의 보호회로.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6074688A JPH07283405A (ja) | 1994-04-13 | 1994-04-13 | 半導体装置の保護回路 |
JP94-74688 | 1994-04-13 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR950030309A true KR950030309A (ko) | 1995-11-24 |
KR0159451B1 KR0159451B1 (ko) | 1999-02-01 |
Family
ID=13554414
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019950008628A KR0159451B1 (ko) | 1994-04-13 | 1995-04-13 | 반도체장치의 보호회로 |
Country Status (5)
Country | Link |
---|---|
US (1) | US5936282A (ko) |
EP (1) | EP0678919A1 (ko) |
JP (1) | JPH07283405A (ko) |
KR (1) | KR0159451B1 (ko) |
TW (1) | TW280021B (ko) |
Families Citing this family (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6018168A (en) * | 1995-06-30 | 2000-01-25 | Samsung Electronics Co., Ltd. | Semiconductor memory devices having alternating word line reverse diodes and well bias tapping regions |
US6750527B1 (en) * | 1996-05-30 | 2004-06-15 | Kabushiki Kaisha Toshiba | Semiconductor integrated circuit device having a plurality of wells, test method of testing the semiconductor integrated circuit device, and test device which executes the test method |
US6218895B1 (en) * | 1997-06-20 | 2001-04-17 | Intel Corporation | Multiple well transistor circuits having forward body bias |
US6137143A (en) * | 1998-06-30 | 2000-10-24 | Intel Corporation | Diode and transistor design for high speed I/O |
JP3123984B2 (ja) * | 1998-07-31 | 2001-01-15 | 日本電気アイシーマイコンシステム株式会社 | 半導体集積回路装置 |
KR20000018511A (ko) * | 1998-09-02 | 2000-04-06 | 김영환 | 바이어스 전압 발생기의 레이 아웃방법 |
US6222237B1 (en) * | 1999-05-21 | 2001-04-24 | United Microelectronics Corp. | Structure of electrostatic discharge protection device |
US6310379B1 (en) * | 1999-06-03 | 2001-10-30 | Texas Instruments Incorporated | NMOS triggered NMOS ESD protection circuit using low voltage NMOS transistors |
US6674129B1 (en) * | 1999-12-17 | 2004-01-06 | Koninklijke Phillips Electronics N.V. | ESD diode structure |
EP1130648A1 (en) * | 2000-02-29 | 2001-09-05 | STMicroelectronics S.r.l. | Method and device for limiting the substrate potential in junction isolated integrated circuits |
US20020125537A1 (en) * | 2000-05-30 | 2002-09-12 | Ting-Wah Wong | Integrated radio frequency circuits |
JP2002083931A (ja) * | 2000-09-08 | 2002-03-22 | Nec Corp | 半導体集積回路装置 |
US6583045B1 (en) | 2001-11-16 | 2003-06-24 | Taiwan Semiconductor Manufacturing Company | Chip design with power rails under transistors |
TW575989B (en) * | 2002-09-25 | 2004-02-11 | Mediatek Inc | NPN Darlington ESD protection circuit |
US20050230758A1 (en) * | 2004-04-16 | 2005-10-20 | Lereverend Remi | Transistor well bias scheme |
TWI246154B (en) * | 2004-08-04 | 2005-12-21 | Realtek Semiconductor Corp | Method for forming junction varactor by triple-well process |
JP4530823B2 (ja) * | 2004-12-02 | 2010-08-25 | 三洋電機株式会社 | 半導体装置及びその製造方法 |
US20070108477A1 (en) * | 2005-11-04 | 2007-05-17 | Tsun-Lai Hsu | Semiconductor structure |
JP2007207358A (ja) * | 2006-02-02 | 2007-08-16 | Toshiba Corp | 半導体記憶装置 |
US8450832B2 (en) * | 2007-04-05 | 2013-05-28 | Globalfoundries Singapore Pte. Ltd. | Large tuning range junction varactor |
US7741187B2 (en) * | 2007-09-20 | 2010-06-22 | Chartered Semiconductor Manufacturing, Ltd. | Lateral junction varactor with large tuning range |
JP2009081293A (ja) * | 2007-09-26 | 2009-04-16 | Oki Semiconductor Co Ltd | 半導体チップ、及び複数の半導体チップが搭載された半導体装置 |
JP5371274B2 (ja) * | 2008-03-27 | 2013-12-18 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP5511370B2 (ja) * | 2009-12-28 | 2014-06-04 | セイコーインスツル株式会社 | 半導体装置 |
Family Cites Families (36)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3577043A (en) * | 1967-12-07 | 1971-05-04 | United Aircraft Corp | Mosfet with improved voltage breakdown characteristics |
US4028564A (en) * | 1971-09-22 | 1977-06-07 | Robert Bosch G.M.B.H. | Compensated monolithic integrated current source |
US3787717A (en) * | 1971-12-09 | 1974-01-22 | Ibm | Over voltage protection circuit lateral bipolar transistor with gated collector junction |
US4100561A (en) * | 1976-05-24 | 1978-07-11 | Rca Corp. | Protective circuit for MOS devices |
JPS5559756A (en) * | 1978-10-30 | 1980-05-06 | Fujitsu Ltd | Semiconductor device |
JPS5572081A (en) * | 1978-11-27 | 1980-05-30 | Fujitsu Ltd | Input clamping circuit |
JPS5758351A (en) * | 1980-09-24 | 1982-04-08 | Toshiba Corp | Substrate biasing device |
JPS582061A (ja) * | 1981-06-26 | 1983-01-07 | Seiko Epson Corp | Cmos集積回路 |
JPS58121663A (ja) * | 1982-01-13 | 1983-07-20 | Nec Corp | 半導体集積回路装置 |
JPS58161375A (ja) * | 1982-03-19 | 1983-09-24 | Toshiba Corp | 絶縁ゲ−ト形電界効果半導体集積回路の入力保護回路 |
JPH061833B2 (ja) * | 1982-11-11 | 1994-01-05 | 株式会社東芝 | Mos形半導体装置 |
JPS59111351A (ja) * | 1982-12-16 | 1984-06-27 | Seiko Instr & Electronics Ltd | 入力保護回路 |
JPS59220946A (ja) * | 1983-05-31 | 1984-12-12 | Toshiba Corp | 集積回路装置 |
US4698655A (en) * | 1983-09-23 | 1987-10-06 | Motorola, Inc. | Overvoltage and overtemperature protection circuit |
JP2537161B2 (ja) * | 1983-11-17 | 1996-09-25 | 株式会社東芝 | Mos型半導体装置 |
US4757363A (en) * | 1984-09-14 | 1988-07-12 | Harris Corporation | ESD protection network for IGFET circuits with SCR prevention guard rings |
US5324982A (en) * | 1985-09-25 | 1994-06-28 | Hitachi, Ltd. | Semiconductor memory device having bipolar transistor and structure to avoid soft error |
JPS62224057A (ja) * | 1986-03-26 | 1987-10-02 | Hitachi Micro Comput Eng Ltd | 半導体集積回路装置 |
US4791317A (en) * | 1986-09-26 | 1988-12-13 | Siemens Aktiengesellschaft | Latch-up protection circuit for integrated circuits using complementary mos circuit technology |
US4739437A (en) * | 1986-10-22 | 1988-04-19 | Siemens-Pacesetter, Inc. | Pacemaker output switch protection |
JP2674992B2 (ja) * | 1986-11-28 | 1997-11-12 | 株式会社日立製作所 | 半導体記憶装置におけるプレート配線形成法 |
JPS63137478A (ja) * | 1986-11-28 | 1988-06-09 | Ricoh Co Ltd | 保護回路をもつ半導体装置の製造方法 |
JPS63220564A (ja) * | 1987-03-09 | 1988-09-13 | Fujitsu Ltd | C−moslsiの保護回路 |
JPS63305545A (ja) * | 1987-06-05 | 1988-12-13 | Hitachi Ltd | 半導体集積回路装置 |
JPH07105446B2 (ja) * | 1988-01-11 | 1995-11-13 | 株式会社東芝 | Mos型半導体装置の入力保護回路 |
US4829350A (en) * | 1988-05-05 | 1989-05-09 | National Semiconductor Corporation | Electrostatic discharge integrated circuit protection |
JPH01286354A (ja) * | 1988-05-12 | 1989-11-17 | Mitsubishi Electric Corp | 入力保護手段を有する半導体装置 |
US4996626A (en) * | 1988-10-14 | 1991-02-26 | National Semiconductor Corp. | Resistorless electrostatic discharge protection device for high speed integrated circuits |
JPH02119262A (ja) * | 1988-10-28 | 1990-05-07 | Toshiba Corp | 半導体装置 |
GB8911360D0 (en) * | 1989-05-17 | 1989-07-05 | Sarnoff David Res Center | Electronic charge protection devices |
FR2649830B1 (fr) * | 1989-07-13 | 1994-05-27 | Sgs Thomson Microelectronics | Structure de circuit integre cmos protege contre les decharges electrostatiques |
JP2644342B2 (ja) * | 1989-09-01 | 1997-08-25 | 東芝マイクロエレクトロニクス株式会社 | 入力保護回路を備えた半導体装置 |
US5212618A (en) * | 1990-05-03 | 1993-05-18 | Linear Technology Corporation | Electrostatic discharge clamp using vertical NPN transistor |
KR960002094B1 (ko) * | 1990-11-30 | 1996-02-10 | 가부시키가이샤 도시바 | 입력보호회로를 갖춘 반도체장치 |
US5212616A (en) * | 1991-10-23 | 1993-05-18 | International Business Machines Corporation | Voltage regulation and latch-up protection circuits |
JP2799258B2 (ja) * | 1992-03-13 | 1998-09-17 | 三菱電機株式会社 | シリアルアクセスメモリ |
-
1994
- 1994-04-13 JP JP6074688A patent/JPH07283405A/ja active Pending
-
1995
- 1995-04-12 EP EP95105518A patent/EP0678919A1/en not_active Withdrawn
- 1995-04-13 KR KR1019950008628A patent/KR0159451B1/ko not_active IP Right Cessation
- 1995-05-25 TW TW084105298A patent/TW280021B/zh active
-
1997
- 1997-04-17 US US08/843,965 patent/US5936282A/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
KR0159451B1 (ko) | 1999-02-01 |
JPH07283405A (ja) | 1995-10-27 |
TW280021B (ko) | 1996-07-01 |
US5936282A (en) | 1999-08-10 |
EP0678919A1 (en) | 1995-10-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR950030309A (ko) | 반도체장치의 보호회로 | |
KR830009653A (ko) | 집적회로의 보호장치 | |
JPH0729972A (ja) | 半導体装置 | |
US3602782A (en) | Conductor-insulator-semiconductor fieldeffect transistor with semiconductor layer embedded in dielectric underneath interconnection layer | |
JPH0324791B2 (ko) | ||
KR850007718A (ko) | 반도체 장치 | |
JPH0846059A (ja) | 集積回路チップ | |
KR970024166A (ko) | DRAM 및 로직 회로의 DRAM 전원 및 SCR용 바이모덜 ESD 보호 회로 (Bimodal ESD Protection for DRAM Power Supplies and SCRs for DRAMs and Logic Circuits) | |
US5880501A (en) | Semiconductor integrated circuit and manufacturing method of the same | |
KR890008979A (ko) | 모놀리식 과전압 보호용 어셈블리 | |
US5880514A (en) | Protection circuit for semiconductor device | |
JP2854900B2 (ja) | 半導体装置 | |
JP2611639B2 (ja) | 半導体装置 | |
KR940008130A (ko) | 반도체 장치 및 그 제조 방법 | |
KR100226741B1 (ko) | 정전기보호회로 | |
KR19980043416A (ko) | 이에스디(esd) 보호 회로 | |
KR100232226B1 (ko) | 이에스디 보호회로 | |
KR100249166B1 (ko) | 이에스디(esd) 보호회로 및 그 제조방법 | |
JPH0237112B2 (ko) | ||
JPH0258870A (ja) | 半導体記憶装置 | |
KR950010050B1 (ko) | 반도체 장치의 웰 가드링 방법 및 그 구조 | |
KR920015549A (ko) | 반도체소자의 정전방전 보호장치 | |
JPH01199467A (ja) | 半導体装置 | |
KR19990065621A (ko) | 저항값이 일정한 에피 핀치 저항 | |
JPH07112043B2 (ja) | 半導体集積回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20030801 Year of fee payment: 6 |
|
LAPS | Lapse due to unpaid annual fee |