JPH03120751A

JPH03120751A - 半導体素子の静電保護装置

Info

Publication number: JPH03120751A
Application number: JP25803789A
Authority: JP
Inventors: Toshio Mitsumoto; 敏雄三本
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1989-10-03
Filing date: 1989-10-03
Publication date: 1991-05-22

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〈産業上の利用分野〉この発明は、パンチスルー現象を利用して半導体素子に
加わる静電ノイズを吸収するようにした静電保護装置（
以下、「パンチスルーデバイス」と称す）に関する。

〈従来の技術〉従来、この種のパンチスルーデバイスとしては、第４図
に示すようなものがある。このパンチスルーデバイス２
０は、Ｐ−型の半導体基板２３の表面に、互いに対向す
るＮ＋型のドルイン領域２４およびソース領域２５を備
えている。ドレイン領域２４にはノード電極２１が接続
される一方、ソース領域２５には接地電極２２が接続さ
れている。

このパンチスルーデバイス２０は、例えば第５図に示す
ように、保護抵抗３０とともに、保護すべき半導体素子
の入力パッド３１と内部回路３２とを結ぶ配線経路に設
けられる。すなわち、入力パッド３１に保護抵抗３０が
接続され、保護抵抗３０と内部回路３２とを結ぶ配線に
上記ノード電極２１が接続される一方、グランドに上記
接地電極２２および半導体基板２３が接続される。入力
パッド１１に高電圧（グランドに対しての電圧をいう。

以下、同様。）の静電ノイズが印加された場合、保護抵
抗３０を介してノード電極２１、したがってドレイン領
域２４に高電圧が伝わる。その場合、このパンデスルー
デバイス２０は、トレイン領域２４とソース領域２５と
の間でパンデスルー電流を流して保護抵抗３０に電圧降
下を生じさせる。

そして、ノート電極２Ｉの電圧を低下させ、内部回路３
２へ上記静電ノイズが導入されるのを防止する。

〈発明が解決しようとする課題〉ところで、」二人従来のパンデスルーデバイス２０は、
上記静電ノイズによってノード電極２１とグランドとの
間に大電流が流れるとき、Ｐ−型の半導体基板２３が有
する電気抵抗２６の値が大きいため、ドレイン領域２４
とソース領域２５との間の領域（パンデスルー領域）Ｂ
の電位が上昇する。

このため、パンデスルー電流が制限されて、ノード電極
２１の電圧を十分に低下させることができ〈作用〉Ｐ型またはＮ型のうち半導体基板と同一の型であって高
濃度の不純物領域をソース領域の近傍に設けて接地電極
に接続して、」二人半導体基板とグランドとの間の電気
抵抗を小さくしているため、静電ノイズによってノード
電極とグランドとの間に大電流が流れるときであっても
、パンデスルー領域の電位が上昇しなくなる。したがっ
て、パンデスルー電流が制限されなくなり、ノード電極
の電圧が効率良く低下して、接続された半導体素子は静
電ノイズから効果的に保護されるようになる。

〈実施例〉以下、この発明のパンデスルーデバイスを実施例により
詳細に説明する。

第１図はこの発明の一実施例のパンチスルーデバイス１
０の断面を示し、第２図は上記パンチスルーデバイス１
０のパターンレイアラｌ−（平面）を示している。この
パンデスルーデバイス１０は、Ｐ−型の半導体基板９の
表面に、パンチスルー領域へを挟んで互いに対向オるＮ
“型のドレイン領ず、したがって半導体素子を静電ノイ
ズから保護する機能が十分でないという問題がある。

そこで、この発明の目的は、半導体素子を静電ノイズか
ら保護する機能を向」ニさせたパンチスルーデバイスを
提供することにある。

〈課題を解決するだめの手段〉」二人目的を達成するために、この発明は、Ｐ型または
Ｎ型のうち一方の型の半導体基板の表面に、」二記Ｐ型
またはＮ型のうち他方の型のトレイン領域およびソース
領域を備えて、上記トレイン領域ソース領域にそれぞれ
接続されたノード電極、接地電極の間に静電ノイズが印
加されたとき、−］二二人レイン領域とソース領域との
間でパンデスルー現象を起こして上記ノード電極、接地
電極間の電圧を低下させるようにしたパンチスルーデバ
イスにおいて、上記ソース領域の近傍の半導体基板の表
面に、上記接地電極に接続され、上記半導体基板よりも
高濃度の」二人一方の型の不純物領域を設Ｊて、」二人
半導体基板と接地電極との間の電気抵抗を小さくしたこ
とを特徴としている。

域３およびソース領域６と、このソース領域６の上記パ
ンデスルー領域八と反対側に隣接するＰ＋型の不純物領
域７を備えている。上記ドレイン領域３の表面にコンタ
クト領域４を設けてノード電極１を接続する一方、ソー
ス領域６．不純物領域７の表面にそれぞれコンタクト領
域５．７を設けて接地電極２をこれらの領域６．７に共
通に接続している。そして、このパンデスルーデバイス
ＩＯを、例えば第３図に示すように、保護抵抗３０とと
もに、保護すべき半導体素子の人力バッド３１と内部回
路３２とを結ぶ配線経路に設ける。すなわち、］二二人
入力ッド３１に保護抵抗３０を接続し、保護抵抗３０と
」−人山部回路３２とを結ぶ虻線に上記ノード電極ｌを
接続する一方、グランドに」二人接地電極２を接続する
。

このように、半導体基板９と同一の型であって高濃度の
Ｉ〕“型の不純物領域７をソース領域６の近傍に設けて
接地電極２に接続して、上記半導体基板９とグランドと
の間の電気抵抗を小さくしている。このたｌ）、人力バ
ッド３１に印加された静電ノイズによってノード電極１
とグランドとの間に大電流が流れるときであっても、パ
ンチスルー領域Ａの電位上昇を抑えることができ、パン
チスルー電流を効率良く流すことができる。したがって
、ノード電極ｌの電圧を効率良く低下させることができ
、半導体素子を静電ノイズから保護する機能を高めるこ
とができる。

なお、この実施例は、半導体基板９．不純物領域７をそ
れぞれＰ−型、Ｐ′＋型とし、ドルイン領域３およびソ
ース領域６をＮ＋型としたが、これに限られるものでは
なく、半導体基板９．不純物領域７をそれぞれＮ−型、
Ｎ＋型とし、ドレイン領域３およびソース領域６をＰ＋
型としても良い。

〈発明の効果〉以上より明らかなように、この発明は、Ｐ型またはＮ型
のうち一方の型の半導体基板の表面に、上記Ｐ型または
Ｎ型のうち他方の型のトレイン領域およびソース領域を
備えて、上記ドレイン領域ソース領域にそれぞれ接続さ
れたノード電極、接地電極の間に静電ノイズが印加され
たとき、上記ドレイン領域とソース領域との間でパンチ
スルー現象を起こして上記ノード電極、接地電極間の電
圧を低下させるようにしたパンチスルーデバイスにおい
て、上記ソース領域の近傍の半導体基板の表面に、上記
接地電極に接続され、上記半導体基板よりも高濃度の上
記一方の型の不純物領域を設けて、上記半導体基板と接
地電極との間の電気抵抗を小さくしているので、半導体
素子を静電ノイズから保護する機能を向上させることが
できる。

【図面の簡単な説明】

第１図はこの発明の一実施例のパンチスルーデバイスを
示す断面図、第２図は上記パンチスルーデバイスを示す
平面図、第３図は上記パンチスルーデバイスを半導体素
子に取り付けた状態の等価回路を示す図、第４図は従来
のパンチスルーデバイスを示す断面図、第５図は上記従
来のパンチスルーデバイスを半導体素子に取り付けた状
態の等価回路を示す図である。１・・・ノード電極、２・・・接地電極、３・・ドレイ
ン領域、４，５．８・・・コンタクト領域、６・・・ソ
ース領域、７・・不純物領域、９・・・半導体基板、１
ｏ・・・パンチスルーデバイス。

Claims

【特許請求の範囲】

（１）Ｐ型またはＮ型のうち一方の型の半導体基板の表
面に、上記Ｐ型またはＮ型のうち他方の型のドレイン領
域およびソース領域を備えて、上記ドレイン領域、ソー
ス領域にそれぞれ接続されたノード電極、接地電極の間
に静電ノイズが印加されたとき、上記ドレイン領域とソ
ース領域との間でパンチスルー現象を起こして上記ノー
ド電極、接地電極間の電圧を低下させるようにした半導
体素子の静電保護装置において、上記ソース領域の近傍の半導体基板の表面に、上記接地
電極に接続され、上記半導体基板よりも高濃度の上記一
方の型の不純物領域を設けて、上記半導体基板と接地電
極との間の電気抵抗を小さくしたことを特徴とする半導
体素子の静電保護装置。