JPS62154645A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS62154645A JPS62154645A JP29386985A JP29386985A JPS62154645A JP S62154645 A JPS62154645 A JP S62154645A JP 29386985 A JP29386985 A JP 29386985A JP 29386985 A JP29386985 A JP 29386985A JP S62154645 A JPS62154645 A JP S62154645A
- Authority
- JP
- Japan
- Prior art keywords
- hole
- film
- wiring
- polymer
- wirings
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、半導体装置の製造方法、特に半導体装置の多
層配線形成方法に関するものである。
層配線形成方法に関するものである。
従来の技術
近年、ＬＳＩ素子の高集積化、高速化を図るため、多層
配線構造を備えたものが増えつつある。
配線構造を備えたものが増えつつある。
配線材料には一般にＡｌを主成分とする合金が用いられ
ている。
ている。
従来の多層配線形成方法の一例として、ＭＯ８型半導体
装置の製造工程を第２図ａ−ｅを参照して説明する。な
お、第２図はＡｌ ２層配線の製造工程を示しており、
簡明化のため、トランジスタ領域は示していない。
装置の製造工程を第２図ａ−ｅを参照して説明する。な
お、第２図はＡｌ ２層配線の製造工程を示しており、
簡明化のため、トランジスタ領域は示していない。
第２図ａに示すように、まず、シリコン基板１上の回路
素子（図には示されていない）を覆うようにＰＳＧ膜２
から成る層間絶縁膜を形成した後、下層ＡＩ！配線３を
形成する。この後、第２図すに示すようにＰＳＣｉ膜４
から成る上層配線と下層配線間の層間絶縁膜を形成する
。次に第２図Ｃに示すようにホトレジスト５をマスクに
してＰＳＧ膜４をドライエツチングしてスルーホール６
を開孔する。エツチングガスとしてはＣｆ（Ｆ３．Ｃ２
Ｆ６゜０３Ｆ８等を主成分とした混合ガスが一般に用い
られる。この時、スルーホール６内の下層Ａｌ配線３上
にはエツチングの副生成物であるポリマー７が堆積する
。このポリマー７は炭素（ｑを主成分として、他にフッ
素（Ｆ）等のエツチングガス成分、配線を構成する金属
成分等を含んでいる。また、その厚さはエツチング条件
に依存するがオーバーエツチング時間とともに厚くなシ
、１分間のオーバズマにより除去した後、例えば発煙硝
酸により洗浄するが、ポリマー７は除去されない。この
後、上層Ａｌ配線８を形成する。なお、この上層ＡＩ配
線用のＡｌをスパッタする前に、同一装置内でＡｒスハ
ノタエッチングを施し、スルーホール６内の下層Ａ７配
線３上に生じた自然酸化膜（Ａｌ２０３１図には示して
いない）を除去する工程を実施している。そのエツチン
グ量は、膜厚３００へのＡｌ２Ｑ３をエツチング除去す
る程度であり゛、ポリマー７は完全に除去されずにスル
ーホール６内に残り、下層Ａｌ配線３と上層Ａｌ配線８
の間のバリアーとなる。最後に、第２図ｅに示すようＫ
ハッシベーション膜として、ＰＳＧ膜９およびプラズ
マＣＶＤ法による窒化珪素膜１ｏを形成する。尚、ＰＳ
Ｇ膜９および窒化珪素膜１ｏを被着する際、３００〜４
００℃の熱処理が施されることになるが、この時、上層
Ａｌ配線にボイド１１が発生する。このボイド１１の発
生要因として、スルーホール開孔後の発煙硝酸等による
洗浄工程時に、ＰＳＧＪ内に吸収された水分が上層Ａ７
配線８と反応すると考えられる。
素子（図には示されていない）を覆うようにＰＳＧ膜２
から成る層間絶縁膜を形成した後、下層ＡＩ！配線３を
形成する。この後、第２図すに示すようにＰＳＣｉ膜４
から成る上層配線と下層配線間の層間絶縁膜を形成する
。次に第２図Ｃに示すようにホトレジスト５をマスクに
してＰＳＧ膜４をドライエツチングしてスルーホール６
を開孔する。エツチングガスとしてはＣｆ（Ｆ３．Ｃ２
Ｆ６゜０３Ｆ８等を主成分とした混合ガスが一般に用い
られる。この時、スルーホール６内の下層Ａｌ配線３上
にはエツチングの副生成物であるポリマー７が堆積する
。このポリマー７は炭素（ｑを主成分として、他にフッ
素（Ｆ）等のエツチングガス成分、配線を構成する金属
成分等を含んでいる。また、その厚さはエツチング条件
に依存するがオーバーエツチング時間とともに厚くなシ
、１分間のオーバズマにより除去した後、例えば発煙硝
酸により洗浄するが、ポリマー７は除去されない。この
後、上層Ａｌ配線８を形成する。なお、この上層ＡＩ配
線用のＡｌをスパッタする前に、同一装置内でＡｒスハ
ノタエッチングを施し、スルーホール６内の下層Ａ７配
線３上に生じた自然酸化膜（Ａｌ２０３１図には示して
いない）を除去する工程を実施している。そのエツチン
グ量は、膜厚３００へのＡｌ２Ｑ３をエツチング除去す
る程度であり゛、ポリマー７は完全に除去されずにスル
ーホール６内に残り、下層Ａｌ配線３と上層Ａｌ配線８
の間のバリアーとなる。最後に、第２図ｅに示すようＫ
ハッシベーション膜として、ＰＳＧ膜９およびプラズ
マＣＶＤ法による窒化珪素膜１ｏを形成する。尚、ＰＳ
Ｇ膜９および窒化珪素膜１ｏを被着する際、３００〜４
００℃の熱処理が施されることになるが、この時、上層
Ａｌ配線にボイド１１が発生する。このボイド１１の発
生要因として、スルーホール開孔後の発煙硝酸等による
洗浄工程時に、ＰＳＧＪ内に吸収された水分が上層Ａ７
配線８と反応すると考えられる。
発明が解決しようとする問題点
下層Ａｌ配線３と上層Ａｌ配線８の間に形成されたポリ
マーがバリアとなシ、コンタクト抵抗が増大し、かつ、
各コンタクト毎の抵抗のバラツキも大きくなる。１００
０個の２×２μｍ２サイズのコンタクトの１個あたりの
平均抵抗が２００ｍΩ以上になることがある。この場合
、アナログ素子や差動回路を有するディジタル素子にお
いては、特性上重大な問題を生じることは明らかである
。
マーがバリアとなシ、コンタクト抵抗が増大し、かつ、
各コンタクト毎の抵抗のバラツキも大きくなる。１００
０個の２×２μｍ２サイズのコンタクトの１個あたりの
平均抵抗が２００ｍΩ以上になることがある。この場合
、アナログ素子や差動回路を有するディジタル素子にお
いては、特性上重大な問題を生じることは明らかである
。
また、Ａ７配線にボイドが発生すると、エレクトロマイ
グレーション等の信頼性上の問題が生じやすいことは明
らかである。
グレーション等の信頼性上の問題が生じやすいことは明
らかである。
問題点を解決するための手段
前記問題点を解決するために本発明は、半導体基板上に
直接又は中間層を介して第１の導電層を被着する工程と
、前記第１の導電層上に眉間絶縁膜を被着する工程と、
前記層間絶縁膜に開孔後熱処理を施す工８．ｌ！：、前
記開孔部を含む前記層間絶縁膜上に第２の導電層を被着
する工程とを含む事を特徴とする半導体装置の製造方法
を提供する。
直接又は中間層を介して第１の導電層を被着する工程と
、前記第１の導電層上に眉間絶縁膜を被着する工程と、
前記層間絶縁膜に開孔後熱処理を施す工８．ｌ！：、前
記開孔部を含む前記層間絶縁膜上に第２の導電層を被着
する工程とを含む事を特徴とする半導体装置の製造方法
を提供する。
作 用
本発明によれば、熱処理により、スルーホール内に形成
されたポリマーは熱分解して除去されるため、常に低い
コンタクト抵抗を得ることができる。また、ＰＳＧ膜に
吸収されていた水分は熱処理によって放出されるため、
Ａｌ配線にボイドが発生することなく、信頼性上の問題
も解決される。
されたポリマーは熱分解して除去されるため、常に低い
コンタクト抵抗を得ることができる。また、ＰＳＧ膜に
吸収されていた水分は熱処理によって放出されるため、
Ａｌ配線にボイドが発生することなく、信頼性上の問題
も解決される。
実施例
以下、ＭＯ８型半導体装置の製造に本発明を適用した一
実施例を第１図ａ〜ｑの製造工程を示す断面図を用いて
説明する。なお、簡明化のため、図にはＡｌ２層配線部
分のみを示し、トランジスタ領域は示していない。
実施例を第１図ａ〜ｑの製造工程を示す断面図を用いて
説明する。なお、簡明化のため、図にはＡｌ２層配線部
分のみを示し、トランジスタ領域は示していない。
第１図ａに示すように、まず、シリコン基板１上に所定
の７＝ｏａｏｓ 酸化膜、ゲート酸化膜、ポリシリコン
ゲート、ソース・ドレイン拡散層等の形成処理を行なっ
た後、これらを覆う層間絶縁膜としてＰＳＧ膜２を形成
し、次いで、下層Ａ７配線３を形成する。この後第１図
すに示すようにＰＳＧ膜４から成る上層配線と下層配線
間の層間絶縁膜を形成する。次に、第１図Ｃに示すよう
にホトレジスト膜６をマスクにしてＰＳＧ膜４をドライ
エツチングしてスルーホール６を開孔する。尚、この時
、スルーホール６内の下層Ａｌ配線３上にはポリマーア
が堆、積する。
の７＝ｏａｏｓ 酸化膜、ゲート酸化膜、ポリシリコン
ゲート、ソース・ドレイン拡散層等の形成処理を行なっ
た後、これらを覆う層間絶縁膜としてＰＳＧ膜２を形成
し、次いで、下層Ａ７配線３を形成する。この後第１図
すに示すようにＰＳＧ膜４から成る上層配線と下層配線
間の層間絶縁膜を形成する。次に、第１図Ｃに示すよう
にホトレジスト膜６をマスクにしてＰＳＧ膜４をドライ
エツチングしてスルーホール６を開孔する。尚、この時
、スルーホール６内の下層Ａｌ配線３上にはポリマーア
が堆、積する。
次に第１図ｄに示すようにスルーホールを開孔後、ｏ２
プラズマによりホトレジスト５を除去した後、発煙硝酸
により洗浄する０尚、この時、ポリマ−７はほとんど除
去されない。引き続き、第１図ｅに示すように例えば、
Ｎ２．Ｈ２混合ガス雰囲気中で３８０℃の熱処理を施す
。この時、ポリマーは熱分解され、完全に除去される。
プラズマによりホトレジスト５を除去した後、発煙硝酸
により洗浄する０尚、この時、ポリマ−７はほとんど除
去されない。引き続き、第１図ｅに示すように例えば、
Ｎ２．Ｈ２混合ガス雰囲気中で３８０℃の熱処理を施す
。この時、ポリマーは熱分解され、完全に除去される。
この時、第１図ｆに示すように、上層ＡＩ配線８を形成
する。なお、この上層Ａｌ配線用のＡＩをスパッタ蒸着
する前Ｋ、同一装置内でＡｒスパッタエツチングを施し
、スルーホール内の下層Ａｌ配線上に成長した自然酸化
膜を除去する。最後に、第１図ｑに示すようにパッシベ
ーション膜として、ＰＳＧ膜９およびプラズマ窒化珪素
膜１０を形成して完成するＯ 上記実施例では、スルーホール形成後から上層ＡＩ配線
用のＡＩスパッタ蒸着工程までに熱処理工程が入るため
、スルーホール内に堆積したポリマーが熱分解して除去
される。本実施例では１０００個の２ Ｘ ２ ）ｔｍ
”サイズのコンタクトの１個あたりの平均抵抗が１００
ｍΩ以下の低いコノタクト抵抗値が得られた。また、ス
ルーホール開孔後の発煙硝酸による洗浄工程時にＰＳＧ
４内に吸収された水分が上記熱処理によって放出され、
ＡＩ配線にボイドは全く生じなかった。
する。なお、この上層Ａｌ配線用のＡＩをスパッタ蒸着
する前Ｋ、同一装置内でＡｒスパッタエツチングを施し
、スルーホール内の下層Ａｌ配線上に成長した自然酸化
膜を除去する。最後に、第１図ｑに示すようにパッシベ
ーション膜として、ＰＳＧ膜９およびプラズマ窒化珪素
膜１０を形成して完成するＯ 上記実施例では、スルーホール形成後から上層ＡＩ配線
用のＡＩスパッタ蒸着工程までに熱処理工程が入るため
、スルーホール内に堆積したポリマーが熱分解して除去
される。本実施例では１０００個の２ Ｘ ２ ）ｔｍ
”サイズのコンタクトの１個あたりの平均抵抗が１００
ｍΩ以下の低いコノタクト抵抗値が得られた。また、ス
ルーホール開孔後の発煙硝酸による洗浄工程時にＰＳＧ
４内に吸収された水分が上記熱処理によって放出され、
ＡＩ配線にボイドは全く生じなかった。
なお、実施例では配線としてＡｇを用いたが、Ｗ等その
他の金属配線を用いた場合でも同様の効果が期待される
ことは明らかである。
他の金属配線を用いた場合でも同様の効果が期待される
ことは明らかである。
また、熱処理温度に関しては、ポリマーが分解する温度
以上であれば同様の効果が期待されることは明らかであ
る。
以上であれば同様の効果が期待されることは明らかであ
る。
発明の詳細
な説明したように、本発明によれば、スルーホール内に
堆積したポリマーが除去されるため、コンタクト抵抗が
常に低減され、また、Ａ７配線にボイドが生じないため
、電気的性能および信頼性面で優れた多層配線構造を得
ることができる０
堆積したポリマーが除去されるため、コンタクト抵抗が
常に低減され、また、Ａ７配線にボイドが生じないため
、電気的性能および信頼性面で優れた多層配線構造を得
ることができる０
第１図ｃｌ ％ （ｉは本発明の一実施例の製造工程を
示す断面図、第２図ａ −ｅは従来例の製造工程を示す
断面図である。 １・・・・・・シリコン基板、２，４．９・・・・・・
酸化珪素膜（ＰＳＧ）、３・・・・・・下層Ａｌ配線、
５・・・・・・ホトレジスト、６・・・・・・スルーホ
ール、７・・・・・・ポリマー（エツチング副生成物）
、８・・・・・・上層Ａｌ配線、１ｏ・・・・・・プラ
ズマ窒化珪素膜。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名ｔ−
”−シリボンＸ↑々 ２．４−−−４費化１ｆｉ７１灸ｔｙ５のＪ−Ｔ−４Ａ
！ｒｉａ城 第 １ 図
５−−−、ｒ、トＩ／ジ゛又ＹＣ−スルー７丁、−１
Ｌ ７−”Ｊζす７−（工ｙ＋＞７’響′１タジノζζ）つ
クノ８−−１４４ノ取４塾 第２図
示す断面図、第２図ａ −ｅは従来例の製造工程を示す
断面図である。 １・・・・・・シリコン基板、２，４．９・・・・・・
酸化珪素膜（ＰＳＧ）、３・・・・・・下層Ａｌ配線、
５・・・・・・ホトレジスト、６・・・・・・スルーホ
ール、７・・・・・・ポリマー（エツチング副生成物）
、８・・・・・・上層Ａｌ配線、１ｏ・・・・・・プラ
ズマ窒化珪素膜。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名ｔ−
”−シリボンＸ↑々 ２．４−−−４費化１ｆｉ７１灸ｔｙ５のＪ−Ｔ−４Ａ
！ｒｉａ城 第 １ 図
５−−−、ｒ、トＩ／ジ゛又ＹＣ−スルー７丁、−１
Ｌ ７−”Ｊζす７−（工ｙ＋＞７’響′１タジノζζ）つ
クノ８−−１４４ノ取４塾 第２図
Claims (1)
- 【特許請求の範囲】 １ 半導体基板上に直接又は中間層を介して第１の導電
層を被着する工程と、前記第１の導電層上に層間絶縁膜
を被着する工程と、前記層間絶縁膜に開孔後熱処理を施
す工程と、前記開孔部を含む前記層間絶縁膜上に第２の
導電層を被着する工程とを含む事を特徴とする半導体装
置の製造方法。 ２ 第１及び第２の導電層がＡｌ、Ａｌ合金、Ｗまたは
Ｗ合金である特許請求の範囲第１項記載の半導体装置の
製造方法。 ３ ３００℃から５００℃迄の温度範囲の不活性ガスま
たは不活性ガスを含む混合ガス雰囲気中で熱処理を施す
特許請求の範囲第１項記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60293869A JPH0789554B2 (ja) | 1985-12-26 | 1985-12-26 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60293869A JPH0789554B2 (ja) | 1985-12-26 | 1985-12-26 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62154645A true JPS62154645A (ja) | 1987-07-09 |
| JPH0789554B2 JPH0789554B2 (ja) | 1995-09-27 |
Family
ID=17800203
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60293869A Expired - Lifetime JPH0789554B2 (ja) | 1985-12-26 | 1985-12-26 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0789554B2 (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60247949A (ja) * | 1984-05-23 | 1985-12-07 | Hitachi Ltd | 半導体装置およびその製造方法 |
-
1985
- 1985-12-26 JP JP60293869A patent/JPH0789554B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60247949A (ja) * | 1984-05-23 | 1985-12-07 | Hitachi Ltd | 半導体装置およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0789554B2 (ja) | 1995-09-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0169283B1 (ko) | 반도체장치 및 그 제조방법 | |
| JP2978748B2 (ja) | 半導体装置の製造方法 | |
| JPH10223900A (ja) | 半導体装置及び半導体装置の製造方法 | |
| US5003375A (en) | MIS type semiconductor integrated circuit device having a refractory metal gate electrode and refractory metal silicide film covering the gate electrode | |
| US7163887B2 (en) | Method for fabricating a semiconductor device | |
| JPH10335458A (ja) | 半導体装置及びその製造方法 | |
| JP3676185B2 (ja) | 半導体装置 | |
| US4363830A (en) | Method of forming tapered contact holes for integrated circuit devices | |
| US4948756A (en) | Method of making interconnects between polysilicon layers | |
| JPH0831932A (ja) | 半導体集積回路装置の製造方法 | |
| JP2004207604A (ja) | 半導体装置およびその製造方法 | |
| JPS62154645A (ja) | 半導体装置の製造方法 | |
| JP3475100B2 (ja) | 半導体装置の製造方法 | |
| JPS62154646A (ja) | 半導体装置の製造方法 | |
| JPH02125449A (ja) | 半導体装置の製造方法 | |
| JPH0799178A (ja) | 半導体装置の製造方法 | |
| JPS62235739A (ja) | 半導体装置の製造方法 | |
| JPH11111842A (ja) | 多層配線構造およびその製造方法 | |
| JPH1022379A (ja) | 半導体装置の製造方法 | |
| JPS63157443A (ja) | 半導体装置の製造方法 | |
| KR960011816B1 (ko) | 반도체소자의 캐패시터 및 그의 제조방법 | |
| JP4018843B2 (ja) | 半導体装置の製造方法 | |
| KR0135844B1 (ko) | 반도체 장치의 다층 배선방법 | |
| JPS62190849A (ja) | 半導体装置の製造方法 | |
| JPH01278024A (ja) | 多層メタル配線をもつ半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |