JPH0789554B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0789554B2 JPH0789554B2 JP60293869A JP29386985A JPH0789554B2 JP H0789554 B2 JPH0789554 B2 JP H0789554B2 JP 60293869 A JP60293869 A JP 60293869A JP 29386985 A JP29386985 A JP 29386985A JP H0789554 B2 JPH0789554 B2 JP H0789554B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- semiconductor device
- depositing
- layer
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、半導体装置の製造方法、特に半導体装置の多
層配線形成方法に関するものである。
層配線形成方法に関するものである。
従来の技術 近年、LSI素子の高集積化，高速化を図るため、多層配
線構造を備えたものが増えつつある。配線材料には一般
にAlを主成分とする合金が用いられている。
線構造を備えたものが増えつつある。配線材料には一般
にAlを主成分とする合金が用いられている。
従来の多層配線形成方法の一例として、MOS型半導体装
置の製造工程を第２図ａ〜ｅを参照して説明する。な
お、第２図はAl 2層配線の製造工程を示しており、簡明
化のため、トランジスタ領域は示していない。
置の製造工程を第２図ａ〜ｅを参照して説明する。な
お、第２図はAl 2層配線の製造工程を示しており、簡明
化のため、トランジスタ領域は示していない。
第２図ａに示すように、まず、シリコン基板１上の回路
素子（図には示されていない）を覆うようにPSG膜２か
ら成る層間絶縁膜を形成した後、下層Al配線３を形成す
る。この後、第２図ｂに示すようにPSG膜４から成る上
層配線と下層配線間の層間絶縁膜を形成する。次に第２
図ｃに示すようにホトレジスト５をマスクにしてPSG膜
４をドライエッチングしてスルーホール６を開孔する。
エッチングガスとしてはCHF3,C2F6,C3F8等を主成分とし
た混合ガスが一般に用いられる。この時、スルーホール
６内の下層Al配線３上にはエッチングの副生成物である
ポリマー７が堆積する。このポリマー７は炭素（Ｃ）を
主成分として、他にフッ素（Ｆ）等のエッチングガス成
分，配線を構成する金属成分等を含んでいる。また、そ
の厚さはエッチング条件に依存するがオーバーエッチン
グ時間とともに厚くなり、１分間のオーバーエッチング
を施した場合でも1000Åになることがある。次に第２図
ｄに示すようにスルーホールを開孔後、ホトレジスト５
をO2プラズマにより除去した後、例えば発煙硝酸により
洗浄するが、ポリマー７は除去されない。この後、上層
Al配線８を形成する。なお、この上層Al配線用のAlをス
パッタする前に、同一装置内でArスパッタエッチングを
施し、スルーホール６内の下層Al配線３上に生じた自然
酸化膜（Al2O3,図には示していない）を除去する工程を
実施している。そのエッチング量は、膜厚300ÅのAl2O3
をエッチング除去する程度であり、ポリマー７は完全に
除去されずにスルーホール６内に残り、下層Al配線３と
上層Al配線８の間のバリアーとなる。最後に、第２図ｅ
に示すようにパッシベーション膜として、PSG膜９およ
びプラズマCVD法による窒化珪素膜10を形成する。尚、P
SG膜９および窒化珪素膜10を被着する際、300〜400℃の
熱処理が施されることになるが、この時、上層Al配線に
ボイド11が発生する。このボイド11の発生要因として、
スルーホール開孔後の発煙硝酸等による洗浄工程時に、
PSG4内に吸収された水分が上層Al配線８と反応すると考
えられる。
素子（図には示されていない）を覆うようにPSG膜２か
ら成る層間絶縁膜を形成した後、下層Al配線３を形成す
る。この後、第２図ｂに示すようにPSG膜４から成る上
層配線と下層配線間の層間絶縁膜を形成する。次に第２
図ｃに示すようにホトレジスト５をマスクにしてPSG膜
４をドライエッチングしてスルーホール６を開孔する。
エッチングガスとしてはCHF3,C2F6,C3F8等を主成分とし
た混合ガスが一般に用いられる。この時、スルーホール
６内の下層Al配線３上にはエッチングの副生成物である
ポリマー７が堆積する。このポリマー７は炭素（Ｃ）を
主成分として、他にフッ素（Ｆ）等のエッチングガス成
分，配線を構成する金属成分等を含んでいる。また、そ
の厚さはエッチング条件に依存するがオーバーエッチン
グ時間とともに厚くなり、１分間のオーバーエッチング
を施した場合でも1000Åになることがある。次に第２図
ｄに示すようにスルーホールを開孔後、ホトレジスト５
をO2プラズマにより除去した後、例えば発煙硝酸により
洗浄するが、ポリマー７は除去されない。この後、上層
Al配線８を形成する。なお、この上層Al配線用のAlをス
パッタする前に、同一装置内でArスパッタエッチングを
施し、スルーホール６内の下層Al配線３上に生じた自然
酸化膜（Al2O3,図には示していない）を除去する工程を
実施している。そのエッチング量は、膜厚300ÅのAl2O3
をエッチング除去する程度であり、ポリマー７は完全に
除去されずにスルーホール６内に残り、下層Al配線３と
上層Al配線８の間のバリアーとなる。最後に、第２図ｅ
に示すようにパッシベーション膜として、PSG膜９およ
びプラズマCVD法による窒化珪素膜10を形成する。尚、P
SG膜９および窒化珪素膜10を被着する際、300〜400℃の
熱処理が施されることになるが、この時、上層Al配線に
ボイド11が発生する。このボイド11の発生要因として、
スルーホール開孔後の発煙硝酸等による洗浄工程時に、
PSG4内に吸収された水分が上層Al配線８と反応すると考
えられる。
発明が解決しようとする問題点 下層Al配線３と上層Al配線８の間に形成されたポリマー
がバリアとなり、コンタクト抵抗が増大し、かつ、各コ
ンタクト毎の抵抗のバラツキも大きくなる。1000個の２
×２μm2サイズのコンタクトの１個あたりの平均抵抗が
200mΩ以上になることがある。この場合、アナログ素子
や差動回路を有するディジタル素子においては、特性上
重大な問題を生じることは明らかである。
がバリアとなり、コンタクト抵抗が増大し、かつ、各コ
ンタクト毎の抵抗のバラツキも大きくなる。1000個の２
×２μm2サイズのコンタクトの１個あたりの平均抵抗が
200mΩ以上になることがある。この場合、アナログ素子
や差動回路を有するディジタル素子においては、特性上
重大な問題を生じることは明らかである。
また、Al配線にボイドが発生すると、エレクトロマイグ
レーション等の信頼性上の問題が生じやすいことは明ら
かである。
レーション等の信頼性上の問題が生じやすいことは明ら
かである。
問題点を解決するための手段 前記問題点を解決するために本発明は、半導体基板上に
直接又は中間層を介して第１の導電層を被着する工程
と、前記第の導電層上に層間絶縁膜を被着する工程と、
前記層間絶縁膜に開孔後熱処理を施す工程と、前記開孔
部を含む前記層間絶縁膜上に第２の導電層を被着する工
程とを含む事を特徴とする半導体装置の製造方法を提供
する。
直接又は中間層を介して第１の導電層を被着する工程
と、前記第の導電層上に層間絶縁膜を被着する工程と、
前記層間絶縁膜に開孔後熱処理を施す工程と、前記開孔
部を含む前記層間絶縁膜上に第２の導電層を被着する工
程とを含む事を特徴とする半導体装置の製造方法を提供
する。
作用 本発明によれば、熱処理により、スルーホール内に形成
されたポリマーは熱分解して除去されるため、常に低い
コンタクト抵抗を得ることができる。また、PSG膜に吸
収されていた水分は熱処理によって放出されるため、Al
配線にボイドが発生することなく、信頼性上の問題も解
決される。
されたポリマーは熱分解して除去されるため、常に低い
コンタクト抵抗を得ることができる。また、PSG膜に吸
収されていた水分は熱処理によって放出されるため、Al
配線にボイドが発生することなく、信頼性上の問題も解
決される。
実 施 例 以下、MOS型半導体装置の製造に本発明を適用した一実
施例を第１図ａ〜ｇの製造工程を示す断面図を用いて説
明する。なお、簡明化のため、図にはAl2層配線部分の
みを示し、トランジスタ領域は示していない。
施例を第１図ａ〜ｇの製造工程を示す断面図を用いて説
明する。なお、簡明化のため、図にはAl2層配線部分の
みを示し、トランジスタ領域は示していない。
第１図ａに示すように、まず、シリコン基板１上に所定
のLocos酸化膜，ゲート酸化膜，ポリシリコンゲート，
ソース・ドレイン拡散層等の形成処理を行なった後、こ
れらを覆う層間絶縁膜としてPSG膜２を形成し、次い
で、下層Al配線３を形成する。この後第１図ｂに示すよ
うにPSG膜４から成る上層配線と下層配線間の層間絶縁
膜を形成する。次に、第１図ｃに示すようにホトレジス
ト膜５をマスクにしてPSG膜４をドライエッチングして
スルーホール６を開孔する。尚、この時、スルーホール
６内の下層Al配線３上にはポリマー７が堆積する。
のLocos酸化膜，ゲート酸化膜，ポリシリコンゲート，
ソース・ドレイン拡散層等の形成処理を行なった後、こ
れらを覆う層間絶縁膜としてPSG膜２を形成し、次い
で、下層Al配線３を形成する。この後第１図ｂに示すよ
うにPSG膜４から成る上層配線と下層配線間の層間絶縁
膜を形成する。次に、第１図ｃに示すようにホトレジス
ト膜５をマスクにしてPSG膜４をドライエッチングして
スルーホール６を開孔する。尚、この時、スルーホール
６内の下層Al配線３上にはポリマー７が堆積する。
次に第１図ｄに示すようにスルーホールを開孔後、O2プ
ラズマによりホトレジスト５を除去した後、発煙硝酸に
より洗浄する。尚、この時、ポリマー７はほとんど除去
されない。引き続き、第１図ｅに示すように例えば、
N2,H2混合ガス雰囲気中で380℃の熱処理を施す。この
後、ポリマーは熱分解され、完全に除去される。この
時、第１図ｆに示すように、上層Al配線８を形成する。
なお、この上層Al配線用のAlをスパッタ蒸着する前に、
同一装置内でArスパッタエッチングを施し、スルーホー
ル６内の下層Al配線３上に成長した自然酸化膜を除去す
る。最後に、第１図ｇに示すようにパッシベーション膜
として、PSG膜９およびプラズマ窒化珪素膜10を形成し
て完成する。
ラズマによりホトレジスト５を除去した後、発煙硝酸に
より洗浄する。尚、この時、ポリマー７はほとんど除去
されない。引き続き、第１図ｅに示すように例えば、
N2,H2混合ガス雰囲気中で380℃の熱処理を施す。この
後、ポリマーは熱分解され、完全に除去される。この
時、第１図ｆに示すように、上層Al配線８を形成する。
なお、この上層Al配線用のAlをスパッタ蒸着する前に、
同一装置内でArスパッタエッチングを施し、スルーホー
ル６内の下層Al配線３上に成長した自然酸化膜を除去す
る。最後に、第１図ｇに示すようにパッシベーション膜
として、PSG膜９およびプラズマ窒化珪素膜10を形成し
て完成する。
上記実施例では、スルーホール形成後から上層Al配線用
のAlスパッタ蒸着工程までに熱処理工程が入るため、ス
ルーホール内に堆積したポリマーが熱分解して除去され
る。本実施例では1000個の２×２μm2サイズのコンタク
トの１個あたりの平均抵抗が100mΩ以下の低いコンタク
ト抵抗値が得られた。また、スルーホール開孔後の発煙
硝酸による洗浄工程時にPSG4内に吸収された水分が上記
熱処理によって放出され、Al配線にボイドは全く生じな
かった。
のAlスパッタ蒸着工程までに熱処理工程が入るため、ス
ルーホール内に堆積したポリマーが熱分解して除去され
る。本実施例では1000個の２×２μm2サイズのコンタク
トの１個あたりの平均抵抗が100mΩ以下の低いコンタク
ト抵抗値が得られた。また、スルーホール開孔後の発煙
硝酸による洗浄工程時にPSG4内に吸収された水分が上記
熱処理によって放出され、Al配線にボイドは全く生じな
かった。
なお、実施例では配線としてAlを用いたが、Ｗ等その他
の金属配線を用いた場合でも同様の効果が期待されるこ
とは明らかである。
の金属配線を用いた場合でも同様の効果が期待されるこ
とは明らかである。
また、熱処理温度に関しては、ポリマーが分解する温度
以上であれば同様の効果が期待されることは明らかであ
る。
以上であれば同様の効果が期待されることは明らかであ
る。
発明の効果 以上説明したように、本発明によれば、スルーホール内
に堆積したポリマーが除去されるため、コンタクト抵抗
が常に低減され、また、Al配線にボイドが生じないた
め、電気的性能および信頼性面で優れた多層配線構造を
得ることができる。
に堆積したポリマーが除去されるため、コンタクト抵抗
が常に低減され、また、Al配線にボイドが生じないた
め、電気的性能および信頼性面で優れた多層配線構造を
得ることができる。
第１図ａ〜ｇは本発明の一実施例の製造工程を示す断面
図、第２図ａ〜ｅは従来例の製造工程を示す断面図であ
る。 １……シリコン基板、2,4,9……酸化珪素膜（PSG）、３
……下層Al配線、５……ホトレジスト、６……スルーホ
ール、７……ポリマー（エッチング副生成物）、８……
上層Al配線、10……プラズマ窒化珪素膜。
図、第２図ａ〜ｅは従来例の製造工程を示す断面図であ
る。 １……シリコン基板、2,4,9……酸化珪素膜（PSG）、３
……下層Al配線、５……ホトレジスト、６……スルーホ
ール、７……ポリマー（エッチング副生成物）、８……
上層Al配線、10……プラズマ窒化珪素膜。
Claims (2)
- 【請求項１】半導体基板上に直接又は中間層を介して第
１の導電層を被着する工程と、前記第１の導電層上に無
機の層間絶縁膜を被着する工程と、前記層間絶縁膜を、
有機のホトレジストマスクを用いて、ドライエッチング
で開孔する工程と、前記開孔の後、前記ドライエッチン
グの工程で生じた副生成物ポリマーを除去する熱処理の
工程と、前記開孔を被って第２の導電層を被着する工程
とをそなえた半導体装置の製造方法。 - 【請求項２】前記熱処理の工程が、300℃〜500℃の温度
範囲で、不活性ガスまたは不活性ガスを含む混合ガス雰
囲気中で行なわれている特許請求の範囲第１項記載の半
導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60293869A JPH0789554B2 (ja) | 1985-12-26 | 1985-12-26 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60293869A JPH0789554B2 (ja) | 1985-12-26 | 1985-12-26 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62154645A JPS62154645A (ja) | 1987-07-09 |
| JPH0789554B2 true JPH0789554B2 (ja) | 1995-09-27 |
Family
ID=17800203
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60293869A Expired - Lifetime JPH0789554B2 (ja) | 1985-12-26 | 1985-12-26 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0789554B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60247949A (ja) * | 1984-05-23 | 1985-12-07 | Hitachi Ltd | 半導体装置およびその製造方法 |
-
1985
- 1985-12-26 JP JP60293869A patent/JPH0789554B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62154645A (ja) | 1987-07-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960011863B1 (ko) | 다층배선구조를 가지는 반도체장치 및 그의 제조방법 | |
| JP2978748B2 (ja) | 半導体装置の製造方法 | |
| JP2598335B2 (ja) | 半導体集積回路装置の配線接続構造およびその製造方法 | |
| JP2773530B2 (ja) | 半導体装置の製造方法 | |
| JPH04311058A (ja) | 半導体集積回路装置の配線接続構造およびその製造方法 | |
| JP3015767B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
| US5003375A (en) | MIS type semiconductor integrated circuit device having a refractory metal gate electrode and refractory metal silicide film covering the gate electrode | |
| JPH07211668A (ja) | 半導体デバイスの導電層、ｍｏｓｆｅｔ及びそれらの製造方法 | |
| JPH06318644A (ja) | 電気的接続用プラグの形成方法 | |
| KR20010014778A (ko) | 배리어 금속층을 구비하는 반도체 장치 및 그 제조 방법 | |
| JPH0618213B2 (ja) | 半導体装置の製造方法 | |
| KR20080015931A (ko) | 구리 박리 방지된 반도체 장치 및 그 제조 방법 | |
| JPH0789554B2 (ja) | 半導体装置の製造方法 | |
| JP3475100B2 (ja) | 半導体装置の製造方法 | |
| US5108953A (en) | Method for fabricating a semiconductive device comprising a refractory metal silicide thin film | |
| JPH065674B2 (ja) | 半導体装置の製造方法 | |
| JPH11111842A (ja) | 多層配線構造およびその製造方法 | |
| JPH1022379A (ja) | 半導体装置の製造方法 | |
| KR960011816B1 (ko) | 반도체소자의 캐패시터 및 그의 제조방법 | |
| JPH0799178A (ja) | 半導体装置の製造方法 | |
| JPH0642481B2 (ja) | 半導体装置の製法 | |
| JPH04152631A (ja) | 半導体装置 | |
| JPH0529478A (ja) | 半導体装置の製造方法 | |
| JPS6249644A (ja) | 半導体装置の製造方法 | |
| JP2790514B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |