JPH01278024A - 多層メタル配線をもつ半導体装置の製造方法 - Google Patents
多層メタル配線をもつ半導体装置の製造方法Info
- Publication number
- JPH01278024A JPH01278024A JP10723188A JP10723188A JPH01278024A JP H01278024 A JPH01278024 A JP H01278024A JP 10723188 A JP10723188 A JP 10723188A JP 10723188 A JP10723188 A JP 10723188A JP H01278024 A JPH01278024 A JP H01278024A
- Authority
- JP
- Japan
- Prior art keywords
- etching
- interlayer insulating
- insulating film
- viahole
- gas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 30
- 239000002184 metal Substances 0.000 title claims abstract description 30
- 239000004065 semiconductor Substances 0.000 title claims abstract description 7
- 238000004519 manufacturing process Methods 0.000 title claims description 4
- 238000005530 etching Methods 0.000 claims abstract description 27
- 239000011229 interlayer Substances 0.000 claims abstract description 25
- 238000000034 method Methods 0.000 claims abstract description 13
- 229920000642 polymer Polymers 0.000 claims abstract description 9
- 239000007789 gas Substances 0.000 claims description 10
- 229910052736 halogen Inorganic materials 0.000 claims description 5
- 150000002367 halogens Chemical class 0.000 claims description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 3
- 229910052760 oxygen Inorganic materials 0.000 claims description 3
- 239000001301 oxygen Substances 0.000 claims description 3
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 abstract 1
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 12
- 229910000838 Al alloy Inorganic materials 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910052731 fluorine Inorganic materials 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（技術分野）
本発明は多層メタル配線をもつ半導体集積回路装置の製
造方法に関し、特に多層メタル配線における層間絶縁膜
のビア・ホール（ｖｉａ ｈｏｌｅ）を形成するエツチ
ング工程に特徴をもつ方法に関するものである。
造方法に関し、特に多層メタル配線における層間絶縁膜
のビア・ホール（ｖｉａ ｈｏｌｅ）を形成するエツチ
ング工程に特徴をもつ方法に関するものである。
（従来技術）
半導体集積回路装置が高集積化されてくると。
配線も多層構造になってくる。多層メタル配線における
下層メタル配線と上層メタル配線の間は層間絶縁膜に設
けられたビア・ホールを介して接続される。
下層メタル配線と上層メタル配線の間は層間絶縁膜に設
けられたビア・ホールを介して接続される。
層間絶縁膜にビア・ホールを形成するには１層間絶縁膜
上にレジストパターンを形成し、ツルシストパターンを
マスクとしてプラズマエツチング法などによりエツチン
グを行なう、プラズマエツチングでは、フッ素などのハ
ロゲンを含むエツチングガスでエツチングしてビア・ホ
ールが形成される。
上にレジストパターンを形成し、ツルシストパターンを
マスクとしてプラズマエツチング法などによりエツチン
グを行なう、プラズマエツチングでは、フッ素などのハ
ロゲンを含むエツチングガスでエツチングしてビア・ホ
ールが形成される。
その際、形成されたビア・ホール内にポリマーが成長し
、ビア・ホール抵抗が増加することが知られている。ビ
ア・ホール抵抗が増加すれば半導体集積回路装置の動作
速度に悪影響を及ぼす。
、ビア・ホール抵抗が増加することが知られている。ビ
ア・ホール抵抗が増加すれば半導体集積回路装置の動作
速度に悪影響を及ぼす。
（目的）
本発明は層間絶縁膜にビア・ホールを形成した際、成長
したポリマーを除去することによってビア・ホール抵抗
の増加を防ぎ、動作速度の早い半導体集積回路装置を製
造する方法を提供することを目的とするものである。
したポリマーを除去することによってビア・ホール抵抗
の増加を防ぎ、動作速度の早い半導体集積回路装置を製
造する方法を提供することを目的とするものである。
（構成）
本発明では層間絶縁膜にビア・ホールを形成する際、最
初に層間絶縁膜エツチング用に従来のハロゲンを含むエ
ツチングガスでエツチングをしてビア・ホールを形成し
、その後ビア・ホール内に成長したポリマーを除去する
ためにハロゲンの他に酸素も含むエツチングガスでエツ
チングを行なう。
初に層間絶縁膜エツチング用に従来のハロゲンを含むエ
ツチングガスでエツチングをしてビア・ホールを形成し
、その後ビア・ホール内に成長したポリマーを除去する
ためにハロゲンの他に酸素も含むエツチングガスでエツ
チングを行なう。
以下、実施例について具体的に説明する。
第１図から第５図は一実施例を工程順に示す断面図であ
る。
る。
第１図は、通常のプロセスによってＰ型シリコン単結晶
基板１にＰＭＯＳトランジスタとＮＭＯＳトランジスタ
が形成された状態を表わしている。
基板１にＰＭＯＳトランジスタとＮＭＯＳトランジスタ
が形成された状態を表わしている。
ＰＭＯＳトランジスタ部分では、Ｎ型ウェル２内にＰ型
拡散領域によるソース３とドレイン４が形成され、チャ
ネル領域上にはゲート酸化膜を介してポリシリコン層に
てなるゲート電極５が形成されている。
拡散領域によるソース３とドレイン４が形成され、チャ
ネル領域上にはゲート酸化膜を介してポリシリコン層に
てなるゲート電極５が形成されている。
ＮＭＯＳトランジスタ部分では、基板１にＮ型拡散領域
によるソース６とドレイン７が形成され。
によるソース６とドレイン７が形成され。
チャネル領域上にはゲート酸化膜を介してポリシリコン
層にてなるゲート電極８が形成されている。
層にてなるゲート電極８が形成されている。
９は素子分離用のフィールド酸化膜、１０はチャネルス
トップ領域である。
トップ領域である。
それらのＭＯＳトランジスタを被って、ＰＳＧ膜やＢＰ
ＳＧ膜による層間絶縁膜１１が形成され。
ＳＧ膜による層間絶縁膜１１が形成され。
層間絶縁膜１１にはゲート電極５，８やソース・ドレイ
ン３，４，６．７にメタル配線を接続するためのコンタ
クト・ホールが形成されている。
ン３，４，６．７にメタル配線を接続するためのコンタ
クト・ホールが形成されている。
第２図は下層メタル配線である第１層目のメタル配線１
２が形成された状態を表わしている。
２が形成された状態を表わしている。
メタル配線１２を形成するために、層間絶縁膜１１上に
メタル膜を堆積する。メタル膜としては。
メタル膜を堆積する。メタル膜としては。
例えばシリコンを１％含むアルミニウム合金を５０００
〜７０００人の厚さに堆積したものを使用する。そのメ
タル膜を写真製版とエツチングによってパターン化する
。アルミニウム合金のメタル膜のエツチングガスとして
はＣＣＱ４、ＢＣＱ、、Ｈｅ及びＣＱ、の混合ガスを使
用し、プラズマエツチングを行なう。
〜７０００人の厚さに堆積したものを使用する。そのメ
タル膜を写真製版とエツチングによってパターン化する
。アルミニウム合金のメタル膜のエツチングガスとして
はＣＣＱ４、ＢＣＱ、、Ｈｅ及びＣＱ、の混合ガスを使
用し、プラズマエツチングを行なう。
次に第３図に示されるように、メタル配線１２を被うよ
うに層間絶縁膜１３を形成する。層間絶縁膜１３として
は、例えばＰＳＧ膜やＢＰＳＧ膜を８０００〜１１００
０人程度の厚さに形成する。
うに層間絶縁膜１３を形成する。層間絶縁膜１３として
は、例えばＰＳＧ膜やＢＰＳＧ膜を８０００〜１１００
０人程度の厚さに形成する。
層間絶縁膜１３上にビア・ホールを形成するためのレジ
ストパターン１４を写真製版によって形成する。
ストパターン１４を写真製版によって形成する。
次に、このレジストパターン１４をマスクとして層間絶
縁膜１３をエツチングし、第４図に示されるようにビア
・ホール１５を形成する。
縁膜１３をエツチングし、第４図に示されるようにビア
・ホール１５を形成する。
このエツチング工程では、まずエツチングガスとしてＣ
，Ｆ、とＣＨＦ、の混合ガスを用いて層間絶縁膜１３を
エツチングしてビア・ホール１５を形成し、その時にビ
ア・ホール１５内に成長するポリマーを除去するために
、エツチングガスをＣＦ、に数％の０２を含んだガスに
代えてさらにエツチングを行なう。
，Ｆ、とＣＨＦ、の混合ガスを用いて層間絶縁膜１３を
エツチングしてビア・ホール１５を形成し、その時にビ
ア・ホール１５内に成長するポリマーを除去するために
、エツチングガスをＣＦ、に数％の０２を含んだガスに
代えてさらにエツチングを行なう。
その後、第２層目のメタル配線を形成するためにメタル
膜を堆積する。メタル膜としては１％のシリコンを含む
アルミニウム合金を７０００〜１００００人程度の厚さ
に堆積する。
膜を堆積する。メタル膜としては１％のシリコンを含む
アルミニウム合金を７０００〜１００００人程度の厚さ
に堆積する。
１層目のメタル配線１２の形成時と同様にして。
写真製版とエツチングによって、第５図に示されるよう
に２層目のメタル配線１６を形成する。
に２層目のメタル配線１６を形成する。
その後、従来の方法によってパッシベーション膜を形成
する。
する。
実施例はメタル配線として２層メタル配線を形成する例
を示しているが、３Ｍ以上にメタル層を形成する場合に
も同様にして本発明を適用することができる。その場合
は、第５図の状態からさらに層間絶縁膜を形成し、ビア
・ホールを形成し、ポリマーを除去した後にさらにその
上のメタル配線を形成すればよい。
を示しているが、３Ｍ以上にメタル層を形成する場合に
も同様にして本発明を適用することができる。その場合
は、第５図の状態からさらに層間絶縁膜を形成し、ビア
・ホールを形成し、ポリマーを除去した後にさらにその
上のメタル配線を形成すればよい。
（効果）
本発明ではメタル配線間の層間絶縁膜に設けられるビア
・ホールに形成されるポリマーを除去したので、ビア・
ホール抵抗が増加せず、したがって動作速度を高めるこ
とができる・
・ホールに形成されるポリマーを除去したので、ビア・
ホール抵抗が増加せず、したがって動作速度を高めるこ
とができる・
第１図から第５図は一実施例を工程順に示す断面図であ
る。 １２・・・・・・下層メタル配線、１３・・・・・・層
間絶縁膜。 １４・・・・・・レジストパターン、１５・・・・・・
ビア・ホール、１６・・・・・・上層メタル配線。
る。 １２・・・・・・下層メタル配線、１３・・・・・・層
間絶縁膜。 １４・・・・・・レジストパターン、１５・・・・・・
ビア・ホール、１６・・・・・・上層メタル配線。
Claims (1)
- （１）下層メタル配線上を層間絶縁膜で被覆し、その層
間絶縁膜上に形成したレジストパターンをマスクとして
その層間絶縁膜にビア・ホールを形成するエッチング工
程を含み、前記エッチング工程にはハロゲンを含むエッ
チングガスで層間絶縁膜をエッチングする工程と、ハロ
ゲン及び酸素を含むエッチングガスでビア・ホール内の
ポリマーをエッチングする工程とを含む半導体装置の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10723188A JPH01278024A (ja) | 1988-04-28 | 1988-04-28 | 多層メタル配線をもつ半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10723188A JPH01278024A (ja) | 1988-04-28 | 1988-04-28 | 多層メタル配線をもつ半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01278024A true JPH01278024A (ja) | 1989-11-08 |
Family
ID=14453815
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10723188A Pending JPH01278024A (ja) | 1988-04-28 | 1988-04-28 | 多層メタル配線をもつ半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01278024A (ja) |
-
1988
- 1988-04-28 JP JP10723188A patent/JPH01278024A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2616569B2 (ja) | 半導体集積回路装置の製造方法 | |
| US6072237A (en) | Borderless contact structure | |
| JPH06224304A (ja) | アンティフューズエレメントおよび製造方法 | |
| JP3676185B2 (ja) | 半導体装置 | |
| JPH0618213B2 (ja) | 半導体装置の製造方法 | |
| CN112435983B (zh) | 金属内连线结构及其制作方法 | |
| KR100847089B1 (ko) | 반도체장치 및 그 제조 방법 | |
| JPH01278024A (ja) | 多層メタル配線をもつ半導体装置の製造方法 | |
| US6624079B2 (en) | Method for forming high resistance resistor with integrated high voltage device process | |
| JP3123512B2 (ja) | 半導体装置及びその製造方法 | |
| KR940008026B1 (ko) | Mos 트랜지스터를 갖는 반도체 장치 및 그 제조방법 | |
| JP3686470B2 (ja) | 半導体集積回路装置の製造方法 | |
| JP2809172B2 (ja) | 半導体装置 | |
| JP3466796B2 (ja) | 半導体装置の製造方法 | |
| JPH0410420A (ja) | 半導体集積回路の製造方法 | |
| JPS61107742A (ja) | 半導体装置 | |
| JPH0513695A (ja) | 半導体装置とその製造方法 | |
| JP2004288763A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JPH0529547A (ja) | 半導体素子の製造方法 | |
| JPS59189657A (ja) | 半導体装置の製造方法 | |
| JPH0964041A (ja) | 半導体集積回路装置の製造方法 | |
| JPS61289648A (ja) | 半導体装置の製造方法 | |
| JPH08236617A (ja) | 半導体装置の製造方法 | |
| JPS59130445A (ja) | 半導体集積回路装置の製造方法 | |
| JPH04333262A (ja) | 半導体装置の製造方法 |