JPS62111322A - 計算機デイスプレイ画面ハ−ドコピ−装置用画像メモリ−装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、コンポジット信号を入力信号とする計算機デ
ィスプレイ画面のハードコピー装置用画像メモリー装置
に関するものである。

〔発明の技術的な背景とその問題点〕

コンポジッ１へ信号を入力信号とする計算機ディスプレ
イ画面用ハードコピー装置（以下ハードコピー装置と略
す）は、入力信号仕様が共通でありしかも接続が容易な
ことから幅広い種類のディスプレイ装置に使用できる利
点を有する反面、多くの場合、画像情報のバッファーメ
モリーを持っていないため、プリント中に表示画面が更
新されるとプリント出力も途中から変ってしまう短所を
持つ。このためプロセス制御用計算機システム等、処理
の流れによって自動的に画面を更新するシステムに於け
る使用には不向きであった。

前記問題点を解消するためには、ディスプレイ装置とハ
ードコピー装置との間に画像メモリー装置を設けると良
いが、従来の画像メモリー装置はＩＴＶカメラ等のアナ
ログ映像信号を入力信号としているため、ドツトクロッ
クに同期したパルス列状のディスプレイ用映像信号を入
力した場合、以下の問題点を生じる。

即ち従来の画像メモリー装置は最高４　、３ＭＨｚの映
像信号を、メモリー容量に応じて６〜１２ＭＨｚ程度の
内部クロックにてサンプリングしているのに対し、ディ
スプレイ用映像信号は、　２，０００文字表示用ディス
プレイ装置例で、１３．５ＭＨｚ前後のドツトクロック
に同期したパルス列状信号であり、最高周波数はドツト
クロックに等しい。これを従来の画像メモリー装置に入
力した場合、前記画像メモリー装置内のサンプリングク
ロックと、到来する画像信号との間に周波数と位相の誤
差を生じ、第３図のように画像を著しく歪ませて記憶し
てしまうという欠点を有していた。

〔発明の目的〕

本発明は前記欠点を解消することを目的とするものであ
り、詳しくは、コンポジット信号を入力信号とする画像
メモリー装置に於て外部よりサンプリング同期用クロッ
クを与えられない場合でもディスプレイ装置側のドラ１
−クロックに周波数と位相が等しいサンプリングクロッ
クを装置内部にて発生し、ディスプレイ装置用コンポジ
ット信号に含まれる映像信号を誤りなくサンプリングし
記憶することでハードコピー装置に対して正確な静止画
像信号を供給することを目的とするものである。

〔発明の概要〕

上記目的を達成するための本発明装置の特徴は。

計算機ディスプレイ用コンポジット信号に含まれる複合
同期信号から水平同期信号のみを抽出する水平同期信号
抽出回路と、前記水平同期信号に位相同期してディスプ
レイ側のドツトクロック周期に等しいサンプリングクロ
ックを発振する同期発振回路と、前記コンポジット信号
に含まれる映像信号を前記サンプリングクロックにてサ
ンプリングし、半導体メモリー素子に記憶し又記憶した
映像信号を出力するためのメモリー回路と、前記メモリ
ー回路から出力された映像信号を前記複合同期信号及び
前記サンプリングクロックと同時に出力するための出力
回路を備えたことにある。

以下、本発明装置の構成を、図面を参照して説明する。

第１図は、本発明装置の一実施例の構成を示すブロック
図である。

第１図において到来するコンポジット信号は、分離器２
，３で映像信号ｌｏｔと複合同期信号１０２とに分離さ
れる。複合同期信号１０２から水平同期信号抽出器７が
水平同期信号のみを抽出する。サンプリングクロックを
得るために、同期発振器８は、水平同期信号１０３を基
準入力とし、カウンタによるサンプリングクロックの分
周出力をフィードバック入力とする。フェーズロックド
ループ構成にされている。直列／並列変換用シフトレジ
スタ４は、映像信号１０１をサンプリングクロック１０
４にてサンプリングしながら８ビット分の並列信号に並
べ換える。８ビット並列化された映像信号１０５は、Ｉ
Ｃメモリー５に記憶される。メモリー制御器群９’、１
０，１１．１２及び１３が、前記ＩＣメモリー５にディ
スプレイ装置に於ける１フレ一ム分画像の映像信号を、
複合同期信号に含まれる垂直同期信号に同期して記憶さ
せ、また、ＩＣメモリー５より読み出させる。

読み出された８ビット並列信号１０６を並列／直列変換
用シフトレジスタ６が、サンプリングクロック１０４に
同期した直列映像信号に復元する。

直列／並列変換用シフトレジスタ４によって得た直列映
像信号１０７は、端子１６から出力される。

複合同期信号１０２は端子１５から出力される。

サンプリングクロック１０４は、端子１７から出力され
る。

混合器１４は、映像信号１０７を複合同期信号１０２に
重畳し、コンポジット信号１０８を得る。

メモリーへの書込みを指示する起動信号は、起動信号入
力端子１９に与えられる。その他に電源装置が備わって
おり、回路各部に所定の電圧を与える。

入力端子１にディスプレイ装置用コンポジット信号が入
力されと、コンポジット信号は、映像分離器２と同期分
離器３によって映像信号１０１と複合同期信号１０２と
に分離される。水平同期抽出器７は゛、ＣＲ微分回路、
ディレィ回路、及び、ゲート素子により構成され、複合
同期信号から垂直同期パルスを除去し、１水平パルス時
間遅れた垂直同期信号１０３を出力する。この垂直同期
信号１０３を同期発振器８に基準信号として入力するこ
とで、垂直同期信号１０３に位相同期し、且つ計算機デ
ィスプレイ側ドツトロック周期に等し。

いサンプリングクロック１０４を得ている。このサンプ
リングクロック１０４は、直列／並列変換器４．並列／
直列変換器６．垂直同期判別器１０及び、１６分周カウ
ンタ９に入力される。

直列／並列カウンタ４は、シフトレジスタとゲート素子
によって構成され、到来する映像信号１０１を、サンプ
リングクロック１０４に基づいてシフト及びラッチし、
８ビツト目までシフト及びラッチした時に、前記１６分
周カウンタ９による１６ビツ１〜長クロツクの立ち上が
り又は立下がりによってゲートを開き、８ビット並列信
号として出力する。

垂直同期判別器１０は、１６進カウンタ等によって構成
され、サンプリングクロック１０４をカラン１−する。

判別器１０は、複合同期信号１０２の立ち上がりにてカ
ラン１−を開始し、垂直同期信号１０３の周期に等しい
クロック数の約９０％にあたる任意の値に達するとカウ
ントを停止しカウントのクリアを行なう。ここで、任意
の値に達する以前に次の立ち上がりを検出した時、この
立ち上がりが垂直同期信号の始点であることを示す垂直
同期始点信号１１０を水平ラインカウンタ１１に与える
。水平ラインカウンタ１１は、垂直同期始点信号１１０
に応答して複合信号１０２に含まれる垂直同期パルスの
カウントを開始し、同時にアドレスカウンタ１２に対す
るカウント許可信号１１１を出力する。水平ラインカウ
ンタ１１のカウント値が、計算機ディスプレイ装置に於
ける表示走査線数に相当する任意の値に達すると、アド
レスカウンタ１２に対するカウント許可信号１１１の出
力を停止し、水平ラインカウンタ１１自身のカウント停
止及びクリアを行なう。これらの垂直同期判別器１０と
水平ラインカウンタ１１によって、１フイ一ルド分映像
信号のＩＣメモリー５への書き込み範囲を決定している
。

アドレスカウンタ１２は、１６分周カウンタ９による１
６ビツト長クロツクの半周期毎に発生する立ち上がり及
び、立ち下がりをカウントすることで、サンプリングク
ロック１０４の８クロツク毎に１回、メモリアドレスを
インクレメントする。

又、これにより直列／並列変換器４及び、並列／直列変
換器６の動作と同期をとっている。

ＩＣメモリー５には、スタティクＲＡＭを使用している
。５×７ドツトマトリスクによるキャラクタを２，００
０文字記憶する場合のメモリ容量は、約２７ｋｂｙシｅ
になる。

並列／直列変換器６は、８ビツトシフトレジスタとゲー
トにより構成され、ＩＣメモリー５から出力される８ビ
ット並列映像信号を、サンプリングクロック１０４に基
づいて８ビツト毎に直列信号に変換する。直列／並列変
換器４と並列／直列変換器６は、各々１系統の信号入力
ラインに対し、２組のシフトレジスタとゲートを有して
おり、１６ビツト長クロツク１０９の半周期毎に発生す
る立ち上がり及び、立ち下がりに応答して、１組づつ交
互に動作する。これによりシフトのタイミングと出力の
タイミングの整合を行なっている。

電源を投入した時、全てのカウンタとレジスタはクリア
されリード／ライト切換器１３の出力はり−ドモードを
示しており、直列／並列変換器４のゲートは閉じられ、
並列／直列変換器６のゲートは開かれ、アドレスカウン
タ１２は水平ラインカウンタ１１の出力１１１に従って
インクレメントとクリアを繰り返している。

入力端子１９に起動信号が入力されると、リード／ライ
ト切換器１３は、ライ１−信号を出力する。

これにより並列／直列変換器６のゲートが閉じられ、Ｉ
Ｃメモリー５がライト状態になり、直列／並列変換器４
のゲートが開かれる。ライ１−信号が出力されて直後の
垂直同期始点信号に応答して、到来する映像信号１０１
をＩＣメモリー５に書き込み始め、水平ラインカウンタ
１１のカウント終了と同時に、リード／ライト切換器１
３がリセソトされ、リードモードに戻される。リードモ
ードに於て、ＩＣメモリー５より読み出され、並列／直
列変換器６によって得られた映像信号は、出力端子１６
より出力されると同時に、同期混合器１４によって複合
同期信号１０２に再び重畳され、コンポジット信号とし
て出力端子１８より出力される。

複合同期信号１０２は、また出力端子１５より出力され
る。更に、サンプリング同期用としてサンプリングクロ
ック１０４が出力端子１７より出力される。第２図に示
すように、第１図に示す画像メモリー装置装置（本発明
装置）１３０を計算機ディスプレイ装置１２０とハード
コピー装置１４０の間に接続した態様では、計算機ディ
スプレイ装置１２０からコンポジット信号が画像メモリ
ー装置１３０に入力され、本装置１３０は、ハードコピ
ー装置１４０に対し、出力端子１６の映像信号１０７、
出力端子１５の複合同期信号１０２及び出力端子７のク
ロック１０４を供給する。又、出力端子】８のコンポジ
ット信号をモニターディスプレイに供給する。

〔発明の効果〕

以上説明したように、本発明の画像メモリー装置によれ
ば、到来するコンポジット信号に含まれる水平同期信号
に位相同期した周波数可変範囲の広いサンプリングクロ
ックが得られるため、幅広い種類のディスプレイ装置の
表示画面を、同期用クロック等の補助入力を必要とせず
ども正確に記憶することができ、従って画面メモリーを
持たないハードコピー装置と従来の画像メモリー装置の
問題点を解決することができるものであり、すぐれた効
果を有するものである。

【図面の簡単な説明】

第１図は本発明の一実施例の構成を示すブロック図、第
２図は第１図に示す装置を計算機ディスプレイ装置及び
ハードコピー装置に接続した態様を示すブロック図であ
る。 第３図は計算機ディスプレイ用コンポジット信号を従来
の画像メモリー装置に入力した時の画像の歪を説明する
ための、表示文字の一例を示す平面図である。 １０１：映像信号　　　１０２：複合同期信号１０３：
垂直同期信号　１０４：サンプリングクロツク１０５：
並列化映像信号　１０６：並列映像信号１０７：直列化
映像信号　１０９　：　１６ビツト長クロック１１Ｏ：
垂直同期始点信号　１１１：カウント許可信号１１２ニ
アドレス信号　　１１３：リード／ライト信号手続補正
書（自発） 昭和６０年　５月３０日

Claims (1)

【特許請求の範囲】
1. 計算機ディスプレイ用コンポジット信号に含まれる複合
   同期信号から水平同期信号のみを抽出する水平同期信号
   抽出回路と、前記水平同期信号に位相同期してディスプ
   レイ側のドットクロック周期に等しいサンプリングクロ
   ックを発振する同期発振回路と、前記コンポジット信号
   に含まれる映像信号を前記サンプリングクロックにてサ
   ンプリングし、半導体メモリー素子に記憶し又記憶した
   映像信号を出力するためのメモリー回路と、前記メモリ
   ー回路から出力された映像信号を、前記複合同期信号及
   び前記サンプリングクロックと同時に出力するための出
   力回路を有する、計算機ディスプレイ画面ハードコピー
   装置用画像メモリー装置。