JPS6276869A - 同期分離回路 - Google Patents
同期分離回路Info
- Publication number
- JPS6276869A JPS6276869A JP21467085A JP21467085A JPS6276869A JP S6276869 A JPS6276869 A JP S6276869A JP 21467085 A JP21467085 A JP 21467085A JP 21467085 A JP21467085 A JP 21467085A JP S6276869 A JPS6276869 A JP S6276869A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- synchronizing signal
- synchronization signal
- composite
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Synchronizing For Television (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
本発明の同期分離回路は、各水平走査期間毎に、画像表
示装置から入力される複合同期信号のレベル変化を検出
するとともに、該レベル変化後のパルス巾が該複合同期
信号に含まれる水平同期信号のパルス巾より大きいか否
かを判定する手段と、該変化後のパルス巾が該水平同期
信号のパルス巾より大きいことが判別された場合に垂直
同期信号の発生を開始および終了させる手段をそなえて
おり、これによって該複合同期信号から水平同期信号と
垂直同期信号とをデジタル的に分離してＣＲＴコントロ
ーラに入力するようにし、該同期分離回路とＣＲＴコン
トローラとのワンチップ化を可能にしたものである。
示装置から入力される複合同期信号のレベル変化を検出
するとともに、該レベル変化後のパルス巾が該複合同期
信号に含まれる水平同期信号のパルス巾より大きいか否
かを判定する手段と、該変化後のパルス巾が該水平同期
信号のパルス巾より大きいことが判別された場合に垂直
同期信号の発生を開始および終了させる手段をそなえて
おり、これによって該複合同期信号から水平同期信号と
垂直同期信号とをデジタル的に分離してＣＲＴコントロ
ーラに入力するようにし、該同期分離回路とＣＲＴコン
トローラとのワンチップ化を可能にしたものである。
本発明は同期分離回路に関し、特に画像表示制御装置（
ＣＲＴコントローラ）をテレビジョン装置などの画像表
示装置に同期させるにあたり、該画像表示装置からとり
出される複合同期信号から、水平同期信号と垂直同期信
号とをデジタル的に分離して該ＣＲＴコントローラに入
力させるための同期分離回路に関する。
ＣＲＴコントローラ）をテレビジョン装置などの画像表
示装置に同期させるにあたり、該画像表示装置からとり
出される複合同期信号から、水平同期信号と垂直同期信
号とをデジタル的に分離して該ＣＲＴコントローラに入
力させるための同期分離回路に関する。
従来よりテレビジョン装置などの画像表示装置の画面上
に所定の文字、画像などを重ねるため、ＣＲＴコントロ
ーラ、ビデオＲＡＭ、 ドツト出力装置などから構成
される文字、画像付加装置が考えられている。
に所定の文字、画像などを重ねるため、ＣＲＴコントロ
ーラ、ビデオＲＡＭ、 ドツト出力装置などから構成
される文字、画像付加装置が考えられている。
第４図はかかる文字、画像の付加を行うための全体のシ
ステムを概略的に示すもので、１ばテレビジョン装置、
２は該テレビジョン装置からとり出される複合同期信号
（コンポジット５ＹＮＣ信号）から水平同期信号と垂直
同期信号を分離してＣＲＴコントローラ３に入力するた
めの同期分離回路、５はビデオＲＡＭ、６はドツト出力
回路、７はクロック発生器、８は分周器で、該クロック
発生器７において発生されるドツトクロックはそのまま
ドツト出力回路６に入力されるとともに、該ドツトクロ
ックが該分周器８において分周され（例えば１／８に分
周され）、キャラクタクロックとして該ＣＲＴコントロ
ーラ３に入力される。これにより、該ＣＲＴコントロー
ラ３はビデオＲＡＭ５から順次データを読み出し、該読
み出された文字・画像の情報はドツト出力回路６におい
てドツト化されてテレビジョン装置１に入力され、ＣＲ
Ｔコントローラから出力される表示タイミング信号にも
とづいて、該テレビジョン装置１の画面上における所定
の表示領域に表示される。
ステムを概略的に示すもので、１ばテレビジョン装置、
２は該テレビジョン装置からとり出される複合同期信号
（コンポジット５ＹＮＣ信号）から水平同期信号と垂直
同期信号を分離してＣＲＴコントローラ３に入力するた
めの同期分離回路、５はビデオＲＡＭ、６はドツト出力
回路、７はクロック発生器、８は分周器で、該クロック
発生器７において発生されるドツトクロックはそのまま
ドツト出力回路６に入力されるとともに、該ドツトクロ
ックが該分周器８において分周され（例えば１／８に分
周され）、キャラクタクロックとして該ＣＲＴコントロ
ーラ３に入力される。これにより、該ＣＲＴコントロー
ラ３はビデオＲＡＭ５から順次データを読み出し、該読
み出された文字・画像の情報はドツト出力回路６におい
てドツト化されてテレビジョン装置１に入力され、ＣＲ
Ｔコントローラから出力される表示タイミング信号にも
とづいて、該テレビジョン装置１の画面上における所定
の表示領域に表示される。
この場合、該テレビジョン装置の画面上に該ビデオＲＡ
Ｍから読み出された文字・画像の情報を重ねるためには
、該ＣＲＴコントローラをテレビジョン信号と同期化す
る必要があり、そのためには該テレビジョン装置などに
おける複合同期信号（コンボシソ） ５ＹＮＣ信号）よ
り水平同期信号（Ｈ３ＹＮＣ３ＹＮＣ信直同期信号（Ｖ
５ＹＮＣ信号）を分離して該ＣＲＴコントローラに入
力する必要がある。
Ｍから読み出された文字・画像の情報を重ねるためには
、該ＣＲＴコントローラをテレビジョン信号と同期化す
る必要があり、そのためには該テレビジョン装置などに
おける複合同期信号（コンボシソ） ５ＹＮＣ信号）よ
り水平同期信号（Ｈ３ＹＮＣ３ＹＮＣ信直同期信号（Ｖ
５ＹＮＣ信号）を分離して該ＣＲＴコントローラに入
力する必要がある。
しかし一般にテレビジョン装置やビデオ装置は複合同期
信号をそのまま利用するため、該ＣＲＴコントローラも
該複合同期信号を利用して同期化しうろことが望ましく
、そのためには該文字・画像付加装置側に、該複合同期
信号から水平同期信号と垂直同期信号とを分離する同期
分離回路（ＳＹＮＣセパレータ）が必要とされる。
信号をそのまま利用するため、該ＣＲＴコントローラも
該複合同期信号を利用して同期化しうろことが望ましく
、そのためには該文字・画像付加装置側に、該複合同期
信号から水平同期信号と垂直同期信号とを分離する同期
分離回路（ＳＹＮＣセパレータ）が必要とされる。
第５図はこの種の同期分離回路の従来例を示すもので、
該図に示されるように積分回路２１′と微分回路２２′
とが並列的に設けられ、これら各回路に複合同期信号（
コンボシソ） ５ＹＮＣ）が入力される。該積分回路２
１′および微分回路２２′はそれぞれＣＲ要素によって
構成されており、該ＣＲ要素の時定数を適当に設定する
ことにより、該積分回路２１′の出力側から垂直同期信
号Ｖ ５ＹＮＣをとり出し、一方該微分回路２２′の出
力側から水平同期信号Ｈ５ＹＮＣをとり出すように構成
される。
該図に示されるように積分回路２１′と微分回路２２′
とが並列的に設けられ、これら各回路に複合同期信号（
コンボシソ） ５ＹＮＣ）が入力される。該積分回路２
１′および微分回路２２′はそれぞれＣＲ要素によって
構成されており、該ＣＲ要素の時定数を適当に設定する
ことにより、該積分回路２１′の出力側から垂直同期信
号Ｖ ５ＹＮＣをとり出し、一方該微分回路２２′の出
力側から水平同期信号Ｈ５ＹＮＣをとり出すように構成
される。
なお、２３’、２４’はそれぞれ該積分回路２１′と微
分回路２２′の出力側に接続される波形整形回路である
。
分回路２２′の出力側に接続される波形整形回路である
。
しかしながら上述したようなアナログ形式の同期分離回
路にはＣＲ要素を含んでおり、したがって該同期分離回
路をＣＲＴコントローラとともにワンチップで構成する
ことが困難であり、該ＣＲＴコントローラ自体をワンチ
ップで構成したとしても、該同期分離回路は外付けにせ
ざるをえないという問題点がある。
路にはＣＲ要素を含んでおり、したがって該同期分離回
路をＣＲＴコントローラとともにワンチップで構成する
ことが困難であり、該ＣＲＴコントローラ自体をワンチ
ップで構成したとしても、該同期分離回路は外付けにせ
ざるをえないという問題点がある。
本発明は上記問題点を解決するためになされたもので、
該複合同期信号の特性および該ＣＲＴコントローラがプ
ログラマブルなことを利用して、該同期分離回路をデジ
タル型に構成し、該ＣＲＴコントローラとのワンチップ
化を可能にしたものである。
該複合同期信号の特性および該ＣＲＴコントローラがプ
ログラマブルなことを利用して、該同期分離回路をデジ
タル型に構成し、該ＣＲＴコントローラとのワンチップ
化を可能にしたものである。
上記問題点を解決するために、本発明においては、各水
平走査期間毎に、画像表示装置から入力される複合同期
信号のレベル変化を検出するとともに、該レベル変化後
のパルス巾が該複合同期信号に含まれる水平同期信号の
パルス巾より大きい７否かを判別する手段（例えばカウ
ンタと比較回路）と、該変化後のパルス巾が該水平同期
信号のパルス巾より大きいことが判別された場合に、垂
直同期信号の発生を開始および終了させる手段（例えば
トグル型フリップフロップ）とをそなえ、これによって
該複合同期信号から水平同期信号と垂直同期信号とを分
離する、同期分離回路が提供される。
平走査期間毎に、画像表示装置から入力される複合同期
信号のレベル変化を検出するとともに、該レベル変化後
のパルス巾が該複合同期信号に含まれる水平同期信号の
パルス巾より大きい７否かを判別する手段（例えばカウ
ンタと比較回路）と、該変化後のパルス巾が該水平同期
信号のパルス巾より大きいことが判別された場合に、垂
直同期信号の発生を開始および終了させる手段（例えば
トグル型フリップフロップ）とをそなえ、これによって
該複合同期信号から水平同期信号と垂直同期信号とを分
離する、同期分離回路が提供される。
上記構成によれば、各水平走査期間毎に該複合同期信号
がレベル変化を生じた後に持続されるパルス巾が該水平
同期信号のパルス巾より大きいことが判別された時点で
、垂直同期信号の発生を開始および終了させ、このよう
にして垂直同期信号を生成させることによって、該複合
同期信号から、水平同期信号と垂直同期信号とを分離す
ることができる。
がレベル変化を生じた後に持続されるパルス巾が該水平
同期信号のパルス巾より大きいことが判別された時点で
、垂直同期信号の発生を開始および終了させ、このよう
にして垂直同期信号を生成させることによって、該複合
同期信号から、水平同期信号と垂直同期信号とを分離す
ることができる。
第１図は本発明の１実施例としての同期分離回路の構成
を示すもので、２１は排他的ノア回路で、その一方の入
力側にはテレビジョン装置１から複合同期信号（コンポ
シソ） ５ＹＮＣ） （第２図（ａ）参照）が入力さ
れ、他方の入力端には後述するトグル型フリップフロッ
プ２６の出力側に生成される垂直同期信号ＶＳＹＮＣ（
第２図（Ｃ）参照）が入力され、これにより該排他的ノ
ア回路２１の出力側から水平同期信号１（ＳＹＮＣ（第
２図（ｂ）参照）が出力される。２２はカウンタであっ
て、該水平同期信号Ｈ５ＹＮ（Ｊ（ローレベルからハイ
レベルに立上るたびに（すなわち各水平走査期間におい
て該複合同期信号がレベル変化するたびに）カウントイ
ネーブルの状態になり、ＣＲＴコントローラにおいて発
生されるキャラクタクロックのカウントを開始する。
を示すもので、２１は排他的ノア回路で、その一方の入
力側にはテレビジョン装置１から複合同期信号（コンポ
シソ） ５ＹＮＣ） （第２図（ａ）参照）が入力さ
れ、他方の入力端には後述するトグル型フリップフロッ
プ２６の出力側に生成される垂直同期信号ＶＳＹＮＣ（
第２図（Ｃ）参照）が入力され、これにより該排他的ノ
ア回路２１の出力側から水平同期信号１（ＳＹＮＣ（第
２図（ｂ）参照）が出力される。２２はカウンタであっ
て、該水平同期信号Ｈ５ＹＮ（Ｊ（ローレベルからハイ
レベルに立上るたびに（すなわち各水平走査期間におい
て該複合同期信号がレベル変化するたびに）カウントイ
ネーブルの状態になり、ＣＲＴコントローラにおいて発
生されるキャラクタクロックのカウントを開始する。
２４は比較回路であって該カウンタ２２のカウント値が
該ＣＲＴコントローラにプログラムされている。所定の
デジタル値２３と比較（この実施例では該デジタル値と
して該Ｈ５ＹＮＣパルス巾の２倍長に対応する値と比較
）され、該カウンタ２２のカウント値が該デジタル値を
越えた場合（すなわち各水平走査期間において該複合同
期信号のレベル変化後のレベルがＨ５ＹＮＣパルス巾の
２倍を越えた場合）、該比較回路２４の出力側から第２
図（ｅ）に示されるパルスＰが出力される。、２５はエ
ツジ検出回路であって該比較回路２４からパルスＰの立
上りエツジを検出し、該検出信号がトグルフリップフロ
ツブ トグルフリップフロップ２６の出力側からは第２図（ｄ
）に示されるように交互に反転する出力信号を生じ、こ
の出力信号が垂直同期信号Ｖ ＳＹＮＣとして（第２図
（ｃ）参照）ＣＲＴコントローラに入力される。
該ＣＲＴコントローラにプログラムされている。所定の
デジタル値２３と比較（この実施例では該デジタル値と
して該Ｈ５ＹＮＣパルス巾の２倍長に対応する値と比較
）され、該カウンタ２２のカウント値が該デジタル値を
越えた場合（すなわち各水平走査期間において該複合同
期信号のレベル変化後のレベルがＨ５ＹＮＣパルス巾の
２倍を越えた場合）、該比較回路２４の出力側から第２
図（ｅ）に示されるパルスＰが出力される。、２５はエ
ツジ検出回路であって該比較回路２４からパルスＰの立
上りエツジを検出し、該検出信号がトグルフリップフロ
ツブ トグルフリップフロップ２６の出力側からは第２図（ｄ
）に示されるように交互に反転する出力信号を生じ、こ
の出力信号が垂直同期信号Ｖ ＳＹＮＣとして（第２図
（ｃ）参照）ＣＲＴコントローラに入力される。
なお、上述したようにして生成された垂直同期信号Ｖ
ＳＹＮＣは、一方の入力側から複合同期信号（コンポジ
ットＳＹＮＣ）が入力される排他的ノア回路２１の他方
の入力側にも供給されており、該排他的ノア回路２１は
該２つの入力信号レベルが一致したときはハイレベル、
不一致のときはローレベルとなることにより、該排他的
ノア回路２１の出力側からは、上記第２図（ｂ）に示さ
れるように、該垂直同期信号Ｖ ＳＹＮＣと同極性の水
平同期信号Ｈ ＳＹＮＣが生成され、該垂直同期Ｖ Ｓ
ＹＮＣとともにＣＲＴコントローラに入力される。
ＳＹＮＣは、一方の入力側から複合同期信号（コンポジ
ットＳＹＮＣ）が入力される排他的ノア回路２１の他方
の入力側にも供給されており、該排他的ノア回路２１は
該２つの入力信号レベルが一致したときはハイレベル、
不一致のときはローレベルとなることにより、該排他的
ノア回路２１の出力側からは、上記第２図（ｂ）に示さ
れるように、該垂直同期信号Ｖ ＳＹＮＣと同極性の水
平同期信号Ｈ ＳＹＮＣが生成され、該垂直同期Ｖ Ｓ
ＹＮＣとともにＣＲＴコントローラに入力される。
ここで上述したＨ ＳＹＮＣパルス中の２倍に相当する
デジタル値がＣＲＴコントローラにプログラムされる状
態について、以下第３図を用いて説明する。
デジタル値がＣＲＴコントローラにプログラムされる状
態について、以下第３図を用いて説明する。
第３図はＣＲＴコントローラ３の内部における水平走査
系に関連する回路構成を概略的に示すもので、３１は水
平カウンタであり、各水平走査期間毎にクロック発生器
７から入力されるキャラクタクロックをカウントする。
系に関連する回路構成を概略的に示すもので、３１は水
平カウンタであり、各水平走査期間毎にクロック発生器
７から入力されるキャラクタクロックをカウントする。
３２は表示中レジスタであって該テレビジョン装置１の
表示画面上における水平方向の表示領域巾が所定のキャ
ラクタ数（デジタル値）によって設定される。３３はＨ
ＳＹＮＣ位置レジスタであって、Ｈ ＳＹＮＣ発生時
点に対応する該表示画面上の位置が同じくキャラクタク
ロック数によって設定される。更に３４は周期レジスタ
であって一水平走査周期に対応するキャラクタクロック
数が設定され、これら各レジスタ３２、３３．３４に設
定されたデジタル値が、該水平カウンタ３１のカウント
値と、それぞれ比較回路３５。
表示画面上における水平方向の表示領域巾が所定のキャ
ラクタ数（デジタル値）によって設定される。３３はＨ
ＳＹＮＣ位置レジスタであって、Ｈ ＳＹＮＣ発生時
点に対応する該表示画面上の位置が同じくキャラクタク
ロック数によって設定される。更に３４は周期レジスタ
であって一水平走査周期に対応するキャラクタクロック
数が設定され、これら各レジスタ３２、３３．３４に設
定されたデジタル値が、該水平カウンタ３１のカウント
値と、それぞれ比較回路３５。
３６２ＴＬ３７において比較される。そして比較回路３
５の出力側からは該表示画面上における表示期間を示す
表示タイミング信号が出力される。
５の出力側からは該表示画面上における表示期間を示す
表示タイミング信号が出力される。
次に該水平カウンタ３１のカウント値が該ＨＳＹＮＣ位
置レジスタ３３に設定されている設定値に一致すると、
該比較回路３６の出力によってフリップフロップ３８が
セントされ、その出力側からＨ５ＹＮＣパルスの発生を
開始するとともに、該Ｉ（ＳＹＮＣのパルス中をキャラ
クタクロックによってカウントするためのカウンタ３９
のカウント動作を開始させる。４０は該Ｉ（ＳＹＮＣの
パルス巾がキャラクタクロック数（デジタル値）によっ
て設定されているレジスタであって、比較回路４１にお
いて該カウンタ３９のカウント値が該レジスタ４０の設
定値に一致すると、該比較回路４１の出力によって該フ
リップフロップ スのパルス巾が該設定値とされる。更に水平カウンタ３
１のカウント値が周期レジスタ３４に設定されている設
定値に一致したとき、該比較回路３７の出力によって該
水平カウンタ３１がリセソトされ、次の水平走査期間に
対応して同様の動作が繰り返される。
置レジスタ３３に設定されている設定値に一致すると、
該比較回路３６の出力によってフリップフロップ３８が
セントされ、その出力側からＨ５ＹＮＣパルスの発生を
開始するとともに、該Ｉ（ＳＹＮＣのパルス中をキャラ
クタクロックによってカウントするためのカウンタ３９
のカウント動作を開始させる。４０は該Ｉ（ＳＹＮＣの
パルス巾がキャラクタクロック数（デジタル値）によっ
て設定されているレジスタであって、比較回路４１にお
いて該カウンタ３９のカウント値が該レジスタ４０の設
定値に一致すると、該比較回路４１の出力によって該フ
リップフロップ スのパルス巾が該設定値とされる。更に水平カウンタ３
１のカウント値が周期レジスタ３４に設定されている設
定値に一致したとき、該比較回路３７の出力によって該
水平カウンタ３１がリセソトされ、次の水平走査期間に
対応して同様の動作が繰り返される。
以上のように該ＣＲＴコントローラ内部においては、該
Ｈ ＳＹＮＣパルス巾に対応するキャラクタクロック数
が所定ビットのデジタル値として設定されており、該デ
ジタル値をシフトレジスタ４２によって１ビツト上位ビ
ット側にシフトさせることによって該デジタル値を２倍
（すなわちＨ ＳＹＮＣパルス巾×２に対応するデジタ
ル値）を設定することができ、この定数値を上記第１図
に示される比較回路２４に入力するようにされている。
Ｈ ＳＹＮＣパルス巾に対応するキャラクタクロック数
が所定ビットのデジタル値として設定されており、該デ
ジタル値をシフトレジスタ４２によって１ビツト上位ビ
ット側にシフトさせることによって該デジタル値を２倍
（すなわちＨ ＳＹＮＣパルス巾×２に対応するデジタ
ル値）を設定することができ、この定数値を上記第１図
に示される比較回路２４に入力するようにされている。
そして本発明にかかる同期分離回路２は以上のように構
成されているので、該排他的ノア回路２１に入力される
コンポジットＳＹＮＣ信号が例えば時刻ｔ１においてロ
ーレベルとなり（該コンポシソ） ＳＹＮＣ信号に含ま
れる水平同期信号の発生に対応して）、該排他的ノア回
路２１の出力側がノ＼イレベルとなった場合には、それ
によってカウンタ２２のカウント動作を開始するが、そ
のカウント数が該水平同期信号のパルス中に対応する値
となったところで該コンポジットＳＹＮＣ信号がハイレ
ベルとなり（排他的ノア回路２１の出力がローレベルと
なり）、そのカウント動作を終了するため該比較回路２
４からは何等出力を生ずることがない。
成されているので、該排他的ノア回路２１に入力される
コンポジットＳＹＮＣ信号が例えば時刻ｔ１においてロ
ーレベルとなり（該コンポシソ） ＳＹＮＣ信号に含ま
れる水平同期信号の発生に対応して）、該排他的ノア回
路２１の出力側がノ＼イレベルとなった場合には、それ
によってカウンタ２２のカウント動作を開始するが、そ
のカウント数が該水平同期信号のパルス中に対応する値
となったところで該コンポジットＳＹＮＣ信号がハイレ
ベルとなり（排他的ノア回路２１の出力がローレベルと
なり）、そのカウント動作を終了するため該比較回路２
４からは何等出力を生ずることがない。
一方該コンポジッ） ＳＹＮＣ信号が時刻ｔ２において
ローレベルとなり （ａ亥コンポジットＳＹＮＣ（８号
に含まれる垂直同期信号の発生に対応して）、該排他的
ノア回路２１の出力側がハイレベルとなった場合には、
同様にして該カウンタ２２がカウント動作を開始し、そ
のカウント数が該比較回路２４に入力されている該水平
同期信号のパルス中の２倍に対応する値となったところ
で該比較回路２４から第２図（ｅ）に示されるパルス出
力Ｐを生じ、以後上述したようにしてトグルフリップフ
ロップ２６の出力側から第２図（Ｃ）に示されるハイレ
ベルの垂直同期信号Ｖ ＳＹＮＣが生成される。その後
、時刻ｔ３．ｔ４でコンポジットＳＹＮＣ信号がハイレ
ベル（垂直同期信号の期間内における水平同期信号の発
生に対応して）となった場合（この場合には該排他的ノ
ア回路２１に人力されるＶ ＳＹＮＣ信号がハイレベル
であることによりその出力側のＨ ＳＹＮＣ信号もハイ
レベルとなる）には、上記時刻ｔ１における場合と同様
に、該カウンタ２２が一旦カウント動作を開始するが、
該比較回路２４からは何等出力を生じない。そして時刻
ｔ，において該コンポジットＳＹＮＣ信号がハイレベル
となり （該コンポジットＳＹＮＣ信号に含まれる垂直
同期信号の終了に対応して）、該排他的ノア回路２１の
出力側もハイレベルとなった場合には、上記時刻ｔ２に
おける場合と同様に、カウンタ２２のカウント値がＨ
ＳＹＮＣパルス巾の２倍に対応する値となったところで
、比較回路２４からパルス出力Ｐを生じ、それによって
該トグルフリップフロップ２６の出力をハイレベルから
ローレベルに反転させ、垂直同期信号Ｖ ＳＹＮＣを終
了させる。なお該排他的ノア回路２１の出力信号は第２
図（ｂ）に示されており、該出力信号が水平同期信号Ｈ
ＳＹＮＣとされることは上述したとおりである。
ローレベルとなり （ａ亥コンポジットＳＹＮＣ（８号
に含まれる垂直同期信号の発生に対応して）、該排他的
ノア回路２１の出力側がハイレベルとなった場合には、
同様にして該カウンタ２２がカウント動作を開始し、そ
のカウント数が該比較回路２４に入力されている該水平
同期信号のパルス中の２倍に対応する値となったところ
で該比較回路２４から第２図（ｅ）に示されるパルス出
力Ｐを生じ、以後上述したようにしてトグルフリップフ
ロップ２６の出力側から第２図（Ｃ）に示されるハイレ
ベルの垂直同期信号Ｖ ＳＹＮＣが生成される。その後
、時刻ｔ３．ｔ４でコンポジットＳＹＮＣ信号がハイレ
ベル（垂直同期信号の期間内における水平同期信号の発
生に対応して）となった場合（この場合には該排他的ノ
ア回路２１に人力されるＶ ＳＹＮＣ信号がハイレベル
であることによりその出力側のＨ ＳＹＮＣ信号もハイ
レベルとなる）には、上記時刻ｔ１における場合と同様
に、該カウンタ２２が一旦カウント動作を開始するが、
該比較回路２４からは何等出力を生じない。そして時刻
ｔ，において該コンポジットＳＹＮＣ信号がハイレベル
となり （該コンポジットＳＹＮＣ信号に含まれる垂直
同期信号の終了に対応して）、該排他的ノア回路２１の
出力側もハイレベルとなった場合には、上記時刻ｔ２に
おける場合と同様に、カウンタ２２のカウント値がＨ
ＳＹＮＣパルス巾の２倍に対応する値となったところで
、比較回路２４からパルス出力Ｐを生じ、それによって
該トグルフリップフロップ２６の出力をハイレベルから
ローレベルに反転させ、垂直同期信号Ｖ ＳＹＮＣを終
了させる。なお該排他的ノア回路２１の出力信号は第２
図（ｂ）に示されており、該出力信号が水平同期信号Ｈ
ＳＹＮＣとされることは上述したとおりである。
なお本発明の同期分離回路によって生成される垂直同期
信号Ｖ ＳＹＮＣは上記第２図（Ｃ）に示されるように
、第２図（ａ）のコンポリント５ＹＮＣ信号に含まれる
垂直同期信号とは、Ｈ５ＹＮＣのパルス中の２倍に相当
する分だけ位相のずれを有しており、また水平同期信号
Ｈ５ＹＮＣは第２図（ｂ）に示されるように、ブランキ
ング期間内の時刻ｔ２およびｔ５においてそのパルス巾
が通常時のパルス中の２倍となるが、これらの点は上記
従来形のアナログ形式の同期分離回路の場合にも同様に
生ずる（この場合にもＣＲ定数分だけおくれを生ずる）
ことであって、実用上、何等支障を生ずるものではない
。
信号Ｖ ＳＹＮＣは上記第２図（Ｃ）に示されるように
、第２図（ａ）のコンポリント５ＹＮＣ信号に含まれる
垂直同期信号とは、Ｈ５ＹＮＣのパルス中の２倍に相当
する分だけ位相のずれを有しており、また水平同期信号
Ｈ５ＹＮＣは第２図（ｂ）に示されるように、ブランキ
ング期間内の時刻ｔ２およびｔ５においてそのパルス巾
が通常時のパルス中の２倍となるが、これらの点は上記
従来形のアナログ形式の同期分離回路の場合にも同様に
生ずる（この場合にもＣＲ定数分だけおくれを生ずる）
ことであって、実用上、何等支障を生ずるものではない
。
また第１図に示される実施例においては、比較回路２４
に入力される定数値（デジタル値）としてＨＳ’／ＮＣ
パルス巾の２倍に対応する値が設定されているが、これ
は必ずしも２倍に限られるものではなく、該Ｈ５ＹＮＣ
のパルス巾より大きいか否かを判別することができる限
り、該定数値として該パルス巾より大きい適宜の値を設
定すればよいことは明らかである。
に入力される定数値（デジタル値）としてＨＳ’／ＮＣ
パルス巾の２倍に対応する値が設定されているが、これ
は必ずしも２倍に限られるものではなく、該Ｈ５ＹＮＣ
のパルス巾より大きいか否かを判別することができる限
り、該定数値として該パルス巾より大きい適宜の値を設
定すればよいことは明らかである。
Ｃ発明の効果〕
本発明によれば、同期分離回路をデジタル型に構成し、
ＣＲＴコントローラとのワンチップ化（換言すればＣＲ
Ｔコントローラ内部での同期検出）を実現することがで
きる。
ＣＲＴコントローラとのワンチップ化（換言すればＣＲ
Ｔコントローラ内部での同期検出）を実現することがで
きる。
第１図は本発明の１実施例としての同期分離回路の構成
を示すブロック図、 第２図は第１図の回路の動作を説明するタイミング図、 第３図は、第１図の同期分離回路とともに画像付加装置
を構成するＣＲＴコントローラ内部における水平走査系
回路の要部のブロック図、第４図は、テレビジョン装置
に対して画像を付加するシステムの概略を示すブロック
図、第５図は、従来形の同期分離回路を例示するブロッ
ク図である。 （符号の説明） ２１：排他的ノア回路、 コンポジット５ＹＮＣ：複合同期信号、Ｈ５ＹＮＣ：水
平同期信号、 ＶＳＹＮＣ：垂直同期信号。
を示すブロック図、 第２図は第１図の回路の動作を説明するタイミング図、 第３図は、第１図の同期分離回路とともに画像付加装置
を構成するＣＲＴコントローラ内部における水平走査系
回路の要部のブロック図、第４図は、テレビジョン装置
に対して画像を付加するシステムの概略を示すブロック
図、第５図は、従来形の同期分離回路を例示するブロッ
ク図である。 （符号の説明） ２１：排他的ノア回路、 コンポジット５ＹＮＣ：複合同期信号、Ｈ５ＹＮＣ：水
平同期信号、 ＶＳＹＮＣ：垂直同期信号。
Claims (1)
- １、各水平走査期間毎に、画像表示装置から入力される
複合同期信号のレベル変化を検出するとともに、該レベ
ル変化後のパルス巾が該複合同期信号に含まれる水平同
期信号のパルス巾より大きいか否かを判別する手段と、
該変化後のパルス巾が該水平同期信号のパルス巾より大
きいことが判別された場合に、垂直同期信号の発生を開
始および終了させる手段とをそなえ、これによって該複
合同期信号から水平同期信号と垂直同期信号とを分離す
ることを特徴とする同期分離回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21467085A JPS6276869A (ja) | 1985-09-30 | 1985-09-30 | 同期分離回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21467085A JPS6276869A (ja) | 1985-09-30 | 1985-09-30 | 同期分離回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6276869A true JPS6276869A (ja) | 1987-04-08 |
| JPH0327144B2 JPH0327144B2 (ja) | 1991-04-15 |
Family
ID=16659623
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21467085A Granted JPS6276869A (ja) | 1985-09-30 | 1985-09-30 | 同期分離回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6276869A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6378982B2 (en) | 1997-11-14 | 2002-04-30 | Canon Kabushiki Kaisha | Printing apparatus and a printing method |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5251814A (en) * | 1975-10-24 | 1977-04-26 | Hitachi Ltd | Synchronizing separation circuit |
| JPS5718165A (en) * | 1980-07-09 | 1982-01-29 | Toshiba Corp | Television synchronizing signal separation system |
| JPS58221574A (ja) * | 1982-06-18 | 1983-12-23 | Sansui Electric Co | 垂直同期信号検出回路 |
-
1985
- 1985-09-30 JP JP21467085A patent/JPS6276869A/ja active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5251814A (en) * | 1975-10-24 | 1977-04-26 | Hitachi Ltd | Synchronizing separation circuit |
| JPS5718165A (en) * | 1980-07-09 | 1982-01-29 | Toshiba Corp | Television synchronizing signal separation system |
| JPS58221574A (ja) * | 1982-06-18 | 1983-12-23 | Sansui Electric Co | 垂直同期信号検出回路 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6378982B2 (en) | 1997-11-14 | 2002-04-30 | Canon Kabushiki Kaisha | Printing apparatus and a printing method |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0327144B2 (ja) | 1991-04-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0157701B1 (en) | Phase synchronization circuit | |
| JPS6276869A (ja) | 同期分離回路 | |
| US5786867A (en) | Video control signal generator for processing digital video signal | |
| KR100227425B1 (ko) | 1픽셀 오차를 제거한 이중화면 표시장치 | |
| US5109478A (en) | Circuit for generating a square test pattern in a page printer | |
| JP4239475B2 (ja) | 走査線変換装置 | |
| JPH09247574A (ja) | 走査線変換装置 | |
| JP2522193B2 (ja) | 水平同期信号変換装置 | |
| JPS6153880A (ja) | 文字画像表示制御装置 | |
| GB2150391A (en) | Sync signal generator | |
| KR0168361B1 (ko) | 영상신호의 수평동기신호 발생장치 | |
| JP2561672Y2 (ja) | Ｃｒｔ表示装置の複合同期信号発生回路 | |
| JP2577359B2 (ja) | 垂直同期信号の周波数判別回路 | |
| US7271844B2 (en) | Frame signal phase adjuster | |
| KR19980016570A (ko) | 수평동기 분리기 | |
| JPS62111322A (ja) | 計算機デイスプレイ画面ハ−ドコピ−装置用画像メモリ−装置 | |
| KR910007193Y1 (ko) | 자화면의 디스플레이 스타트 포인트 가변회로 | |
| JPH01174077A (ja) | 映像信号処理装置 | |
| KR950003029B1 (ko) | 영상신호 처리 장치의 제어신호 발생방법 | |
| JPS6276868A (ja) | フイ−ルド検出回路 | |
| KR960002812Y1 (ko) | 온스크린 디스플레이의 떨림 방지회로 | |
| JPH0782308B2 (ja) | パーソナルコンピュータの同期合わせ回路 | |
| JPH06334972A (ja) | テレビ信号変換装置 | |
| JPS6350273A (ja) | 遅延時間制御回路 | |
| JPH01157689A (ja) | 印写装置 |