JPS6064382A

JPS6064382A - 文字画像表示制御装置

Info

Publication number: JPS6064382A
Application number: JP58172097A
Authority: JP
Inventors: 村上　丈示; 天白　順也
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1983-09-20
Filing date: 1983-09-20
Publication date: 1985-04-12

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】発明の技術分野本発明は、文字画像表示制御装置に関し、特に、簡単な
構成によシ外部同期を可能にした装置に関する。

技術の背景現在、マイクロコンビ具−タシステムあるいはパーソナ
ルコンビ具−タシステム等で使用されているＣＲＴディ
スプレイ装置装置組込まれている文字画像表示制御装置
、即ちＣＲＴコントローラは通常各装置に固有の走査周
期で表示動作を行なりている。したがって、テレビジ曹
ン受信機からの画像信号やビデオ装置からの画像信号と
マイクロコンビ島−タシステムあるいｔｒｉパーソナル
コンビ瓢−タシステム等の画像信号等を同一画面に重ね
合わせて表示するような場合は、外部から入力される画
像信号とＣＲＴコントローラ側の表示走査周期とを同期
させるいわゆる外部同期をとる必要がある。このような
外部同期をとるためには、従来よシ、位相同期回路（Ｐ
ＬＬ回路）を用いて外部からの信号あるいは同期信号に
ＣＲ１’コントロ一ラ内部の同期信号を位相固定する方
法が用いられていた。ところが、この方法は回路規模が
大きくなシ装置構成が抜雑になるという不都合があった
。本発明は、外部同期をとることによって最小表示単位
の誤差が生じてもその誤差が視覚上問題とならない程度
のものであれば位相固定の必要はないとの考えに基づく
ものであわ、回路の小規模化および低価格化等を達成す
ることを可能にするものである。

従来技術と問題点第１図は、従来形の文字画像表示装置（以下ＣＲＴコン
トローラと称する）を含むビデオシステムの構成を示す
。同図のシステムは、テレビジョン装置１、ＣＲＴコン
トローラ２、発振回路３、位相同期回路（以下Ｐ　Ｔ、
　Ｌ回路と称する）４、ビデオメモリ５およびパラレル
シリアル変換回路６−　を具備する。テレビジ望ン装置
ｌは例えばテレビジ胃ン受像機、あるいはビデオテープ
レコーダとモニタテレビジョンを組み合わせたような装
置であってもよいが、水平同期信号Ｈ（ＴＶ）および垂
直同期信号Ｖ（ＴＶ）を出力することが可能であシ、か
つ内部のビデオ信号と外部から入力されるビデオ信号と
を重ね合わせてテレビ画直に表示できるように構成され
ている必要がある。

第１図のシステムにおいては、テレビジョン装置ｌの表
示画面にＣＲＴコントローラ２の制御によってビデオメ
モリ５から読み出された文字等の画像を重ねて表示する
いわゆるスーパインポーズ（３）岬が可能である。なおビデオメモリ５は図示しｋいパー
ソナルコンビ二−タ尋からアクセス可能でありて、該パ
ーソナルコンピュータ等から文字情報尋が書き込まれる
。ビデオメモリ５がらの読み出しデータはパラレルシリ
アル変換回路６によって直列のビデオ出力信号に変換さ
れてテレビジョン装置１に供給され、テレビジ習ン装置
内部のビデオ信号と混合されて表示される。

ところで、第１図のシステムにおいて、テレビジョン装
置１の内部ビデオ信号とビデオメモリ５から出力される
ビデオ信号とをスーパインポーズするためには、ＣＲＴ
コントローラ２内部の同期信号とテレビジ１ン装置ｌか
らの各同期信号Ｈ（ＴＶ）およびＶ　（ＴＶ）とが同期
していることが必要である。そのため、同図のシステム
においては、ＰＬＬ回路４によシテレビジ■ン装置１が
らの水平同期信号１（（ＴＶ）に同期したクロックパル
スＣＬＫを作成してＣＲＴコントローラに供給し、ＣＲ
Ｔコントローラ内でテレビジョン装置ｌからの水平同期
信号Ｈ（ＴＶ）に同期した水平（４）同期信号を作成している。なお、ＣＲＴコントローラ２
内で作成された水平同期信号Ｈ（ＣＲＴＣ）はＰＬＬ回
路４に供給されてテレビジョン装置１からの水平同期信
号Ｈ（ＴＶ）と比較される。また、テレビジョン装置ｌ
からＣＲＴコントローラ２に垂直同期信号Ｖ（ＴＶ）が
供給され、例えばシステムの電源投入時筒にとの垂直同
期信号Ｖ（ＴＶ）によｊＤｃＲＴコントローラ２内部の
垂直カウンタが初期化され、垂直同期信号の同期が行な
われる。このようにして、テレビジョン装置１からの各
同期信号に同期した水平同期信号および垂直同期信号が
作成される。また、これらの各同期信号に同期したメモ
リアドレスが作成されビデオメモリ５に供給されて画情
報が読み出され、パラレルシリアル変換回路６によシ直
列信号に変換されてテレビジョン装置１に入力される。

このようにして、テレビジョン装置１内部の画像信号と
ビデオメモリ５からの文字情報とが重畳されて同一画面
に表示される。なお、ビデオメモリ５の内容は図示しガ
いコンピュータシステム等ニよって適宜書き換えられる
。

第２図（ａ）および（ｂ）は、テレビジョン装置側の各
同期信号とＣＲＴコントローラ側の同期信号との関係を
示すものである。同図（ａ）は、テレビジョン装置側の
垂直同期信号ｖ（’ｒｖ）および水平同期信号Ｈ（ＴＶ
）とＣＲＴコントローラ２側の垂直同期信号Ｖ　（ＣＲ
ＴＣ）および水平同期信号Ｈ（ＣＲＴＣ）とが非同期の
状態、即ちＣＲＴコントローラ２が自走（フリーラン）
している状態を示す。これに対して、同図Φ）はテレビ
ジョン装置ｌ側の各同期信号Ｖ　（ＴＶ）およびＨ（Ｔ
Ｖ）とＣＲＴコアトローラ２側の同期信号Ｖ（ＣＲＴＣ
）およびＨ（ＣＲＴＣ）とが同期している状態を示す。

第３図は、第１図のシステムに用いられている従来形の
ＣＲＴコント四−ラの内部構成を示す。

同図のＣＲＴコントローラは、水平カウンタ７、水平周
期設定回路８、比較器９、水平同期発生回路ｌＯ１垂直
カウンタ１１．垂直同期設定回路１２、比較器１３、垂
直同期発生回路１４、メモリアドレスカウンタ１５、お
よびメモリアドレスカウンタ制御部１６等によって構成
される。

第３図のＣＲＴコン）０−ラにおいては、！１図に示す
ＰＬＬｎ路から入力されるクロックパルスＣＬＫが水平
カウンタ７およびメモリアドレスカウンタ１５において
それぞれ計数される。クロックパルスＣＬＫは、いわゆ
るキャラクタクロックと称されるクロックパルスてあシ
、画面上に表示される１文字ごとに１個のパルスが対応
する。

水平周期設定回路８には予めｌ水平周期におけゐキャラ
クタクロック数が水平周期設定値として記憶されておシ
、との設定値と水平カウンタ７の出力が比較器９におい
て比較される。両者が一致すると比較器９は１個のパル
スを出力し、とのパルスによって水平カウンタ７がリセ
ットされる。ｔた、このパルスは垂直カウンタ１１に入
力されて一計数される。垂直カウンタ１１の計数値も垂
直周期設定回路１２に垂直周期設定値として記憶されて
いる値と比較器１３において比較される。そして、この
両者が一致すゐと垂直カウンタ１１がリセットされる。

水平カウンタ７および垂直カラン（７）り１１の出力はそれぞれ水平同期発生回路１０および垂
直同期発生回路１４に供給されＣＲＴコントローラ側の
垂直同期信号Ｖ　（ＣＲＴＣ）および水平同期信号Ｈ（
ＣＲＴＣ）が作成される。また、比較器１３および比較
器９が共に一致信号を出力するとメモリアドレスカウン
タ制御部１６によってメモリアドレスカウンタ１５がリ
セットされる。

したがって、メモリアドレスカウンタ１５は１妥直走査
周期ごとにリセットされ、１画面分の画情報を記憶する
ビデオメモリの各文字情報ごとのメモリアドレスデータ
ＡＤＤを出力する。

ところで、上述のＣＲＴコントローラにおいては、テレ
ビジ四ン装置側の水平同期信号によシＰＬＬ回路を制御
することによりキャラクタクロックＣＬＫを作成してい
るが、ＰＬＬ回路を用いるためＣＲＴコントローラのハ
ードウェアが複雑になシコストが上昇すると共に、同期
引き込みに長時間を要するという不都合がおった。また
、テレビジ璽ン装置側の垂直同期信号によって例えば電
源投入時のみＣＲＴコントローラの垂直カラン（８）りを初期化しているため、画面表示中に雑音その他の原
因で同期外れが生じた場合には、テレビジ曹ン装置側の
信号とＣＲＴコ°ントローラ側の信号との位相がずれた
１１になり、電源の再投入等により再び垂直カウンタの
初期化を行なう必要がおるという不都合があった。

発明の目的本発明の目的は、前述の従来形における問題点に鑑み、
文字画像表示制御装置において、水平カウンタおよび垂
直カウンタの双方をそれぞれ水平走査周期および垂直走
査周期ごとに外部同期信号により初期化するという構想
に基づき、ハードウェア構成を簡略化してコストの低下
を図ると共に同期引き込み時間を短縮することにある。

発明の構成そしてとの目的は、発明によれば、水平カウンタおよび
垂直カウンタの出力に基づきそれぞれ水平走査周期およ
び對直走査周期を規制するラスクスキャン方式の文字画
像表示装置において、外部同期信号によυ骸水平カウン
タおよび該垂直カウンタ双方共それぞれ水平走査周期お
よび垂直走査周期ととに初期化するようにしたことを特
徴とする文字画像表示制御装置を提供することによって
達成される。

発明の実施例以下、図面により本発明の詳細な説明する。

第４図は、本発明の１実施例に係わる文字画像表示制御
装置、即ちＣＲＴコントローラを用いたビデオシステム
の構成を示す。同図のシステムは、テレヒシ菖ン装ｆｉ
Ｈ７，ＣＲＴコントローラ１８、発振回路１９、ビデオ
メモリ２０、およびパラレルシリアル変換回路２１＠に
よって構成されるが、ＰＬＬ回路は用いられていない。

テレビジ曹ン装置１７、発振回路１９、ビデオメモリ２
０、およびパラレルシリアル変換回路２１は第１図のシ
ステムに用いられているものと同じでよい。

第４図のシステムにおいては、ＣＲＴコン）０−２１８
が内部同期で動作している場合には、発振回路１９から
のクロックパルスＣＬＫをＣＲＴコントローラ１８内の
水平カウンタおよび垂直カウンタによって計数すること
によシ予め設定された周期の水平同期信号および垂直同
期信号が作成される。そして、これらの各同期信号に同
期したタイミングでビデオメモリ２０がアクセスされ、
該ビデオメモリ２０から読み出された信号がパラレルシ
リアル変換回路２１等を介してビデオ信号に変換されテ
レビジ曹ン装置１７に入力されてＣＲ７画面に表示され
る。

また、ＣＲＴコントローラ１８が外部同期モードによっ
て動作する場合は、テレビジ璽ン装置１７からの水平同
期信号）Ｉ　（ＴＶ）および垂直同期信号Ｖ　（ＴＶ）
によりて各水平走査周期および垂直走査周期ごとにＣＲ
Ｔコントローラ１８内の水平カウンタおよび垂直カウン
タが初期化される。

とれによυ、ＣＲＴコン）ａ−ラ１８内においてテレビ
ジ１ン装置１７からの各同期信号に同期した水平および
垂直同期信号が作成され、これらの各同期信号に基づき
ビデオ信号が作成されてテレビジ璽ン装置１７に入力さ
れる。このようにして、テレビジｌン装置１７内部の画
像信号とビデオメ（１１）モリ２０からの文字情報等とが同期して重畳され同一画
面に表示される。

第５図は、第４図のシステムに用いられ、かつ、本発明
の１実施例に係わるＣＲＴコントローラの詳細な構成を
示す。同図のＣＲＴコントローラは、第３図のＣＲＴコ
ントローラと同様に、水平カウンタ２２、水平周期設定
回路２３、比較器２４、水平同期発生回路２５、垂直カ
ウンタ２７、垂直同期設定回路２８、比較器２９、垂直
同期発生回路３０、メモリアドレスカウンタ３２、およ
びメモリアドレスカウンタ制御部３３を具備するが、さ
らに水平同期位置発生回路２６、垂直同期位置発生回路
３１およびトライステートバッファ３４゜３５．３６．
３７を有する。

第５図のＣＲＴコントローラにおいては、第４図に示す
発振回路１９からのクロツクパルスＣＬＫが水平カウン
タ２２およびメモリアドレスカウンタ３２においてそれ
ぞれ計数される。水平カウンタ２２の出力はカウントデ
ータとして比較器２４に入力され水平周期設定回路２３
から出力される（１２）水平周期設定値と比較される。両者の値が一致すると、
比較器２４は１個のパルスを出力しとのパルスによって
水平カウンタ２２がリセットされる。

また、このパルスは垂直カウンタ２７にカウントクロッ
クとして入力されて計数される。垂直カウンタ２７の計
数値がカウントデータとして比較器２９に入力され垂直
同期設定回路２８から出力される垂直周期設定値と比較
される。そして、この両者のデータが一致すると垂直カ
ウンタ２７がリセットされる。とのようにして水平カウ
ンタ２２および垂直カウンタ２７はそれぞれ予め設定さ
れた計数値による計数を縁り返す。そして、水平カウン
タ２２および垂直カウンタ２７の出力がそれぞれ水平同
期発生回路２５および垂直同期発生回路３０に入力され
てそれぞれ水平および垂直同期信号ＨおよびＶが作成さ
れ、トライステートバッファ３４および３６を介して出
力される。また、比較器２４および２９が共に一致信号
を出力するとメモリアドレスカウンタ制御部３３によっ
てメモリアドレスカウンタ３２がリセットされる。とれ
によシ、メモリアドレスカウンタ３２からビデオメモリ
の１８面分の画情報を記憶する領域をアクセスするだめ
のメモリアドレスＡＤＤが順次出力される。

上述のＣＲＴコントローラにおいて、例えばテレビジ冒
ン装置側の同期信号によシ外部同期を行なう場合には、
外部同期制御信号ＣＮＴを例えば低レベルとしてトライ
ステートバッファ３４および３６をカットオフし、トラ
イステートバッファ３５および３７をオン状態とする。

これによシ、テレビジ璽ン装置側の水平および垂直同期
信号がそれぞれトライステートバッファ３５および３７
を介して水平同期位置発生回路２６および垂直同期位置
発生回路３１に入力される。そして、水平同期位置発生
回路２６および垂直同期位置発生回路３１は、それぞれ
テレビジ習ン装置から水平および垂直同期信号が入力さ
れた時点で、水平カウンタ２２および垂直カウンタ２７
に水平同期位置および垂直同期位置における各カウンタ
の同期状態における計数値をロードする。これによシ、
水平カウンタ２２および垂直カウンタ２７はそれぞれ水
平および垂直同期信号の位置で所定の計数値にセットさ
れて、テレビジョン装置の各同期信号に同期した周期で
計数を打力うことになる。力お、第５図のＣＲＴコント
ローラにおいては、テレビジョン装置側とＣＲＴコント
ローラ側とのクロックパルスの位相同期を行なわないか
ら、最小表示単位の表示のずれが生ずるととがおるが、
このずれは表示画面幅に比べてごくわずかであるから実
用上何ら問題は生じない。

発明の効果このように、本発明によれば、ＣＲＴコントローラにお
いて、外部同期信号によシ水平カウンタおよび垂直カウ
ンタを各水平走査周期および垂直走査周期ごとに初期化
するから、位相同期回路醇が不要となシ回路構成が簡略
化されると共に同期引き込み時間が最大１水平走査周期
またｉｌ：ｌ垂直走査周期となル大幅に短縮される。

【図面の簡単な説明】

第１図は従来形のＣＲＴコントローラを用いた（１５）ビデオシステムを示すブロック回路図、第２図ｉａｌお
よび（ｂ）は垂直および水平同期信号の同期状態を示す
波形図、第３図は従来形のＣＲＴコントローラの構成を
示すブロック回路図、第４図は本発明の１実施例に係わ
るＣＲＴコントローラを用いたビデオシステムの構成を
示すブロック回路図、そして第５図は本発明の１実施例
に係わるＣＲＴコントローラの構成を示すブロック回路
図である。１．１７：テレビジロン装置、２．１８：ＣＲＴコントローラ、３．１９；発振回路、４；位相同期回路、５　、２０　；ビデオメモリ、６．２１；パラレルシリアル変換回路、７．２２；水平
カウンタ、８．２３：水平周期設定回路、９．１３．２４，２９；比較器、１０．２５：水平同期発生回路、１１．２７；垂直カウンタ、１２．２８：垂直周期設定回路、（１６）１４．３０：垂直同期発生回路、１５．３２：メモリアドレスカウンタ、１６．３３：メ
モリアドレスカウンタ制御部、２６；水平同期位置発生
回路、３１：垂直同期位置発生回路、３４．３５，３６，３７：）ライステートバッファ。特許出願人富士通株式会社特許出願代理人弁理士　青　木　朗弁理士西舘和之弁理士内田幸男弁理士山口昭之

Claims

【特許請求の範囲】

水平カウンタおよび垂直カウンタの出力にもとづきそれ
ぞれ水平走査周期および垂直走査周期を規制するラスク
スキャン方式の文字画像表示装置において、外部同期信
号によシ該水平カクンタおよび該垂直カウンタ双方とも
それぞれ水平走査周期および垂直走査周期ごとに初期化
するようにしたことを特徴とする文字画像表示制御装置
。