JPS6253110B2 - - Google Patents
Info
- Publication number
- JPS6253110B2 JPS6253110B2 JP56187776A JP18777681A JPS6253110B2 JP S6253110 B2 JPS6253110 B2 JP S6253110B2 JP 56187776 A JP56187776 A JP 56187776A JP 18777681 A JP18777681 A JP 18777681A JP S6253110 B2 JPS6253110 B2 JP S6253110B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- outputs
- video
- horizontal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000005070 sampling Methods 0.000 claims description 22
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 7
- 239000002131 composite material Substances 0.000 claims description 6
- 230000000737 periodic effect Effects 0.000 claims 6
- 230000001934 delay Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 8
- 239000003990 capacitor Substances 0.000 description 6
- 230000000630 rising effect Effects 0.000 description 4
- 230000010354 integration Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/76—Television signal recording
- H04N5/91—Television signal processing therefor
- H04N5/93—Regeneration of the television signal or of selected parts thereof
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Digital Computer Display Output (AREA)
Description
【発明の詳細な説明】
本発明はブラウン管に表示された静止画などに
対応する映像信号をサンプリングしてこのサンプ
リングデータをプリントするビデオコピー装置に
関する。特に本発明はこのビデオコピー装置の映
像信号サンプリング回路にビデオコピータイミン
グ信号を出力するビデオコピータイミング信号発
生回路に関する。
対応する映像信号をサンプリングしてこのサンプ
リングデータをプリントするビデオコピー装置に
関する。特に本発明はこのビデオコピー装置の映
像信号サンプリング回路にビデオコピータイミン
グ信号を出力するビデオコピータイミング信号発
生回路に関する。
この種の映像信号サンプリング回路では、第１
図に示すように、垂直同期信号を基準にして垂直
方向のサンプリング位置を指定した後、水平同期
信号を基準にして水平方向のサンプリング位置を
指定し、これによつて任意の画素位置における映
像信号を、この垂直軸方向を１サンプリング単位
SPGとしてサンプリングし、そのサンプリングデ
ータを１垂直軸または複数垂直軸の画素数に対応
したメモリ容量のデータバツフアに順次格納する
ようにしている。第２図がこの映像信号サンプリ
ング回路の回路図である。１はサンプリングすべ
き水平走査ライン上の画素位置を表わす信号HP
を出力するカウンタで、例えば１垂直軸の走査が
終了する毎に与えられるインクリメント信号H.
INCによつてその内容が更新される。２はこのカ
ウンタ１の出力信号HPを水平同期信号に基づく
ビデオコピータイミング信号の発生タイミングで
取込み、その後画素信号DOT（１画素に対応す
るパルス）をカウントしてそのキヤリイ出力をサ
ンプリングすべき水平走査ライン上の画素位置に
対応したタイミング信号TMとして各水平走査期
間に出力するプリセツトカウンタである。３は、
このプリセツトカウンタ２から出力されるタイミ
ング信号TMによつて映像信号VDを取込み、サ
ンプリングデータSDとして、データバツフア４
に出力するシフトレジスタである。
図に示すように、垂直同期信号を基準にして垂直
方向のサンプリング位置を指定した後、水平同期
信号を基準にして水平方向のサンプリング位置を
指定し、これによつて任意の画素位置における映
像信号を、この垂直軸方向を１サンプリング単位
SPGとしてサンプリングし、そのサンプリングデ
ータを１垂直軸または複数垂直軸の画素数に対応
したメモリ容量のデータバツフアに順次格納する
ようにしている。第２図がこの映像信号サンプリ
ング回路の回路図である。１はサンプリングすべ
き水平走査ライン上の画素位置を表わす信号HP
を出力するカウンタで、例えば１垂直軸の走査が
終了する毎に与えられるインクリメント信号H.
INCによつてその内容が更新される。２はこのカ
ウンタ１の出力信号HPを水平同期信号に基づく
ビデオコピータイミング信号の発生タイミングで
取込み、その後画素信号DOT（１画素に対応す
るパルス）をカウントしてそのキヤリイ出力をサ
ンプリングすべき水平走査ライン上の画素位置に
対応したタイミング信号TMとして各水平走査期
間に出力するプリセツトカウンタである。３は、
このプリセツトカウンタ２から出力されるタイミ
ング信号TMによつて映像信号VDを取込み、サ
ンプリングデータSDとして、データバツフア４
に出力するシフトレジスタである。
ところで、テレビジヨン受像機の場合、パーソ
ナルコンピユーター等のブラウン管デイスプレイ
装置の場合と異なりインタレス方式のため、第３
図のように同期信号中に等価パルスが垂直同期信
号の直前と直後に1/2Ｈ（Ｈ：水平走査期間）の
間隔で連続して存在する。このため、テレビジヨ
ン受像機のブラウン管に画面表示された静止画な
どに対応する画像信号をサンプリングするとき
に、映像信号サンプリング回路のプリセツトカウ
ンタに印加されるビデオコピータイミング信号が
水平同期信号に基づいて発生する前に等価パルス
に基づいて発生する。したがつて、例えば画面に
向かつて左端から右側へ順次サンプリングしてい
くと、画面左半分は正常にサンプリングされる
が、画面右半分は垂直同期信号の後最初の水平同
期信号の間に存在する等価パルスの個数だけサン
プリング位置がずれ、これをプリントした場合、
第４図のように、右半分が下方にずれた状態とな
る。
ナルコンピユーター等のブラウン管デイスプレイ
装置の場合と異なりインタレス方式のため、第３
図のように同期信号中に等価パルスが垂直同期信
号の直前と直後に1/2Ｈ（Ｈ：水平走査期間）の
間隔で連続して存在する。このため、テレビジヨ
ン受像機のブラウン管に画面表示された静止画な
どに対応する画像信号をサンプリングするとき
に、映像信号サンプリング回路のプリセツトカウ
ンタに印加されるビデオコピータイミング信号が
水平同期信号に基づいて発生する前に等価パルス
に基づいて発生する。したがつて、例えば画面に
向かつて左端から右側へ順次サンプリングしてい
くと、画面左半分は正常にサンプリングされる
が、画面右半分は垂直同期信号の後最初の水平同
期信号の間に存在する等価パルスの個数だけサン
プリング位置がずれ、これをプリントした場合、
第４図のように、右半分が下方にずれた状態とな
る。
本発明は上述の欠点を解決した、つまりテレビ
ジヨン受像機の画像信号をサンプリングする場合
に、等価パルスのためにサンプリング位置が画面
中央を境にしてずれるという現象を防止したビデ
オコピータイミング信号発生回路を提供すること
にある。
ジヨン受像機の画像信号をサンプリングする場合
に、等価パルスのためにサンプリング位置が画面
中央を境にしてずれるという現象を防止したビデ
オコピータイミング信号発生回路を提供すること
にある。
このような目的を達成するために本発明のビデ
オコピータイミング信号発生回路は、同期信号の
積分回路と、この積分回路の出力の所定のスレシ
ホルドレベルでスイツチングする回路と、複数の
フリツプフロツプおよびナンド回路とからなり、
垂直同期信号の後の第２番目以降の水平同期信号
に基づいてビデオコピータイミング信号を発生さ
せ、映像信号サンプリング回路に出力するもので
ある。
オコピータイミング信号発生回路は、同期信号の
積分回路と、この積分回路の出力の所定のスレシ
ホルドレベルでスイツチングする回路と、複数の
フリツプフロツプおよびナンド回路とからなり、
垂直同期信号の後の第２番目以降の水平同期信号
に基づいてビデオコピータイミング信号を発生さ
せ、映像信号サンプリング回路に出力するもので
ある。
以下、本発明を実施例図面に従つて説明する。
第５図は本発明の一実施例に係るビデオコピータ
イミング信号発生回路を示す回路図である。端子
T1は、同期信号分離回路で分離された同期信号
S1が入力される端子で、抵抗R1を経てトランジ
スタTR1のベースに、抵抗R4を経てトランジスタ
TR2のベースに、そして電源＋B1にそれぞれ接続
されている。抵抗R1とトランジスタTR1のベース
の間にはコンデンサC1と抵抗R2が接地されてい
る。抵抗R1とコンデンサC1からなる回路は同期
信号S1の積分回路である。電源＋B1、抵抗R2、
抵抗R3、トランジスタTR1からなる回路は同期信
号S1を積分した後、増幅する回路である。１１は
インバータで、同期信号S1の積分かつ、増幅後の
信号を反転し、信号S2としてフリツプフロツプ１
２のクリヤ端子CLRおよび端子T2からビデオコ
ピー装置の主制御部である図示しないマイクロコ
ンピユータのカウンタに出力する。抵抗R4はト
ランジスタTR2に加わるベース電流を制限する。
また同期信号S1はトランジスタTR2で増幅された
後、トランジスタTR2のコレクタとトランジスタ
TR3のベースの間に接続される積分回路すなわ
ち、接地された抵抗R5およびコンデンサC2で積
分される。抵抗R6はコンデンサC2とトランジス
タTR3のベースの間のインピーダンスを高くす
る。トランジスタTR3は信号S3が抵抗R6を通過し
た後の信号によつてスイツチング動作し、信号S4
を第１のフリツプフロツプ１２のクロツクパルス
入力端子Ckおよび第２のフリツプフロツプ１３
のデータ入力端子Ｄに印加する。抵抗R7はトラ
ンジスタTR3を動作させるための抵抗である。＋
B2はトランジスタTR2およびトランジスタTR3を
動作させると同時に、抵抗R6および抵抗R7と共
に、トランジスタTR3がスイツチング動作するレ
ベル、つまりスレツシユホールド・レベルを設定
する電源である。１２，１３，１４はそれぞれ第
１のフリツプフロツプ、第２のフリツプフロツ
プ、第３のフリツプフロツプで、いずれも負論理
で動作する。第１のフリツプフロツプ１２のデー
タ入力端子Ｄとプリセツト端子PR、第２のフリ
ツプフロツプ１３のプリセツト端子PR、第３の
フリツプフロツプ１４のプリセツト端子PRとク
リヤ端子CLRはいずれも電源＋B2に接続され常
にハイレベルとなつている。第１のフリツプフロ
ツプ１２のクロツクパルス入力端子Ckには、ト
ランジスタTR3でスイツチングされた信号S4が入
力され、クリヤ端子CLRには、同期信号S1を積
分かつ増幅後に反転した信号S2が入力され、出力
端子Ｑから信号S5が第２のフリツプフロツプ１３
のクリヤ端子CLRに出力される。第２のフリツ
プフロツプ１３のデータ入力端子Ｄには、トラン
ジスタTR3でスイツチングされた信号S4が入力さ
れ、クロツクパルス入力端子Ckには入力端子T3
を経て図示しない発振回路から例えば20MHzのク
ロツクパルスが入力される。この第２フリツプフ
ロツプ１３はその反転出力端子から出力信号S6
を第３のフリツプフロツプ１４のデータ入力端子
Ｄおよびナンドゲート１５に出力する。第３のフ
リツプフロツプ１４のデータ入力端子Ｄには第２
のフリツプフロツプ３の反転出力端子からの出
力信号S6が入力され、クロツクパルス入力端子
Ckには第２のフリツプフロツプと同じく20MHz
のクロツクパルスが入力端子T3から入力され、
その反転出力端子からナンドゲート１５へ信号
S7が出力される。ナンドゲート１５は第２のフリ
ツプフロツプ１３の反転出力端子からの出力信
号S6および第３のフリツプフロツプ１４の反転出
力端子からの出力信号S7にもとづいて、信号S8
を第２図の映像信号サンプリング回路のプリセツ
トカウンタ２に出力する。
第５図は本発明の一実施例に係るビデオコピータ
イミング信号発生回路を示す回路図である。端子
T1は、同期信号分離回路で分離された同期信号
S1が入力される端子で、抵抗R1を経てトランジ
スタTR1のベースに、抵抗R4を経てトランジスタ
TR2のベースに、そして電源＋B1にそれぞれ接続
されている。抵抗R1とトランジスタTR1のベース
の間にはコンデンサC1と抵抗R2が接地されてい
る。抵抗R1とコンデンサC1からなる回路は同期
信号S1の積分回路である。電源＋B1、抵抗R2、
抵抗R3、トランジスタTR1からなる回路は同期信
号S1を積分した後、増幅する回路である。１１は
インバータで、同期信号S1の積分かつ、増幅後の
信号を反転し、信号S2としてフリツプフロツプ１
２のクリヤ端子CLRおよび端子T2からビデオコ
ピー装置の主制御部である図示しないマイクロコ
ンピユータのカウンタに出力する。抵抗R4はト
ランジスタTR2に加わるベース電流を制限する。
また同期信号S1はトランジスタTR2で増幅された
後、トランジスタTR2のコレクタとトランジスタ
TR3のベースの間に接続される積分回路すなわ
ち、接地された抵抗R5およびコンデンサC2で積
分される。抵抗R6はコンデンサC2とトランジス
タTR3のベースの間のインピーダンスを高くす
る。トランジスタTR3は信号S3が抵抗R6を通過し
た後の信号によつてスイツチング動作し、信号S4
を第１のフリツプフロツプ１２のクロツクパルス
入力端子Ckおよび第２のフリツプフロツプ１３
のデータ入力端子Ｄに印加する。抵抗R7はトラ
ンジスタTR3を動作させるための抵抗である。＋
B2はトランジスタTR2およびトランジスタTR3を
動作させると同時に、抵抗R6および抵抗R7と共
に、トランジスタTR3がスイツチング動作するレ
ベル、つまりスレツシユホールド・レベルを設定
する電源である。１２，１３，１４はそれぞれ第
１のフリツプフロツプ、第２のフリツプフロツ
プ、第３のフリツプフロツプで、いずれも負論理
で動作する。第１のフリツプフロツプ１２のデー
タ入力端子Ｄとプリセツト端子PR、第２のフリ
ツプフロツプ１３のプリセツト端子PR、第３の
フリツプフロツプ１４のプリセツト端子PRとク
リヤ端子CLRはいずれも電源＋B2に接続され常
にハイレベルとなつている。第１のフリツプフロ
ツプ１２のクロツクパルス入力端子Ckには、ト
ランジスタTR3でスイツチングされた信号S4が入
力され、クリヤ端子CLRには、同期信号S1を積
分かつ増幅後に反転した信号S2が入力され、出力
端子Ｑから信号S5が第２のフリツプフロツプ１３
のクリヤ端子CLRに出力される。第２のフリツ
プフロツプ１３のデータ入力端子Ｄには、トラン
ジスタTR3でスイツチングされた信号S4が入力さ
れ、クロツクパルス入力端子Ckには入力端子T3
を経て図示しない発振回路から例えば20MHzのク
ロツクパルスが入力される。この第２フリツプフ
ロツプ１３はその反転出力端子から出力信号S6
を第３のフリツプフロツプ１４のデータ入力端子
Ｄおよびナンドゲート１５に出力する。第３のフ
リツプフロツプ１４のデータ入力端子Ｄには第２
のフリツプフロツプ３の反転出力端子からの出
力信号S6が入力され、クロツクパルス入力端子
Ckには第２のフリツプフロツプと同じく20MHz
のクロツクパルスが入力端子T3から入力され、
その反転出力端子からナンドゲート１５へ信号
S7が出力される。ナンドゲート１５は第２のフリ
ツプフロツプ１３の反転出力端子からの出力信
号S6および第３のフリツプフロツプ１４の反転出
力端子からの出力信号S7にもとづいて、信号S8
を第２図の映像信号サンプリング回路のプリセツ
トカウンタ２に出力する。
次に第５図の回路の動作について、第６図の波
形図にもとづいて説明する。端子T1から入力さ
れ、等価パルスを含む負の同期信号S1は、抵抗
R1、コンデンサC1からなる回路で積分され、か
つトランジスタTR1で増幅され、インバータ１１
で反転され、信号S2を端子T2からマイクロコン
ピユータのカウンタおよびフリツプフロツプ１２
のクリヤ端子CLRに出力する。同じく同期信号
S1はトランジスタTR2で増幅された後、抵抗R5お
よびコンデンサC2からなる回路で積分され信号
S3となる。信号S3は抵抗R6を通過した後、トラ
ンジスタTR3でスイツチングされる。すなわち、
信号S3がスレシホールド電圧ＶTH以下になるとパ
ルスが立上がり、スレシホールド電圧ＶTH以上に
なると立下がる。第１のフリツプフロツプ１２の
出力端子Ｑからの出力信号S5は最初“１”の初期
状態にあり、クリヤ端子CLRの入力信号S2の立
下がりで“１”から“０”に反転し、次にクロツ
クパルス入力端子の入力信号S4の立上がりで
“０”から“１”に変化し、以後クロツクパルス
入力端子の入力信号S4の変化にかかわらず“１”
の状態を保つ。第２のフリツプフロツプ１３の反
転出力端子からの出力信号S6は最初“０”の初
期状態にあり、データ入力端子Ｄの入力信号S4の
立下がりで“０”から“１”に反転し、そして以
後入力信号S4の立上がり、立下がりに対応して立
下がり、立上がりを繰り返す。ただし、出力信号
S6の立上がり、立下がりのタイミングは20MHzの
クロツクパルスのタイミングの分だけずれる。第
３のフリツプフロツプ１４の反転出力端子から
の出力信号S7は、データ入力端子Ｄの入力信号S6
と、20MHzのクロツクパルスのタイミングの分だ
けずれて反対の関係になる。ナンドゲート１５は
入力信号である第２のフリツプフロツプ１３の出
力信号S6および第３のフリツプフロツプ１４の出
力信号S7が共に“０”のとき、負のパルスの出力
信号S8をビデオコピータイミング信号として第２
図の映像信号サンプリング回路のプリセツトカウ
ンタ２に対して出力する。その結果、等価パルス
を含む複号同期信号S1の垂直同期信号の後の第２
番目以降の水平同期信号にもとづいたビデオコピ
ータイミング信号を発生させることができる。
形図にもとづいて説明する。端子T1から入力さ
れ、等価パルスを含む負の同期信号S1は、抵抗
R1、コンデンサC1からなる回路で積分され、か
つトランジスタTR1で増幅され、インバータ１１
で反転され、信号S2を端子T2からマイクロコン
ピユータのカウンタおよびフリツプフロツプ１２
のクリヤ端子CLRに出力する。同じく同期信号
S1はトランジスタTR2で増幅された後、抵抗R5お
よびコンデンサC2からなる回路で積分され信号
S3となる。信号S3は抵抗R6を通過した後、トラ
ンジスタTR3でスイツチングされる。すなわち、
信号S3がスレシホールド電圧ＶTH以下になるとパ
ルスが立上がり、スレシホールド電圧ＶTH以上に
なると立下がる。第１のフリツプフロツプ１２の
出力端子Ｑからの出力信号S5は最初“１”の初期
状態にあり、クリヤ端子CLRの入力信号S2の立
下がりで“１”から“０”に反転し、次にクロツ
クパルス入力端子の入力信号S4の立上がりで
“０”から“１”に変化し、以後クロツクパルス
入力端子の入力信号S4の変化にかかわらず“１”
の状態を保つ。第２のフリツプフロツプ１３の反
転出力端子からの出力信号S6は最初“０”の初
期状態にあり、データ入力端子Ｄの入力信号S4の
立下がりで“０”から“１”に反転し、そして以
後入力信号S4の立上がり、立下がりに対応して立
下がり、立上がりを繰り返す。ただし、出力信号
S6の立上がり、立下がりのタイミングは20MHzの
クロツクパルスのタイミングの分だけずれる。第
３のフリツプフロツプ１４の反転出力端子から
の出力信号S7は、データ入力端子Ｄの入力信号S6
と、20MHzのクロツクパルスのタイミングの分だ
けずれて反対の関係になる。ナンドゲート１５は
入力信号である第２のフリツプフロツプ１３の出
力信号S6および第３のフリツプフロツプ１４の出
力信号S7が共に“０”のとき、負のパルスの出力
信号S8をビデオコピータイミング信号として第２
図の映像信号サンプリング回路のプリセツトカウ
ンタ２に対して出力する。その結果、等価パルス
を含む複号同期信号S1の垂直同期信号の後の第２
番目以降の水平同期信号にもとづいたビデオコピ
ータイミング信号を発生させることができる。
本発明は以上説明したように、垂直同期信号の
後の２番目以降の水平同期信号に基づいてビデオ
コピータイミング信号を発生させるようにしたの
で、インタレス方式のために同期信号に等価パル
スが含まれるテレビ受像機の画像信号をサンプリ
ングする場合に、サンプリング位置がずれること
がないという効果を有する。
後の２番目以降の水平同期信号に基づいてビデオ
コピータイミング信号を発生させるようにしたの
で、インタレス方式のために同期信号に等価パル
スが含まれるテレビ受像機の画像信号をサンプリ
ングする場合に、サンプリング位置がずれること
がないという効果を有する。
第１図は映像信号のサンプリング動作の説明
図、第２図は映像信号のサンプリング回路の回路
図、第３図はパーソナル・コンピユータ等のブラ
ウン管デイスプレイ装置の同期信号の波形図、第
４図は従来のビデオコピータイミング信号発生回
路でテレビジヨン受像機の画像信号をサンプリン
グし、プリントしたときの図、第５図は本発明に
係るビデオコピー・タイミング信号発生回路の一
実施例回路図、第６図はその波形図である。 S1……複合同期信号、１２……第１のフリツプ
フロツプ、１３……第２のフリツプフロツプ、１
４……第３のフリツプフロツプ、１５……ナンド
回路、S8……ビデオコピータイミング信号。
図、第２図は映像信号のサンプリング回路の回路
図、第３図はパーソナル・コンピユータ等のブラ
ウン管デイスプレイ装置の同期信号の波形図、第
４図は従来のビデオコピータイミング信号発生回
路でテレビジヨン受像機の画像信号をサンプリン
グし、プリントしたときの図、第５図は本発明に
係るビデオコピー・タイミング信号発生回路の一
実施例回路図、第６図はその波形図である。 S1……複合同期信号、１２……第１のフリツプ
フロツプ、１３……第２のフリツプフロツプ、１
４……第３のフリツプフロツプ、１５……ナンド
回路、S8……ビデオコピータイミング信号。
Claims (1)
- 【特許請求の範囲】 １ サンプリングすべき水平走査ライン上の画素
位置を表わす信号を出力するカウンタと、該カウ
ンタの出力信号を水平同期信号の発生タイミング
で取込み、この後画素信号をカウントしてサンプ
リングすべき水平走査ライン上の画素位置に対応
したタイミング信号を出力するプリセツトカウン
タと、該プリセツトカウンタから出力される前記
タイミング信号により複合映像信号をサンプリン
グし、サンプリングデータとして画面垂直周期の
単位でデータバツフアに出力するシフトレジスタ
とからなる画面表示された複合映像信号の映像信
号サンプリング回路と、前記プリセツトカウンタ
に前記カウンタの出力信号を水平同期信号の発生
タイミングで取込むビデオコピータイミング信号
を出力するビデオコピータイミング信号発生回路
と、前記データバツフアの内容を印字する印字機
構と、前記映像信号サンプリング回路、前記ビデ
オコピータイミング信号発生回路そして前記印字
機構を制御する主制御部とからなるビデオコピー
装置において、 複合同期信号を積分することによつて垂直走査
期間を表わす垂直周期信号を出力する第１積分回
路と、 前記複合期信号を積分することによつて水平走
査期間を表わす水平周期信号を出力する第２積分
回路と、 前記水平周期信号に応答して１水平走査期間ご
とに１回反転する連続した２値信号を出力するス
イツチング回路と、 前記水平周期信号より短い周期のクロツクパル
スによつて駆動され、前記垂直周期信号が与えら
れることによつて前記垂直走査期間においてのみ
前記２値信号の受け入れを可能とされ、この受け
入れられた２値信号を前記クロツクパルスの１ク
ロツク周期分だけ遅延しかつ、これを反転するこ
とによつて前記２値信号と逆相の反転２値信号を
作成し、この反転２値信号と前記受け入れられた
２値信号とを出力する回路と、 この回路から出力される両信号の論理積をとる
ことによつて得るパルス信号を前記ビデオコピー
タイミング信号として前記プリセツトカウンタへ
与えるゲート回路とからなるビデオコピータイミ
ング信号発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56187776A JPS5890877A (ja) | 1981-11-25 | 1981-11-25 | ビデオコピ−タイミング信号発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56187776A JPS5890877A (ja) | 1981-11-25 | 1981-11-25 | ビデオコピ−タイミング信号発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5890877A JPS5890877A (ja) | 1983-05-30 |
| JPS6253110B2 true JPS6253110B2 (ja) | 1987-11-09 |
Family
ID=16212009
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56187776A Granted JPS5890877A (ja) | 1981-11-25 | 1981-11-25 | ビデオコピ−タイミング信号発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5890877A (ja) |
-
1981
- 1981-11-25 JP JP56187776A patent/JPS5890877A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5890877A (ja) | 1983-05-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2680090B2 (ja) | フィールド判別装置 | |
| KR930006455B1 (ko) | 화상 신호 발생 장치 | |
| US6812915B2 (en) | Liquid crystal display device | |
| JPS62102671A (ja) | ２画面テレビ受像機 | |
| EP0366124A1 (en) | Field discrimination circuit | |
| US4876598A (en) | Apparatus for digitizing a composite video signal | |
| US4797743A (en) | Video memory control device | |
| JP3154190B2 (ja) | 汎用走査周期変換装置 | |
| JPS6253110B2 (ja) | ||
| JP3909965B2 (ja) | 映像信号周波数変換装置 | |
| JPS5857027B2 (ja) | セイシガゾウジユシンソウチ | |
| US4789856A (en) | Display apparatus with interface cable for transfering image data to CRT in parallel format | |
| JP3058103B2 (ja) | 映像ミュート信号発生回路 | |
| JPS6112184A (ja) | 走査速度変換回路 | |
| JP3249306B2 (ja) | 同期分離回路 | |
| JP3083031B2 (ja) | 文字放送装置 | |
| KR100190653B1 (ko) | 프레임그래버의 수평블랭크신호 발생장치 | |
| JPH113066A (ja) | 液晶表示装置 | |
| KR910001516B1 (ko) | Pip 텔레비젼의 수직어드레스 발생회로 | |
| JPS6160088A (ja) | 画像表示装置 | |
| JPS6217767B2 (ja) | ||
| JPH08140019A (ja) | 画像表示装置 | |
| JPH09294252A (ja) | サンプリング装置 | |
| JPS5870690A (ja) | 駆動信号発生回路 | |
| JPH02131685A (ja) | ハードコピー方式 |