JPS6142043A - 監視装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は情報処理装置で使用される監視装置に関し、特
にその入出力制御回路に関する。

（従来の技術） 最近、情報処理装置の複雑化に伴って監視装置が各穫装
置と接続されて使用され、各装置の稼動状態や警報の表
示、電ｆｌＡ操作、切替え操作が１箇所で集中して行わ
れている。

斯かる監視装置の機能には種々のものがあるが、通常、
他の理論装置と同様に監視装置を制御する命令群、また
はマイクロ命令群を使って組立てられたプログラムによ
って操作する方法が一般的である。

従来、この糧の監視装置では監視の対象となるシステム
の構成が決定された後に、システムの運用方法と絡めて
仕様が決定されていたため、−品一葉的な設計となって
システム個別の開発部分が多く、多大な開発工数を必要
として−た。

また、今日のように多種多様な装置から構成されるシス
テムにおいては、監視装置とのインターフェースも多種
多様なものとなり、監視装置に汎用性が要求されていた
。

（発明が解決すべき問題点） 以上の問題を解決するため、これらのインターフェース
を直接全部取込むことは、ハードウェア量が非常に大き
くなり実用上の欠点になっていた。さらに、システムに
対して増設等の構成変更が生じた場合には、監視装置に
大規模な改造全件う変更が必要となってくると云う欠点
があった。

本発明の目的は、監視装置に複数台に及んで接続される
対象装置のなかから任意の装置を選択し、入出力データ
の転送方法としてｂったん標準的な共通のインターフェ
ースを通してから個々の装置と接続し、各インターフェ
ース間の相違を個々に吸収するためのハードウェアをイ
ンターフェース変換部として追加することにより上記欠
点を除去し、監視装置の共通化を計ってシステム国有部
分を可能なかぎり少なくし、開発工数の削減と、システ
ム構成の変更とに柔軟に対応できるように構成した監視
装置を提供することにある。

Ｃ問題点を解決するための手段） 本発明による監視装置は、第１および第２のメモリエリ
アと、セレクタと、一対のアドレスポインタと、一対の
レジスタと、インターフェース変換部と、制御回路とを
具備して構成したものである。

第１のメモリエリアは、複数の監視の対象となる装置を
それぞれ識別するためのデバイスアドレス、およびひと
つの装置内で複数のデータを取扱うための装置内アドレ
スを組合せて格納するためのものである。

第２のメモリエリアは、第１のメモリエリアの内容と一
対で使用され、複数の対象となる装置に対する入出力デ
ータを格納するためのものである。

セレクタは、第１および第２のメモリエリアを交互に選
択するためのものである。

一対のアドレスポインタは、第１および第２のメモリエ
リアの内部のメモリアドレスをそれぞれ指定する九めの
ものである。

一対のレジスタは、第１および第２のメモリエリアと複
数の監視の対象となる装置との間で授受されるデータを
一時的に格納するためのものである。

インターフェース変換部は、一対のレジスタと複数の対
象となる装置との間でインターフェースを共通化するた
めのものである。

制御回路は、第１および第２のメモリエリアをそれぞれ
交互にアクセスするのに必要なセレクタ制御信号、なら
びにインターフェース変換部を制御してインターフェー
スを共通化するためのインターフェース制御信号全送出
するためのものである。

（実施例） 次に、本発明の一実施例について図面を使って説明する
。

本発明を適用した監視装置は、メモリに格納されたマイ
クロプログラムおよび上位装置からのソフトウェアによ
り制御されるものである。

第１図は本発明による監視装置の一実施例を示すブロッ
ク図である。第１図において、１は監視装置、２〜４は
監視の対象となる個々の対象装置、１０は監視装＃ｌの
プログラムを格納するためのメモリ、１１は監視の対象
となる装置を識別する念めの情報としてのデバイスアド
レスおよびひとつの装置で複数のデータを取扱うための
情報としてのアドレスを組合わせて格納するための第１
のメモリエリア、１２は第１のメモリエリア１１のアド
レスセットと一対で使用され、対象装置２〜４との入出
力データを格納するた罎の第２のメモリエリア、２１は
第１のメモリエ１７７１１の内部の番地を示すためのア
ドレスポインタ、２２は第２のメモリエリア１２の内部
の番地を示すためのアドレスポインタ、２４はメモリア
クセスの際にアドレスポインタ２１　、２２のいずれの
値を用いるかを選択するためのセレクタ、２０は制御回
路、２３はメモリアクセスのシーケンスを示すファース
ト／ラスト形フリップフａツブである。ファースト／ラ
スト形フリップフａツブ２３にセットされた値によって
、第１および第２のメモリエリア１１　、１２のうちの
どのメモリエリアにアクセスするかが判断される。

第１図において、２５はアドレスポインタ２１によって
示されたメモリ１０の内容を一時的に格納する念めのレ
ジスタであり、２６はアドレスポインタ２２によって示
されたメモリｌＯの番地への入出力データを一時的に格
納するためのレジスタである。２８はレジスタ２５．２
６を含むレジスタ群である。３１はインターフェース変
換部であり、監視装置の内部の標準インターフェースと
個々の装置インターフェースとの整合をとり、信号のレ
ベル、極性、ならびにタイミングの相違を吸収する部分
である。制御回路２０はメモリ１０のアクセスに必要な
セレクタ制御信号、およびインターフェース変換部３１
に必要なインターフェース制御信号を送出する。監視装
置ｌの内部ではメモリ１０のアクセス単位は８ビツトと
なるため、内部のデータバスは８ビツト構成となってい
る。２７は制御回路２０に含まれ、−回の起動で転送さ
れるデータ長をセットするためのレングスカウンタであ
る。

以上が、本発明による監視装置の一実施例を示すハード
ウェア構成である。

次に、この監視装置ｌの入出力制御回路の動作について
詳細に説明する。まず、監視の対象となる対象装置へデ
ータが出力される場合には、第１のメモリエリア１１に
はデータを転送したい装置のデバイスアドレスおよび装
置内アドレスの組合せを格納し、第２のメモリエリア１
２には出力したいデータを書込んでおく。第１のメモリ
エリア１１に格納されたアドレスセットと、第２のメモ
リエリア１２のデータとはそれぞれのエリアの先頭番地
から１対ｌに対応しており、第１のメモリエリア１１の
ｎ番目のアドレスセットに対しては、第２のメモリエリ
ア１２のｎ番目のデータが出力されるようになっている
。これらのメモリエリア１１　、１２への書込みは、マ
イクロプログラムおよびソフトウェアによって自由に行
うことができ、特定の装置の特定のアドレスに対するデ
ータの出力や、接続された全装置の全アドレスに対して
のデータ出力も可能となり、メモリエリア１１　、１２
の内容を変更することによってシステム内部の装置構成
の変更に対して柔軟に対応することができる。

アドレスポインタ２１　、２２は起動時にそれぞれ第１
および第２のメモリエリア１１．１２の先頭番地がセッ
トされており、最初に、アドレスポインタ２１で示され
る番地のメモリ１０の内容がレジスタ２５に一時的に格
納される。次に、制御回路２０の内部のファースト／ラ
スト形フリップフロップ２３が反転し、セレクタ２４に
よってアドレスポインタ２２の値がメモリアクセス番地
として使用され、第２のメモリエリア１２から読出され
たデータはレジスタ２６に格納される。レジスタ２５　
、２６の両方にデータが格納されると、インターフェー
ス変換部３１全通してレジスタ２５にセットされたデバ
イスアドレスによって指定される装置に対して、制御回
路２ｏはデータの受取りを要求する。データが受取られ
るとアドレスポインタ２１．２２が更新され、メモリエ
リア１１　、１２のそれぞれ次の番地の内容がレジスタ
２５．２６にセットされる。

以下同様にして、あらかじめ指定されたレングスカウン
タ２７の値がＯＶｃなるまで、監視の対象となる対象装
置に指定され念アドレスへデータが繰返して転送される
。これらの一連の動作は、いったん起動されると、転送
が終了するまではマイクロプログラム、およびソフトウ
エアの助けや、監視装置１の内部の中央処理装置の制御
を必要としないＤＭＡ方式によって直接行われる。従っ
て、メモリ１ｏと各装置２〜４との間で直接データが転
送され、データ転送の高速化が計られている。

次に、監視の対象（なっている装置からデータが入力さ
れる場合には、第１のメモリエリア１１にはデータの出
力と同様に、データ転送の対象となる対象装置のデバイ
スアドレスおよび装譬内アドレスの組合せを格納する。

この場合、第２のメモリエリア１２は最初に空になって
伐る。

アドレスポインタ２１．２２にはそれぞれメモリエリア
１１．１２の先頭番地がセットされており第１のメモリ
エリア１１から読出された内容がレジスタ２５に格納さ
れると、インターフェース変換部３１を通してデバイス
アドレスによっテ指定される装置に対して制御回路２０
からデータの出力を要求する。対象装置からのデータを
受取シ、一時的にレジスタ２６にこのデータを格納する
と、制御回路２０はファースト／ラスト型フリップフロ
ップ２３を反転し、レジスタ２６″の内容をアドレスポ
インタ２２で示される第２のメモリエリア１２に書込む
。以下同様にして、レングスカウンタ２７の内容が０に
なるまで上記の動作が繰返される。マイクロプログラム
およびソフトウェアは、第２のメモリエリア１２の内容
に応じ”Ｃ各対象装置の状態を監視する。

なお、既に説明したように入出力制御回路は監視装置に
接続された対象装量２〜４との間で各種インターフェー
ス信号を直接入力せず、インターフェース変換部３１を
通して、いったん監視装置ｌの内部の標準インターフェ
ースに変換してからメモリ１０との間でデータの転送を
行っている。これによシ、監視装置１の汎用性の増大、
〉よびハードウェア量の削減、ならびにシステムの構成
変更に対して柔軟な対応が可能となる。

以上により、本発明の実施例を参照して詳細に説明した
が、本発明は上記実施例に限定されることなく、次のよ
うに拡張することができる。

（１）メモリ上の２つのエリア１１．１２は独立したエ
リアに限定されず、例えば、アドレスセットとデータと
が１バイトずつ交互に格納されるような形式でもよい。

この場合には、アドレスポインタはひとつで済む。

（２）アドレスセットおよびデータは８ビツトに限定さ
れず、装置を識別するための情報と、入出力データとの
組合せによシ可能な任嫌のビット長に拡張できる。

（発明の効果） 本発明は以上説明したように、監視装置に接続された装
置とのインターフェースを、いったん監視装置の内部の
標準インターフェースに変換してからメモリとデータと
の授受を行うことができるように構成することによシ、
監視装置の汎用性と、ハードウェア量の削減と、システ
ムの構成変更とに柔軟に対応できるという効果がある。

【図面の簡単な説明】

第１図は、本発明による監視装置の一実施例を示すブロ
ック図である。 ｌ・・・監視装置　　　２〜４・・・対象装置１０・・
・メモリ　　　　１１　、１２・・・メモリエリア２０
・・・制御回路 ２１　、２２・・・アドレスポインタ ２３・・・フリップフロップ　　２４・・・セレクタ２
５．２６・・・レジスタ　　　２７・・・レングスカウ
ンタ２８・・ｅレジスタ群

Claims (1)

【特許請求の範囲】
1. 複数の監視の対象となる装置をそれぞれ識別するための
   デバイスアドレス、およびひとつの装置内で複数のデー
   タを取扱うための装置内アドレスを組合せて格納するた
   めの第１のメモリエリアと、前記第１のメモリエリアの
   内容と一対で使用され、前記複数の対象となる装置に対
   する入出力データを格納するための第２のメモリエリア
   と、前記第１および第２のメモリエリアを交互に選択す
   るためのセレクタと、前記第１および第２のメモリエリ
   アの内部のメモリアドレスをそれぞれ指定するための一
   対のアドレスポインタと、前記第１および第２のメモリ
   エリアと前記複数の監視の対象となる装置との間で授受
   されるデータを一時的に格納するための一対のレジスタ
   と、前記一対のレジスタと前記複数の対象となる装置と
   の間でインターフェースを共通化するためのインターフ
   ェース変換部と、前記第１および第２のメモリエリアを
   それぞれ交互にアクセスするのに必要なセレクタ制御信
   号、ならびに前記インターフェース変換部を制御して前
   記インターフェースを共通化するためのインターフェー
   ス制御信号を送出するための制御回路とを具備して構成
   したことを特徴とする監視装置。