JPH01144147A - 入出力バス延長方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔目　次〕 概要 産業上の利用分野 従来の技術（第４図、第５図） 発明が解決しようとする問題点 問題点を解決するための手段（第１図）作用 実施例（第２図、第３図） 発明の効果 〔概　要〕 チャネル制御装置と、この配下の入出力バスに収容され
る入出力制御装置との間の距離を延長する入出力バス延
長方式において、 延長された入出力バスに収容される入出力制御装置と、
チャネル制御装置に直結される入出力制御装置の各アド
レスの設定が同一であっても、ともに接続収容すること
ができることを目的とし、チャネル制御装置と入出力制
御装置との間に、データ伝送路を介して接続される疑似
人出力制御装置と疑似チャネル制御装置とを配置し、そ
の間の入出力バスを延長する構成において、疑似入出力
制御装置に、チャネル制御に基づいて入出力制御情報が
格納されるアドレスの下位アドレスを抽出してデータ伝
送路上に送出する下位アドレス抽出手段を備え、疑似チ
ャネル制御装置に、転送された下位アドレスと、あらか
じめ設定されている上位アドレスとを合成してチャネル
制御対応のアドレスに変換するアドレス変換手段を備え
て構成する。

〔産業上の利用分野〕

本発明は、チャネル制御装置と、・この配下の入出力バ
スに収容される入出力制御装置との間の距−離が延長で
きる構成において、延長された入出力制御装置に対して
チャネル制御のためのアドレスが転送される機能を利用
し、延長された入出力バスに収容される入出力制御装置
と、チャネル制御装置に直結される入出力制御装置の各
アドレスの設定が同一であっても、ともに接続収容可能
な入出力バス延長方式に関する。

〔従来の技術〕

たとえば電子交換機において、交換制御を行なう中央制
御装置（ＣＣ）および主記憶装置（ＭＭ）などの中央処
理系に、被制御系の交換装置（ＮＷ）あるいはデータ入
出力装置などが接続される各入出力制御装置（ＩＯＣ）
を収容する場合には、チャネル制御装置（ＣＨＣ）を設
け、これらの入出力制御装置を入出力バス（チャネルバ
ス）を介してチャネル制御装置に収容し、中央処理系は
このチャネル制御装置を介して各入出力制御装置の制御
を可能にするシステム構成がとられている。

ところで、この入出力バスに非同期式パラレルバスを用
いてデータ転送を行なう場合には、制御信号の応答時間
がバスに存在する漂遊容量などによりバス長に比例して
長くなり、転送能力が低下するためにバス長を制限する
必要があった（最大で数１０ｍ）。したがって、中央処
理系側のチャネル制御装置（ＣＨＣ）と、入出力バスを
介して接続される入出力制御装置（ＩＯＣ）とはごく近
傍に設置せざるを得なかった。すなわち、たとえばスイ
ッチング動作で交換処理が行なわれる交換装置や操作者
が直接操作するデータ入出力装置などが、中央処理系の
装置を中心にして配置されなければならず、システム構
成上の制約が大きかった。

そこで、チャネル制御装置と、この配下の入出力バスに
収容される入出力制御装置との間の距離を延長できる「
入出力バス延長システム」が、同一出願人により特許出
願（特願昭６１−１９４６２５号）された。

第４図は、この「入出力バス延長システム」の基本構成
を示すブロック図である。

図において、チャネル制御装置（ＣＨＣ）４１１には、
中央制御装置（ＣＣ）４０１および主記憶装置（ＭＭ）
４０３が内部バス４０５を介して接続される。

また、チャネル制御袋″１４１１には、入出力バス４１
３を介して疑似入出力制御装置（Ｐ−ＩＯＣ）４１５が
接続され、疑似チャネル制御装置（Ｐ−ＣＨＣ）４２１
には、入出力バス４２３を介して入出力制御装置（ＩＯ
Ｃ）４２５．４２７が接続される。疑似人出力制御装置
４１５と疑似チャネル制御装置４２１とは、既存のデー
タ伝送路（例えばローカルエリアネットワーク）４３１
を介して接続される。

疑似入出力制御装置４１５には、入出力制御装置４２５
，４２７と同一のチャネルインタフェースおよびデータ
伝送インタフェースが設けられる。

対向する疑似チャネル制御装置４２１には、疑似入出力
制御装置４１５と同様のデータ伝送インタフェースが設
けられる。

このような構成により、チャネル制御装置４１１あるい
は入出力制御装置４２５，４２７は、それぞれ疑似入出
力制御装置４１５あるいは疑似チャネル制御装置４２１
を意識することなく、あたかも入出力バスを介して直接
接続されているかのように動作することができる。すな
わち、中央制御装置４０１は通常の制御プログラムによ
り、チャネル制御装置４１１と入出力制御装置４２５゜
４２７との間のデータ授受を制御することができ、た鳥
えばデータ入出力系を中央処理系から離れた位置に設置
できるなど、マンマシンインタフェースの拡充を図るこ
とが容易になる。

なお、入出力制御装置（ＩＯＣ）４２５は、例えば外部
記憶装置としての磁気テープ装置（ＭＴＵ）４２６が接
続される磁気テープ制御装置（ＭＴＣ）であり、入出力
制御装置（ＩＯＣ）４２７は、例えば外部出力装置とし
てのタイプライタ（ＴＹＰ）４２Ｂが接続されるタイプ
ライタ制御装置（ＴＰＣ）である。

さて、入出力バス４２３に収容される複数の入出力制御
装置４２５．４２７では、通常それぞれ異なるアドレス
に入出力制御レジスタが設定されており、チャネル制御
装置４１１（疑似チャネル制御装置４２１）は、各アド
レスを指定するチャネル制御により、所望の入出力制御
装置に対するアクセスができる構成になっている。

第５図は、入出力制御レジスタの構成例を示す図である
。

図において、入出力制御レジスタは、データステータス
レジスタＤＳＲ，転送すべきデータのバイト数が格納さ
れるバイトカウントレジスタＢＣＲ１主記憶装置（ＭＭ
）の対応するアドレスが格納されるメモリアドレスレジ
スタＭＡＲ１制御コマンドが格納されるコマンドレジス
タＣＭＲの各レジスタ群により構成される。

このような構成の入出力制御レジスタは、疑似入出力制
御装置４１５および入出力制御装置４２５．４２７に設
けられている。

たとえば、入出力制御装置４２５では、各レジスタがそ
れぞれ（０５００）Ｎ、（０５０２）Ｎ。

（０５０４）Ｎ、（０５０６）Ｎ番地に設定され、入出
力制御装置４２７では、各レジスタがそれぞれ（０５０
８）ｎ　、・・・、（０５０Ｅ）Ｎ番地に設定されるよ
うになっている。

したがって、中央制御装置４０１は、入出力制御レジス
タが（０５００）Ｉｌｌ・・・、（０５０６）Ｎ番地に
設定されている入出力制御装置４２５に対してアクセス
する場合には、チャネル制御装置４１１を介して、疑似
入出力制御装置４１５の同一アドレスに入出力制御情報
を格納する。この入出力制御情報は、各レジスタ対応の
アドレスとともにデータ伝送路４３１を介して疑似チャ
ネル制御装置４２１に転送される。疑似チャネル制御装
置４２１は、転送されたアドレスに入出力制御レジスタ
が設定されている入出力制御装置４２５をチャネル制御
し、その入出力制御レジスタに入出力制御情報を書き込
む。

なお、このアドレスは下位２桁（ＸＹ）Ｈの組み合わせ
だけでも２５６通り可能であるので、通常上位２桁（上
述の例では（０５）、ｌ）はデイ・ノブスイッチなどに
より設定され、各入出力制御装置共通で固定化されてい
る場合が多い。

ここで、本明細書では、４桁の１６進数表示（４ビツト
×４）でアドレスを表示するが、下位２桁を示すアドレ
スを「下位アドレス」とし、上位２桁を示すアドレスを
「上位アドレス」という。

〔発明が解決しようとする問題点〕

ところで、各種入出力制御装置（ＩＯＣ）は、−船釣に
あらかじめ製造されてパッケージ化されており、入出力
制御レジスタが同一のアドレスに設定されている入出力
制御装置が多数存在している。

一方、同一のアドレスに入出力制御レジスタが設定され
ている入出力制御装置が、一つの入出力バスに収容され
る場合には、少なくとも一つの入出力制御装置を除いて
他の入出力制御装置に対しては、チャネル制御装置から
のアクセスは不可能である。たとえば、第４図において
、入出力バス４１３に収容される入出力制御装置（ＩＯ
Ｃ）４４１の入出力制御レジスタが、（０５００）Ｈｌ
・・・、（０５０６）、番地に設定されている場合には
、入出力制御装置４２５と同一であるので通常そのまま
の接続収容は不可能である。

この場合には、各入出力制御装置ごとに固定化されてい
る入出力制御レジスタのアドレスに対応して、たとえば
チャネル制御装置から送出されるアドレスをアドレス変
更アダプタを介して変更する必要があった。

本発明は、先願の［入出力バス延長システム」において
、データ伝送路４３１を介してアドレスの転送が行なわ
れるシステム構成を鑑み、チャネル制御装置４１１に収
容される入出力制御装置、および疑似チャネル制御装置
４２１に収容される人出力制御装置の各入出力制御レジ
スタが同一アドレスに設定されていても、それぞれ接続
収容可能な入出力バス延長方式を提供することを目的と
する。

〔問題点を解決するための手段〕

第１図は、本発明の原理ブロック図である。

図において、チャネル制御装置１１１には、中央制御装
置１０１および主記憶装置１０３が接続される。

疑似入出力制御装置１２１は、入出力制御装置１１３と
同一のチャネルインタフェースおよびデータ伝送インタ
フェースを有し、チャネル制御装置１１１に接続される
。

疑似チャネル制御装置１２３は、疑似入出力制御装置１
２１と同様のデータ伝送インタフェースを有し、入出力
制御装置１１３を収容する。

入出力バス延長方式は、疑似入出力制御装置１２１と疑
似チャネル制御装置１２３とがデータ伝送路１３１を介
して接続され、チャネル制御装置１１１と入出力制御装
置１１３との間の入出力バス１４１，１４３が延長され
る構成である。

本発明では、下位アドレス抽出手段１５１が疑似入出力
制御装置１２１に備えられ、チャネル制御に基づいて入
出力制御情報が格納されるアドレスの下位アドレスを抽
出してデータ伝送路１３１上に送出する。

また、アドレス変換手段１５３が疑似チャネル制御装置
１２３に備えられ、転送された下位アドレスと、あらか
じめ設定されている上位アドレスとを合成してチャネル
制御対応のアドレスに変換する。

〔作　用〕

本発明は、疑似入出力制御装置１２１と疑似チャネル制
御装置１２３との間で、チャネル制御に供されるアドレ
スが入出力制御情報とともに転送される構成において、
疑似入出力制御装置１２１の下位アドレス抽出手段１５
１で、そのアドレスの下位アドレスを抽出してデータフ
レームを構成し、データ伝送路１３１上に送出する。一
方、疑似チャネル制御装置１２３のアドレス変換手段１
５３では、そこにあらかじめ設定されている上位アドレ
スと、疑似入出力制御装置１２１から転送された下位ア
ドレスとが合成される。なお、この上位アドレスは、疑
似チャネル制御装置１２３に収容される入出力制御装置
１１３に応じて適宜に設定される。

このような入出力バス延長システムでは、チャネル制御
装置１１１が疑似入出力制御装置１２１を制御するアド
レスから、疑似チャネル制御装置１２３が入出力制御装
置１１３を制御するアドレスに変換が容易である。

したがって、チャネル制御装置１１１の配下の人出力バ
ス１４１に収容される入出力制御装置と、疑似チャネル
制御装置１２３の配下の入出力バス１４３に収容される
入出力制御装置の各アドレスが同一に設定されていても
、疑似入出力制御装置１２１および疑似チャネル制御装
置１２３の間でアドレス変換が可能であるので、ともに
接続収容することができる。

〔実施例〕

以下、図面に基づいて本発明の実施例について詳細に説
明する。

第２図は、本発明入出力バス延長方式に用いられる疑似
入出力制御装置（Ｐ−１０Ｃ）の一実施例の構成を示す
ブロック図である。

第３図は、同様に疑似チャネル制御装置（Ｐ−ＣＨＣ）
の一実施例の構成を示すブロック図である。

第２図において、入出力バス（データバスＤ。

アドレスバスＡ、コントロールバスＣ）２０１には、入
出力制御装置（ＩＯＣ）の入出力制御レジスタ（第５図
）に対応する入出力制御レジスタ２１１、この入出力制
御レジスタに対するリード・ライト制御を行なう入出力
制御レジスタアクセス制御部２１３、および転送データ
が格納されるデータレジスタ２１５が接続される。入出
力制御レジスタ２１１と、入出力制御レジスタアクセス
制御部２１３およびデータレジスタ２１５とがそれぞれ
接続され、さらにそれぞれ内部バス（データバスｐ　ｐ
、アドレスバスＡ′、コントロールバスＣ’）２２１に
接続される。

内部バス２２１には、全体の制御を行なう制御部２３１
１伝送制御を行なうデータ伝送制御部２３３、および疑
似チャネル制御装置側との送受信データが格納されるデ
ータバッファレジスタ２３５が接続される。データバッ
ファレジスタ２３５には、伝送信号と装置内信号との相
互変換を行なう信号変換部２３７を介してデータ伝送路
２４１が接続される。

なお、入出力制御レジスタ２１１に格納された入出力制
御情報は、制御部２３１において各レジスタ対応のアド
レスとともにフレーム化され、データ伝送制御部２３３
の制御のちとに、データバッファレジスタ２３５および
信号変換部２３７を介してデータ伝送路２４１に送出さ
れる。

第３図において、疑似チャネル制御装置（Ｐ−ＣＨＣ）
は、入出力制御レジスタ（第２図、２１１）を除いて、
疑似入出力制御装置（Ｐ−１０Ｃ）と同様の構成である
。すなわち、入出力制御レジスタアクセス制御部３１３
、データレジスタ３１５、内部バス３２１、制御部３３
１、データ伝送制御部３３３、データバッファレジスタ
３３５および信号変換部３３７を有する。

なお、参照番号３０１は入出力制御装置（１０Ｃ）が収
容される入出力バスであり、参照番号３４１は疑似入出
力制御装置に接続されるデータ伝送路である。

ここで、本発明の特徴とするところは、第２図および第
３図に示す実施例では、疑似入出力制御装置（Ｐ−１０
Ｃ）に備えられる下位アドレス抽出部２５１と、疑似チ
ャネル制御装置（Ｐ−ＣＨＣ）に備えられるアドレス変
換部３５３とにより、アドレス変換を行なう構成にある
。

すなわち、第２図に示す疑似入出力制御装置（Ｐ−１０
Ｃ）は、制御部２３１に下位アドレス抽出部２５１を接
続し、人出力制御レジスタ２１１の各レジスタが設定さ
れるアドレスの下位アドレス（下位２桁）が抽出される
構成であり、制御部２３１では、各レジスタ対応のアド
レスをその入出力制御情報と共に転送するときに、その
下位アドレスをもってフレーム化する制御が行なわれる
。

第３図に示す疑似チャネル制御装置（Ｐ−ＣＨＣ）は、
制御部３３１にアドレス変換部３５３を接続し、デイツ
プスイッチ３５１にあらかじめ外部から設定された上位
アドレス（上位２桁）と、転送された下位アドレス（下
位２桁）が合成される構成であり、制御部３３１では、
入出力バス３０１に収容される各入出力制御装置に対応
し、そのチャネル制御のためのアドレス変換の制御が行
なわれる。

したがって、たとえば第４図に示す構成において、人出
力バス４２３に収容される人出力制御装置（ＩＯＣ）４
２５の入出力制御レジスタに設定されるアドレスと、入
出力バス４１３に収容される入出力制御装置（ＩＯＣ）
４４１の入出力制御レジスタに設定されるアドレスとが
同一（ともに（０５００）Ｎ　１””、（０５０６）Ｎ
　）　テアッ”’Ｃも、本発明方式により、疑似入出力
制御装置（Ｐ−ＩＯＣ）４１５および疑似チャネル制御
装置（ｐ−ＣＨＣ）４２１を介するアドレス転送過程に
おいてアドレス変換が行なわれるので、チャネル制御装
置（ＣＨＣ）４１１は各入出力制御装置４２５゜４４１
をそれぞれ制御することが可能になる。

以下、第２図ないし第４図を参照してアドレス変換動作
について説明する。

疑似入出力制御装置（Ｐ−ＩＯＣ）の入出力制御レジス
タアクセス制御部２１３は、上位アドレスがたとえば（
０６）Ｎ番地に設定されている場合に、チャネル制御装
置（ＣＨＣ）から（０６Ｘ　Ｙ）や番地に対する入出力
制御情報が入力されると、対応するアドレスに設定され
ている入出力制御レジスタ２１１に、その入出力制御情
報を書き込む。

制御部２３１は、各入出力制御情報に対応する入出力制
御レジスタのアドレス（０６ＸＹ）Ｍから、下位アドレ
ス抽出部２５１を介してその下位アドレス（ＸＹ）Ｍを
抽出し、その入出力制御情報とトモにフレーム化し、デ
ータバッファレジスタ２３５に転送データフレームとし
て格納する。この転送データは、データ伝送制御部２３
３の制御により信号変換部２３７を介してデータ伝送路
２４１に送出される。

一方、疑似チャネル制御装置（Ｐ−ＣＨＣ）において、
入出力バス３０１に収容される各入出力制御装置に対応
して、その入出力制御レジスタが設定されるアドレスの
上位アドレス（ここでは、（０５）、）がデイツプスイ
ッチ３５１に設定されている。

制御部３３１は、転送データフレームから入出力制御情
報とそれが格納される入出力制御レジスタのアドレス（
下位アドレス（ＸＹ）Ｍ）とを抽出する。この下位アド
レス（ＸＹ）Ｈは、アドレス変換部３５３において、デ
イツプスイッチ３５１にあらかじめ設定されている上位
アドレス（０５）Ｍと合成される。たとえば、それぞれ
（００Ｘ　Ｙ）Ｈと（０５００）、として、アドレス変
換部３５３で加算処理を行ない、（０５ＸＹ）ｔ＋のア
ドレスを生成する。

このアドレスは、入出力制御レジスタアクセス制御部３
１３を介して入出力バス３０１に送出され、対応するア
ドレスに入出力制御レジスタが設定されている入出力制
御装置（ＩＯＣ）がアクセスされる。

すなわち、第４図において、チャネル制御装置４１１が
（０６ＸＹ）１４番地に対して人出力制御情報を書き込
む制御を行なえば、疑似入出力制御装置４１５および疑
似チャネル制御装置４２１介して、その入出力制御情報
が書き込まれるアドレスが（０５Ｘ　Ｙ）Ｈに変換され
、対応するアドレスに入出力制御レジスタが設定されて
いる入出力制御装置４２５がアクセスされる。また、チ
ャネル制御装置４１１が（０５ＸＹ）Ｎ番地に対して入
出力制御情報を書き込む制御を行なえば、対応するアド
レスに入出力制御レジスタが設定されている入出力制御
装置４４１がアクセスされる。

このように入出力制御装置４２５と入出力制御装置４４
１において、各入出力制御レジスタが設定されるアドレ
スが同一（（０５ＸＹ）Ｈ）であっても、疑似入出力制
御装置４１５および疑似チャネル制御装置４２１を介す
ることによりアドレス変換が行なわれるので、ともにチ
ャネル制御装置４１１の配下に収容可能となる。

〔発明の効果〕

上述したように、本発明によれば、疑似入出力制御装置
から疑似チャネル制御装置に転送されるアドレスの変換
が容易であるので、チャネル制御装置および疑似チャネ
ル制御装置に、入出力制御情報が格納されるレジスタが
それぞれ同一のアドレスに設定される入出力制御装置を
収容することが可能になる。

すなわち、同一のアドレスに入出力制御レジスタが設定
されている入出力制御装置であっても、一方をチャネル
制御装置に直結し、他方を疑似入出力制御装置、データ
伝送路、疑似チャネル制御装置を介して収容し、この延
長系においてアドレス変換を行なう構成とすることによ
り、チャネル制御装置は、各入出力制御装置に対するチ
ャネル制御が可能となり、実用的には極めて有用である
。

【図面の簡単な説明】

第１図は本発明の原理ブロック図、 第２図は疑似入出力制御装置（Ｐ−１０Ｇ）の一実施例
の構成を示すブロック図、 第３図は疑似チャネル制御装置（Ｐ−ＣＨＣ）の一実施
例の構成を示すブロック図、 第４図は入出力バス延長システムの基本構成を示すブロ
ック図、 第５図は入出力制御レジスタの構成例を示す図である。 図において、 １０１．４０１は中央制御装置（ＣＣ）、１０３．４０
３は主記憶装置（ＭＭ）、１１１．４１１はチャネル制
御装置（ＣＨＣ）、１１３．４２５，４２７．４４１は
入出力制御装置（ＩＯＣ）、 １２１．４１５は疑似入出力制御装置（Ｐ−ＩｏＣ）、 １２３．４２１は疑似チャネル制御装置（Ｐ−ＣＨＣ）
、 １３１．４３１はデータ伝送路、 １４１．１４３，４１３，４２３は入出力バス、１５１
は下位アドレス抽出手段、 １５３はアドレス変換手段、 ２０１．３０１は入出力バス、 ２１１は入出力制御レジスタ、 ２１３．３１３は入出力制御レジスタアクセス制御部、 ２１５．３１５はデータレジスタ、 ２２１．３２１は内部バス、 ２３１．３３１は制御部、 ２３３．３３３はデータ伝送制御部、 ２３５．３３５はデータバッファレジスタ、２３７．３
３７は信号変換部、 ２４１．３４１はデータ伝送路、 ２５１は下位アドレス抽出部、 ３５１はデイツプスイッチ、 ３５３はアドレス変換部である。 嗜Ｊトロ４生工甲フ゛口１．フ；刀 第１図 、疑縁λムカ制（抑ｌし亙へ請成例

Claims (1)

1. 【特許請求の範囲】 中央制御装置（１０１）および主記憶装置（１０３）に
   接続されるチャネル制御装置（１１１）に、入出力制御
   装置（１１３）と同一のチャネルインタフェースおよび
   データ伝送インタフェースを有する疑似入出力制御装置
   （１２１）が接続され、 前記疑似入出力制御装置（１２１）と同様のデータ伝送
   インタフェースを有する疑似チャネル制御装置（１２３
   ）に入出力制御装置（１１３）が接続され、 前記疑似入出力制御装置（１２１）と前記疑似チャネル
   制御装置（１２３）とがデータ伝送路（１３１）を介し
   て接続され、前記チャネル制御装置（１１１）と前記入
   出力制御装置（１１３）との間の入出力バス（１４１、
   １４３）が延長される構成の入出力バス延長方式におい
   て、 前記疑似入出力制御装置（１２１）に、チャネル制御に
   基づいて入出力制御情報が格納されるアドレスの下位ア
   ドレスを抽出して前記データ伝送路（１３１）上に送出
   する下位アドレス抽出手段（１５１）を備え、 前記疑似チャネル制御装置（１２３）に、転送された下
   位アドレスと、あらかじめ設定されている上位アドレス
   とを合成してチャネル制御対応のアドレスに変換するア
   ドレス変換手段（１５３）を備えた ことを特徴とする入出力バス延長方式。