JPS6142043A - Monitor device - Google Patents
Monitor deviceInfo
- Publication number
- JPS6142043A JPS6142043A JP16365684A JP16365684A JPS6142043A JP S6142043 A JPS6142043 A JP S6142043A JP 16365684 A JP16365684 A JP 16365684A JP 16365684 A JP16365684 A JP 16365684A JP S6142043 A JPS6142043 A JP S6142043A
- Authority
- JP
- Japan
- Prior art keywords
- data
- memory
- address
- interface
- memory area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
- G06F11/3041—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is an input/output interface
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/3051—Monitoring arrangements for monitoring the configuration of the computing system or of the computing system component, e.g. monitoring the presence of processing resources, peripherals, I/O links, software programs
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computing Systems (AREA)
- Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Debugging And Monitoring (AREA)
Abstract
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は情報処理装置で使用される監視装置に関し、特
にその入出力制御回路に関する。DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to a monitoring device used in an information processing device, and particularly to an input/output control circuit thereof.
(従来の技術)
最近、情報処理装置の複雑化に伴って監視装置が各穫装
置と接続されて使用され、各装置の稼動状態や警報の表
示、電flA操作、切替え操作が1箇所で集中して行わ
れている。(Prior art) Recently, as information processing equipment has become more complex, monitoring equipment has been used by connecting each equipment, and the operation status and alarm display of each equipment, power flA operation, and switching operations are centralized in one place. It is being done.
斯かる監視装置の機能には種々のものがあるが、通常、
他の理論装置と同様に監視装置を制御する命令群、また
はマイクロ命令群を使って組立てられたプログラムによ
って操作する方法が一般的である。Although the functions of such monitoring devices vary, they usually include:
As with other theoretical devices, it is common to operate the monitoring device using a program assembled using a set of commands or a set of micro-instructions to control the monitoring device.
従来、この糧の監視装置では監視の対象となるシステム
の構成が決定された後に、システムの運用方法と絡めて
仕様が決定されていたため、−品一葉的な設計となって
システム個別の開発部分が多く、多大な開発工数を必要
として−た。Conventionally, for this type of monitoring equipment, the specifications were determined in conjunction with the system operation method after the configuration of the system to be monitored was determined, resulting in a product-specific design and the development of individual systems. This required a large amount of development man-hours.
また、今日のように多種多様な装置から構成されるシス
テムにおいては、監視装置とのインターフェースも多種
多様なものとなり、監視装置に汎用性が要求されていた
。Furthermore, in today's systems made up of a wide variety of devices, the interfaces with the monitoring devices are also diverse, and the monitoring devices are required to have versatility.
(発明が解決すべき問題点)
以上の問題を解決するため、これらのインターフェース
を直接全部取込むことは、ハードウェア量が非常に大き
くなり実用上の欠点になっていた。さらに、システムに
対して増設等の構成変更が生じた場合には、監視装置に
大規模な改造全件う変更が必要となってくると云う欠点
があった。(Problems to be Solved by the Invention) Directly incorporating all of these interfaces in order to solve the above problems would require an extremely large amount of hardware, which would be a practical drawback. Furthermore, when a configuration change such as an addition to the system occurs, there is a drawback in that the entire monitoring device must be completely remodeled and changed.
本発明の目的は、監視装置に複数台に及んで接続される
対象装置のなかから任意の装置を選択し、入出力データ
の転送方法としてbったん標準的な共通のインターフェ
ースを通してから個々の装置と接続し、各インターフェ
ース間の相違を個々に吸収するためのハードウェアをイ
ンターフェース変換部として追加することにより上記欠
点を除去し、監視装置の共通化を計ってシステム国有部
分を可能なかぎり少なくし、開発工数の削減と、システ
ム構成の変更とに柔軟に対応できるように構成した監視
装置を提供することにある。An object of the present invention is to select an arbitrary device from among a plurality of target devices connected to a monitoring device, and transfer input/output data through a standard common interface to each device. The above disadvantages will be eliminated by adding hardware as an interface converter to connect to the interface and absorb the differences between each interface individually, and by standardizing the monitoring equipment, the state-owned parts of the system will be reduced as much as possible. An object of the present invention is to provide a monitoring device configured to reduce development man-hours and to flexibly respond to changes in system configuration.
C問題点を解決するための手段)
本発明による監視装置は、第1および第2のメモリエリ
アと、セレクタと、一対のアドレスポインタと、一対の
レジスタと、インターフェース変換部と、制御回路とを
具備して構成したものである。Means for Solving Problem C) The monitoring device according to the present invention includes first and second memory areas, a selector, a pair of address pointers, a pair of registers, an interface converter, and a control circuit. It is constructed with the following features.
第1のメモリエリアは、複数の監視の対象となる装置を
それぞれ識別するためのデバイスアドレス、およびひと
つの装置内で複数のデータを取扱うための装置内アドレ
スを組合せて格納するためのものである。The first memory area is for storing a combination of device addresses for identifying multiple devices to be monitored, and internal device addresses for handling multiple pieces of data within one device. .
第2のメモリエリアは、第1のメモリエリアの内容と一
対で使用され、複数の対象となる装置に対する入出力デ
ータを格納するためのものである。The second memory area is used in pair with the contents of the first memory area, and is for storing input/output data for a plurality of target devices.
セレクタは、第1および第2のメモリエリアを交互に選
択するためのものである。The selector is for alternately selecting the first and second memory areas.
一対のアドレスポインタは、第1および第2のメモリエ
リアの内部のメモリアドレスをそれぞれ指定する九めの
ものである。The pair of address pointers is a ninth one that specifies a memory address within the first and second memory areas, respectively.
一対のレジスタは、第1および第2のメモリエリアと複
数の監視の対象となる装置との間で授受されるデータを
一時的に格納するためのものである。The pair of registers is for temporarily storing data exchanged between the first and second memory areas and the plurality of devices to be monitored.
インターフェース変換部は、一対のレジスタと複数の対
象となる装置との間でインターフェースを共通化するた
めのものである。The interface conversion unit is for making an interface common between the pair of registers and a plurality of target devices.
制御回路は、第1および第2のメモリエリアをそれぞれ
交互にアクセスするのに必要なセレクタ制御信号、なら
びにインターフェース変換部を制御してインターフェー
スを共通化するためのインターフェース制御信号全送出
するためのものである。The control circuit is for sending out all selector control signals necessary for alternately accessing the first and second memory areas, and interface control signals for controlling the interface conversion unit and making the interface common. It is.
(実施例)
次に、本発明の一実施例について図面を使って説明する
。(Example) Next, an example of the present invention will be described using the drawings.
本発明を適用した監視装置は、メモリに格納されたマイ
クロプログラムおよび上位装置からのソフトウェアによ
り制御されるものである。A monitoring device to which the present invention is applied is controlled by a microprogram stored in a memory and software from a host device.
第1図は本発明による監視装置の一実施例を示すブロッ
ク図である。第1図において、1は監視装置、2〜4は
監視の対象となる個々の対象装置、10は監視装#lの
プログラムを格納するためのメモリ、11は監視の対象
となる装置を識別する念めの情報としてのデバイスアド
レスおよびひとつの装置で複数のデータを取扱うための
情報としてのアドレスを組合わせて格納するための第1
のメモリエリア、12は第1のメモリエリア11のアド
レスセットと一対で使用され、対象装置2〜4との入出
力データを格納するた罎の第2のメモリエリア、21は
第1のメモリエ17711の内部の番地を示すためのア
ドレスポインタ、22は第2のメモリエリア12の内部
の番地を示すためのアドレスポインタ、24はメモリア
クセスの際にアドレスポインタ21 、22のいずれの
値を用いるかを選択するためのセレクタ、20は制御回
路、23はメモリアクセスのシーケンスを示すファース
ト/ラスト形フリップフaツブである。ファースト/ラ
スト形フリップフaツブ23にセットされた値によって
、第1および第2のメモリエリア11 、12のうちの
どのメモリエリアにアクセスするかが判断される。FIG. 1 is a block diagram showing an embodiment of a monitoring device according to the present invention. In FIG. 1, 1 is a monitoring device, 2 to 4 are individual target devices to be monitored, 10 is a memory for storing the program of the monitoring device #l, and 11 identifies the device to be monitored. The first memory is used to store a combination of a device address as precautionary information and an address as information for handling multiple data with one device.
A memory area 12 is used as a pair with the address set of the first memory area 11 to store input/output data with the target devices 2 to 4. A second memory area 21 is the first memory area 17711. 22 is an address pointer for indicating an internal address of the second memory area 12, and 24 is an address pointer indicating which value of the address pointers 21 and 22 is used when accessing the memory. A selector for selection, 20 a control circuit, and 23 a first/last type flip-flip which indicates a memory access sequence. Depending on the value set in the first/last type flip-flop 23, it is determined which memory area among the first and second memory areas 11 and 12 is to be accessed.
第1図において、25はアドレスポインタ21によって
示されたメモリ10の内容を一時的に格納する念めのレ
ジスタであり、26はアドレスポインタ22によって示
されたメモリlOの番地への入出力データを一時的に格
納するためのレジスタである。28はレジスタ25.2
6を含むレジスタ群である。31はインターフェース変
換部であり、監視装置の内部の標準インターフェースと
個々の装置インターフェースとの整合をとり、信号のレ
ベル、極性、ならびにタイミングの相違を吸収する部分
である。制御回路20はメモリ10のアクセスに必要な
セレクタ制御信号、およびインターフェース変換部31
に必要なインターフェース制御信号を送出する。監視装
置lの内部ではメモリ10のアクセス単位は8ビツトと
なるため、内部のデータバスは8ビツト構成となってい
る。27は制御回路20に含まれ、−回の起動で転送さ
れるデータ長をセットするためのレングスカウンタであ
る。In FIG. 1, 25 is a register for temporarily storing the contents of the memory 10 indicated by the address pointer 21, and 26 is a register for input/output data to the address of the memory 10 indicated by the address pointer 22. This is a register for temporary storage. 28 is register 25.2
This is a register group including 6. Reference numeral 31 denotes an interface converter, which matches the internal standard interface of the monitoring device and the individual device interface, and absorbs differences in signal level, polarity, and timing. The control circuit 20 provides a selector control signal necessary for accessing the memory 10 and an interface converter 31
Sends out the necessary interface control signals. Inside the monitoring device 1, the unit of access to the memory 10 is 8 bits, so the internal data bus has an 8-bit configuration. A length counter 27 is included in the control circuit 20 and is used to set the data length to be transferred at - times of activation.
以上が、本発明による監視装置の一実施例を示すハード
ウェア構成である。The above is the hardware configuration showing one embodiment of the monitoring device according to the present invention.
次に、この監視装置lの入出力制御回路の動作について
詳細に説明する。まず、監視の対象となる対象装置へデ
ータが出力される場合には、第1のメモリエリア11に
はデータを転送したい装置のデバイスアドレスおよび装
置内アドレスの組合せを格納し、第2のメモリエリア1
2には出力したいデータを書込んでおく。第1のメモリ
エリア11に格納されたアドレスセットと、第2のメモ
リエリア12のデータとはそれぞれのエリアの先頭番地
から1対lに対応しており、第1のメモリエリア11の
n番目のアドレスセットに対しては、第2のメモリエリ
ア12のn番目のデータが出力されるようになっている
。これらのメモリエリア11 、12への書込みは、マ
イクロプログラムおよびソフトウェアによって自由に行
うことができ、特定の装置の特定のアドレスに対するデ
ータの出力や、接続された全装置の全アドレスに対して
のデータ出力も可能となり、メモリエリア11 、12
の内容を変更することによってシステム内部の装置構成
の変更に対して柔軟に対応することができる。Next, the operation of the input/output control circuit of this monitoring device 1 will be explained in detail. First, when data is to be output to a target device to be monitored, a combination of the device address and internal address of the device to which data is to be transferred is stored in the first memory area 11, and the combination of the device address and internal address of the device to which data is to be transferred is stored in the first memory area 1
Write the data you want to output in 2. The address set stored in the first memory area 11 and the data in the second memory area 12 have a one-to-l correspondence from the first address of each area, and the nth The n-th data in the second memory area 12 is output to the address set. Writing to these memory areas 11 and 12 can be performed freely by microprograms and software, and data can be output to a specific address of a specific device, or data can be written to all addresses of all connected devices. Output is also possible, and memory areas 11 and 12
By changing the contents of , it is possible to flexibly respond to changes in the device configuration inside the system.
アドレスポインタ21 、22は起動時にそれぞれ第1
および第2のメモリエリア11.12の先頭番地がセッ
トされており、最初に、アドレスポインタ21で示され
る番地のメモリ10の内容がレジスタ25に一時的に格
納される。次に、制御回路20の内部のファースト/ラ
スト形フリップフロップ23が反転し、セレクタ24に
よってアドレスポインタ22の値がメモリアクセス番地
として使用され、第2のメモリエリア12から読出され
たデータはレジスタ26に格納される。レジスタ25
、26の両方にデータが格納されると、インターフェー
ス変換部31全通してレジスタ25にセットされたデバ
イスアドレスによって指定される装置に対して、制御回
路2oはデータの受取りを要求する。データが受取られ
るとアドレスポインタ21.22が更新され、メモリエ
リア11 、12のそれぞれ次の番地の内容がレジスタ
25.26にセットされる。Address pointers 21 and 22 are set to the first address pointer at startup.
and the starting address of the second memory area 11.12 are set, and first, the contents of the memory 10 at the address indicated by the address pointer 21 are temporarily stored in the register 25. Next, the first/last type flip-flop 23 inside the control circuit 20 is inverted, the value of the address pointer 22 is used by the selector 24 as a memory access address, and the data read from the second memory area 12 is transferred to the register 22. is stored in register 25
, 26, the control circuit 2o requests the device designated by the device address set in the register 25 through the entire interface conversion section 31 to receive the data. When the data is received, address pointers 21 and 22 are updated, and the contents of the next addresses in memory areas 11 and 12 are set in registers 25 and 26, respectively.
以下同様にして、あらかじめ指定されたレングスカウン
タ27の値がOVcなるまで、監視の対象となる対象装
置に指定され念アドレスへデータが繰返して転送される
。これらの一連の動作は、いったん起動されると、転送
が終了するまではマイクロプログラム、およびソフトウ
エアの助けや、監視装置1の内部の中央処理装置の制御
を必要としないDMA方式によって直接行われる。従っ
て、メモリ1oと各装置2〜4との間で直接データが転
送され、データ転送の高速化が計られている。Thereafter, in the same manner, data is repeatedly transferred to the specified address of the target device to be monitored until the value of the length counter 27 specified in advance reaches OVc. Once started, these series of operations are performed directly by the DMA method, which does not require the help of a microprogram or software or the control of the central processing unit inside the monitoring device 1 until the transfer is completed. . Therefore, data is directly transferred between the memory 1o and each of the devices 2 to 4, and data transfer speed is increased.
次に、監視の対象(なっている装置からデータが入力さ
れる場合には、第1のメモリエリア11にはデータの出
力と同様に、データ転送の対象となる対象装置のデバイ
スアドレスおよび装譬内アドレスの組合せを格納する。Next, when data is input from a device that is the target of monitoring, the first memory area 11 contains the device address and equipment of the target device that is the target of data transfer, as well as data output. Stores the combination of internal addresses.
この場合、第2のメモリエリア12は最初に空になって
伐る。In this case, the second memory area 12 will be emptied first.
アドレスポインタ21.22にはそれぞれメモリエリア
11.12の先頭番地がセットされており第1のメモリ
エリア11から読出された内容がレジスタ25に格納さ
れると、インターフェース変換部31を通してデバイス
アドレスによっテ指定される装置に対して制御回路20
からデータの出力を要求する。対象装置からのデータを
受取シ、一時的にレジスタ26にこのデータを格納する
と、制御回路20はファースト/ラスト型フリップフロ
ップ23を反転し、レジスタ26″の内容をアドレスポ
インタ22で示される第2のメモリエリア12に書込む
。以下同様にして、レングスカウンタ27の内容が0に
なるまで上記の動作が繰返される。マイクロプログラム
およびソフトウェアは、第2のメモリエリア12の内容
に応じ”C各対象装置の状態を監視する。The start addresses of memory areas 11 and 12 are set in the address pointers 21 and 22, respectively. When the contents read from the first memory area 11 are stored in the register 25, they are converted by the device address through the interface converter 31. Control circuit 20 for specified equipment
Request data output from . After receiving data from the target device and temporarily storing this data in the register 26, the control circuit 20 inverts the first/last type flip-flop 23 and transfers the contents of the register 26'' to the second register indicated by the address pointer 22. The above operation is repeated in the same manner until the content of the length counter 27 becomes 0.The microprogram and software write "C" to each target according to the content of the second memory area 12. Monitor equipment status.
なお、既に説明したように入出力制御回路は監視装置に
接続された対象装量2〜4との間で各種インターフェー
ス信号を直接入力せず、インターフェース変換部31を
通して、いったん監視装置lの内部の標準インターフェ
ースに変換してからメモリ10との間でデータの転送を
行っている。これによシ、監視装置1の汎用性の増大、
〉よびハードウェア量の削減、ならびにシステムの構成
変更に対して柔軟な対応が可能となる。As already explained, the input/output control circuit does not directly input various interface signals between the target loads 2 to 4 connected to the monitoring device, but once inputs the internal signals of the monitoring device l through the interface converter 31. Data is transferred to and from the memory 10 after conversion to a standard interface. This increases the versatility of the monitoring device 1,
>, it is possible to reduce the amount of hardware and to respond flexibly to changes in the system configuration.
以上により、本発明の実施例を参照して詳細に説明した
が、本発明は上記実施例に限定されることなく、次のよ
うに拡張することができる。Although the present invention has been described in detail with reference to the embodiments above, the present invention is not limited to the above embodiments and can be expanded as follows.
(1)メモリ上の2つのエリア11.12は独立したエ
リアに限定されず、例えば、アドレスセットとデータと
が1バイトずつ交互に格納されるような形式でもよい。(1) The two areas 11 and 12 on the memory are not limited to independent areas, and may be of a format in which, for example, address sets and data are stored alternately one byte at a time.
この場合には、アドレスポインタはひとつで済む。In this case, only one address pointer is required.
(2)アドレスセットおよびデータは8ビツトに限定さ
れず、装置を識別するための情報と、入出力データとの
組合せによシ可能な任嫌のビット長に拡張できる。(2) The address set and data are not limited to 8 bits, but can be expanded to any bit length possible by combining information for identifying the device and input/output data.
(発明の効果)
本発明は以上説明したように、監視装置に接続された装
置とのインターフェースを、いったん監視装置の内部の
標準インターフェースに変換してからメモリとデータと
の授受を行うことができるように構成することによシ、
監視装置の汎用性と、ハードウェア量の削減と、システ
ムの構成変更とに柔軟に対応できるという効果がある。(Effects of the Invention) As explained above, the present invention is capable of transmitting and receiving data to and from memory after converting the interface with the device connected to the monitoring device into a standard interface inside the monitoring device. By configuring it like this,
This has the advantage of increasing the versatility of the monitoring device, reducing the amount of hardware, and being able to flexibly respond to system configuration changes.
第1図は、本発明による監視装置の一実施例を示すブロ
ック図である。
l・・・監視装置 2〜4・・・対象装置10・・
・メモリ 11 、12・・・メモリエリア20
・・・制御回路
21 、22・・・アドレスポインタ
23・・・フリップフロップ 24・・・セレクタ2
5.26・・・レジスタ 27・・・レングスカウ
ンタ28・・eレジスタ群FIG. 1 is a block diagram showing an embodiment of a monitoring device according to the present invention. l...Monitoring device 2-4...Target device 10...
・Memory 11, 12...Memory area 20
...Control circuits 21, 22...Address pointer 23...Flip-flop 24...Selector 2
5.26...Register 27...Length counter 28...e register group
Claims (1)
デバイスアドレス、およびひとつの装置内で複数のデー
タを取扱うための装置内アドレスを組合せて格納するた
めの第1のメモリエリアと、前記第1のメモリエリアの
内容と一対で使用され、前記複数の対象となる装置に対
する入出力データを格納するための第2のメモリエリア
と、前記第1および第2のメモリエリアを交互に選択す
るためのセレクタと、前記第1および第2のメモリエリ
アの内部のメモリアドレスをそれぞれ指定するための一
対のアドレスポインタと、前記第1および第2のメモリ
エリアと前記複数の監視の対象となる装置との間で授受
されるデータを一時的に格納するための一対のレジスタ
と、前記一対のレジスタと前記複数の対象となる装置と
の間でインターフェースを共通化するためのインターフ
ェース変換部と、前記第1および第2のメモリエリアを
それぞれ交互にアクセスするのに必要なセレクタ制御信
号、ならびに前記インターフェース変換部を制御して前
記インターフェースを共通化するためのインターフェー
ス制御信号を送出するための制御回路とを具備して構成
したことを特徴とする監視装置。a first memory area for storing a combination of device addresses for identifying each of a plurality of devices to be monitored and an internal device address for handling a plurality of data within one device; a second memory area used in pair with the contents of the memory area for storing input/output data for the plurality of target devices; and a second memory area for alternately selecting the first and second memory areas. a selector, a pair of address pointers for respectively specifying memory addresses inside the first and second memory areas, and a pair of address pointers between the first and second memory areas and the plurality of devices to be monitored; a pair of registers for temporarily storing data exchanged therebetween; an interface converter for making an interface common between the pair of registers and the plurality of target devices; and a control circuit for sending out a selector control signal necessary for alternately accessing each of the second memory areas, and an interface control signal for controlling the interface conversion unit and making the interface common. A monitoring device characterized in that it is configured as follows.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16365684A JPS6142043A (en) | 1984-08-03 | 1984-08-03 | Monitor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16365684A JPS6142043A (en) | 1984-08-03 | 1984-08-03 | Monitor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6142043A true JPS6142043A (en) | 1986-02-28 |
Family
ID=15778081
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP16365684A Pending JPS6142043A (en) | 1984-08-03 | 1984-08-03 | Monitor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6142043A (en) |
-
1984
- 1984-08-03 JP JP16365684A patent/JPS6142043A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4035777A (en) | Data processing system including parallel bus transfer control port | |
US5251303A (en) | System for DMA block data transfer based on linked control blocks | |
US4001784A (en) | Data processing system having a plurality of input/output channels and physical resources dedicated to distinct and interruptible service levels | |
JPH046980B2 (en) | ||
US3703707A (en) | Dual clock memory access control | |
US4603235A (en) | Dynamic event selection network | |
JPS6142043A (en) | Monitor device | |
US5345378A (en) | Method and apparatus for operating a programmable controller for controlling a technical process | |
US5473749A (en) | Image processing system having plurality of processors acting on image data according to stored program from host computer | |
US5434979A (en) | Disk drive controller | |
JP2614866B2 (en) | Self-diagnosis method | |
JPS6142042A (en) | Monitor device | |
JPH0373039A (en) | Processor and multiprocessor system | |
JPS5844419Y2 (en) | data channel device | |
RU1807495C (en) | Process-to-process interface | |
RU1835551C (en) | Data processor | |
JPS62276663A (en) | Program transfer method | |
JP3036809B2 (en) | Buffer management method in microcomputer | |
JPS62290957A (en) | Message selection and storage system | |
JPH02189627A (en) | Access circuit for data memory | |
JPH05143718A (en) | Image processor | |
EP0369964A2 (en) | Multiple data format interface | |
JPH01144147A (en) | Extension system for input/output bus | |
JPS58151630A (en) | Selecting device | |
JPS6037062A (en) | Memory reading-out method |