JPS61282895A - 薄膜el表示装置の駆動回路 - Google Patents
薄膜el表示装置の駆動回路Info
- Publication number
- JPS61282895A JPS61282895A JP60125384A JP12538485A JPS61282895A JP S61282895 A JPS61282895 A JP S61282895A JP 60125384 A JP60125384 A JP 60125384A JP 12538485 A JP12538485 A JP 12538485A JP S61282895 A JPS61282895 A JP S61282895A
- Authority
- JP
- Japan
- Prior art keywords
- data
- scanning
- voltage
- line
- drive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0275—Details of drivers for data electrodes, other than drivers for liquid crystal, plasma or OLED displays, not related to handling digital grey scale data or to communication of data to the pixels by means of a current
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(イ)産業上の利用分野
この発明は、交流駆動型容母性フラット・マトリックス
ディスプレイパネル、すなわち、1llflEL表示装
置の駆動波Uに関するものである。
ディスプレイパネル、すなわち、1llflEL表示装
置の駆動波Uに関するものである。
(0)従来の技術
例えば、二重絶縁型(又は三層構造)薄1!EL□表示
装置は次のように構成される。
装置は次のように構成される。
第10図に図示のように、ガラス基板(1)の上に(n
20aよりなる帯状の透明電極+21を平行に設け、こ
の上に例えばY20s 、Si 3N4、T! 02
、A Q203等の誘電物質層(3)、Mn等の活性剤
をドープしたZnSよりなるE1層(4)、上記と同じ
<Y203 、Si a N4 、Tt O□、Al2
203等の誘電物質層−を蒸着法、スパッタリング法の
ような薄膜技術を用いて順次500〜10000人の膜
厚に積層して3層構造にし、その上に上記透明電極+2
1と直交する方向にAgzOsになる帯状の背面電極(
5)を平行に設ける。
20aよりなる帯状の透明電極+21を平行に設け、こ
の上に例えばY20s 、Si 3N4、T! 02
、A Q203等の誘電物質層(3)、Mn等の活性剤
をドープしたZnSよりなるE1層(4)、上記と同じ
<Y203 、Si a N4 、Tt O□、Al2
203等の誘電物質層−を蒸着法、スパッタリング法の
ような薄膜技術を用いて順次500〜10000人の膜
厚に積層して3層構造にし、その上に上記透明電極+2
1と直交する方向にAgzOsになる帯状の背面電極(
5)を平行に設ける。
上記薄膜EL素子はその電極間に、誘電物質(3)、■
で挟持されたEL動物質4)を介在させたものであるか
ら、等価回路的には容量性素子と見ることができる。ま
た、該薄膜EL素子は第11図に示す電圧−輝度特性か
ら明らかな如く、200V程度の比較的高電圧を印加し
て駆動される。
で挟持されたEL動物質4)を介在させたものであるか
ら、等価回路的には容量性素子と見ることができる。ま
た、該薄膜EL素子は第11図に示す電圧−輝度特性か
ら明らかな如く、200V程度の比較的高電圧を印加し
て駆動される。
従来、このような薄膜EL表示装置のため、走査側電極
の駆動回路としてN −chM OSドライバーとP
−chM OSドライバを備え、フィールド(1画面の
線順次駆動)毎に極性を反転する、いわゆるフィールド
反転駆動を行なう駆動装置が用いられてきた。しかしな
がら、El素子は素子構造が発光層に対して完全な対称
でないため、1フイールド(1画面)毎に極性を反転し
て正と負の書き込み電圧を印加すると、1フイールド毎
に同じ絵素の発光強度に差が生じ、そのため表示にフリ
ッカを生じるという問題点がある。
の駆動回路としてN −chM OSドライバーとP
−chM OSドライバを備え、フィールド(1画面の
線順次駆動)毎に極性を反転する、いわゆるフィールド
反転駆動を行なう駆動装置が用いられてきた。しかしな
がら、El素子は素子構造が発光層に対して完全な対称
でないため、1フイールド(1画面)毎に極性を反転し
て正と負の書き込み電圧を印加すると、1フイールド毎
に同じ絵素の発光強度に差が生じ、そのため表示にフリ
ッカを生じるという問題点がある。
そこで、本願出願人は、特願昭59−105375号に
おいて、走査側電極の駆動回路にN −ch高耐圧MO
Sドライバーとp−ch高耐圧MOSドライバーを用い
てフィールド反転駆動を行ない、さらに、1走査線毎に
絵素に加わる書き込み波形の極性を変える事により、パ
ネルの印加電圧極性による発光強度のバラツキが平均化
され、フリッカが低減できる駆動装置を提案した。
おいて、走査側電極の駆動回路にN −ch高耐圧MO
Sドライバーとp−ch高耐圧MOSドライバーを用い
てフィールド反転駆動を行ない、さらに、1走査線毎に
絵素に加わる書き込み波形の極性を変える事により、パ
ネルの印加電圧極性による発光強度のバラツキが平均化
され、フリッカが低減できる駆動装置を提案した。
(ハ)発明が解決しようとする問題点
しかし、この提案の駆動回路においても、−走査線の走
査期間に3段階の駆動タイミング、すなわち、予備充電
期間(10μs)、放電および引上げ充電期間(10μ
s)、書き込み駆動期間(30μs)などを必要とし、
−走査線の充分な発光のためには少なくとも50μsの
時間を要する。
査期間に3段階の駆動タイミング、すなわち、予備充電
期間(10μs)、放電および引上げ充電期間(10μ
s)、書き込み駆動期間(30μs)などを必要とし、
−走査線の充分な発光のためには少なくとも50μsの
時間を要する。
従って、走査側電極数を増加する場合には、それだけ低
いフレーム周波数にすることが必要となり、それにとも
なって画面のフリッカ−現象や輝度不足を星じ、表示品
質が悪くなる。
いフレーム周波数にすることが必要となり、それにとも
なって画面のフリッカ−現象や輝度不足を星じ、表示品
質が悪くなる。
さらに−原電極間に充電したー荷を放電し、その上、電
極の電位を°逆方向に引上げるという駆動′をしている
ため、変調時の電力消費が大ぎい。
極の電位を°逆方向に引上げるという駆動′をしている
ため、変調時の電力消費が大ぎい。
この発明は、このような事情に鑑みてなされたもので、
−走査線の走査期間を短縮すると共に、変調時の消費電
力を低減させることができるEL表示装置の駆動回路を
提供するものである。
−走査線の走査期間を短縮すると共に、変調時の消費電
力を低減させることができるEL表示装置の駆動回路を
提供するものである。
(ニ)問題点を解決するための手段
この発明は、E1層を、互いに交差する方向に配列した
走査側電極とデータ側電極間に介設して構成した薄膜E
L表示装置において、走査側電極の各々に、データ側電
極に対して負極性の電圧を印加する第1スイツヂング回
路と、データ側電極に対して正極性の電圧を印加する第
2スイッチング回路とを接続すると共に、データ側電極
の各々に、前記走査電極に対応するE1層に対して充電
する第3スイッチング回蕗および放電する第4スイッチ
ング回路を接続してなることを特徴とするn膜EL表示
装置め駆動回路である。
走査側電極とデータ側電極間に介設して構成した薄膜E
L表示装置において、走査側電極の各々に、データ側電
極に対して負極性の電圧を印加する第1スイツヂング回
路と、データ側電極に対して正極性の電圧を印加する第
2スイッチング回路とを接続すると共に、データ側電極
の各々に、前記走査電極に対応するE1層に対して充電
する第3スイッチング回蕗および放電する第4スイッチ
ング回路を接続してなることを特徴とするn膜EL表示
装置め駆動回路である。
(ホ)実施例
以下、図面に示す実施例に基づいてこの発明を詳述する
。なお、これによってこの発明が限定されるものではな
い。
。なお、これによってこの発明が限定されるものではな
い。
第1図はこの発明の一実施例を示す電気回路図である。
(財)は発光しきい電圧VM (= 190V)の簿膜
EL表示装置を示し、この図ではX方向電極をデータ側
電極とし、Y方向電極を走査側電極として電極のみを示
している。(イ)、(30)はY方向電極の奇数ライン
と偶数ラインにそれぞれ対応する走査側NCh高耐圧M
O8IC1211、(31)は各IC■(30)の中の
シフトレジスタ等の論理回路である。
EL表示装置を示し、この図ではX方向電極をデータ側
電極とし、Y方向電極を走査側電極として電極のみを示
している。(イ)、(30)はY方向電極の奇数ライン
と偶数ラインにそれぞれ対応する走査側NCh高耐圧M
O8IC1211、(31)は各IC■(30)の中の
シフトレジスタ等の論理回路である。
(40)、(50)は同走査側pch高耐圧MO8IC
1(41)、(51)は各IC(40) (50)の
中のシフトレジスタ等の論理回路である。
1(41)、(51)は各IC(40) (50)の
中のシフトレジスタ等の論理回路である。
(200)はX方向電極に対応するデータ側ドライバI
Cであり、ドライバ部分は片方が電圧VM(=eov>
の電源に接続されプルアップ機能を有するトランジスタ
(LJTL )〜(UTi)、片側が接地されプルダウ
ン機能を有するトランジスタ(DTl)〜<oTr )
及びそれぞれのトランジスタと逆方向に電流を流す為の
ダイオード(UDs )〜(UO+ >、(DDt )
〜(DDi)で構成され、それぞれが同IC内のシフト
レジスタ等の論理回路(201)によってコントロール
される。
Cであり、ドライバ部分は片方が電圧VM(=eov>
の電源に接続されプルアップ機能を有するトランジスタ
(LJTL )〜(UTi)、片側が接地されプルダウ
ン機能を有するトランジスタ(DTl)〜<oTr )
及びそれぞれのトランジスタと逆方向に電流を流す為の
ダイオード(UDs )〜(UO+ >、(DDt )
〜(DDi)で構成され、それぞれが同IC内のシフト
レジスタ等の論理回路(201)によってコントロール
される。
(300)は走査側Pch高耐圧MO8I Cのソース
電位切換え回路であり、電位220V(−VW+1/
2−VM)、!:30V (1/ 2− VM)とが信
号(PSC)により開閉するスイッチ(SWl )によ
って切換えられる。
電位切換え回路であり、電位220V(−VW+1/
2−VM)、!:30V (1/ 2− VM)とが信
号(PSC)により開閉するスイッチ(SWl )によ
って切換えられる。
(400)は走査側Nch高耐圧MO8ICのソース電
位切換え回路であり、電位−160V(−−VW+
1/ 2−VM)と30V (1/ 2− VM)とが
、信号(NSC)により開閉するスイッチ(SW2>に
よって切換えられる。
位切換え回路であり、電位−160V(−−VW+
1/ 2−VM)と30V (1/ 2− VM)とが
、信号(NSC)により開閉するスイッチ(SW2>に
よって切換えられる。
(500)はデータ反転コントロール回路である。
次に、第2図のタイムチャートを用いて、第1図の動作
を説明する。
を説明する。
ここでは線順次駆動で絵素(A)を含むYlと絵素(B
)を含むYlの走査側電極が選択されるものとする。ま
た、この駆動装置では、1ライン毎に絵素に印加される
電圧の極性を反転して駆動されるが、走査側選択電極に
接続されているNCh高耐圧MO8IC(2()■のト
ランジスタをONし、その電極ライン上の絵素に負の書
き込みパルスを印加する1ラインの駆動タイミングをN
ch駆動タイミングと呼び、一方、走査側選択電極に接
続されているPch高耐圧MO8I C(40) (5
0)のトランジスターをONL、、その電極ライン上の
絵素に正の書き込みパルスを印加する1ラインの駆動タ
イミングをPch駆動タイミングと呼ぶことにする。
)を含むYlの走査側電極が選択されるものとする。ま
た、この駆動装置では、1ライン毎に絵素に印加される
電圧の極性を反転して駆動されるが、走査側選択電極に
接続されているNCh高耐圧MO8IC(2()■のト
ランジスタをONし、その電極ライン上の絵素に負の書
き込みパルスを印加する1ラインの駆動タイミングをN
ch駆動タイミングと呼び、一方、走査側選択電極に接
続されているPch高耐圧MO8I C(40) (5
0)のトランジスターをONL、、その電極ライン上の
絵素に正の書き込みパルスを印加する1ラインの駆動タ
イミングをPch駆動タイミングと呼ぶことにする。
又、走査側奇数ラインに対してNch駆動をし、偶数ラ
インに対してPch駆動を実行するフィールド(画面)
をNPフィールド、その逆のフィールドをPNフィール
ドと呼ぶことにする。
インに対してPch駆動を実行するフィールド(画面)
をNPフィールド、その逆のフィールドをPNフィール
ドと呼ぶことにする。
第2図において、Hは水平同期信号であり、High期
間はデータ有効期間を示す。v i、を垂直周期信号で
あり、この信号の立ち上がりから、1フレームの駆動が
開始する。DLSは、データラッチ信号であり、1ライ
ンのデータ転送が終了後出力される。DCKは、データ
側データ転送りロックである。RVCはデータ反転信号
であり、Pch駆動を行なうラインのデータ鵬送期間に
Highになり、この期間中のデータを全て反転させる
。
間はデータ有効期間を示す。v i、を垂直周期信号で
あり、この信号の立ち上がりから、1フレームの駆動が
開始する。DLSは、データラッチ信号であり、1ライ
ンのデータ転送が終了後出力される。DCKは、データ
側データ転送りロックである。RVCはデータ反転信号
であり、Pch駆動を行なうラインのデータ鵬送期間に
Highになり、この期間中のデータを全て反転させる
。
DATAは表示データ信号である。D1〜Diはデータ
側のドライバ(200)のトランジスタに入力されるデ
ータである。その他の信号については第1表に説明して
いる。
側のドライバ(200)のトランジスタに入力されるデ
ータである。その他の信号については第1表に説明して
いる。
(以下余白、次頁へ続く。)
第1表
データ側の駆動は、M7を的には、表示データ(H:発
光、L:非発光)に従って1水平期間の周期で各データ
側ラインに印加する電圧を、VM(= 60V ’)と
Ovに切り換えることにより行なう。
光、L:非発光)に従って1水平期間の周期で各データ
側ラインに印加する電圧を、VM(= 60V ’)と
Ovに切り換えることにより行なう。
次に、その切り換えるタイミングについて説明する。第
3図(ωは論理回路(201)の内部構成を示している
。あるラインの駆動が実行されている期間に、次のライ
ンの表示データ(H:発光、L:非発光)と信号RVC
との排伯的論理和出力が順次、1ライン分の記憶容量を
もつシフトレジスタ(2011)に入力される。このシ
フトレジスタに入力された(DATA) 十(RVC)
は、1ラインのデータ転送終了後、入力される信号DL
Sによってラッチ回路(2012)に取り込まれ、以後
、その駆動タイミングの終了時までラッチ回路(201
2)に於いて記憶される。そしてラッチ回路(2012
)の出力によりトランジスタ(UTI)〜(UTi)、
(DTl )〜(DTi )をそれぞれコントロールす
る。ゆえにデータ側の電極の電圧は信号DLSの入力毎
に1水平期間の周期を切り換わることになる。
3図(ωは論理回路(201)の内部構成を示している
。あるラインの駆動が実行されている期間に、次のライ
ンの表示データ(H:発光、L:非発光)と信号RVC
との排伯的論理和出力が順次、1ライン分の記憶容量を
もつシフトレジスタ(2011)に入力される。このシ
フトレジスタに入力された(DATA) 十(RVC)
は、1ラインのデータ転送終了後、入力される信号DL
Sによってラッチ回路(2012)に取り込まれ、以後
、その駆動タイミングの終了時までラッチ回路(201
2)に於いて記憶される。そしてラッチ回路(2012
)の出力によりトランジスタ(UTI)〜(UTi)、
(DTl )〜(DTi )をそれぞれコントロールす
る。ゆえにデータ側の電極の電圧は信号DLSの入力毎
に1水平期間の周期を切り換わることになる。
又、信号RVCは、P ahMi))を実行するライン
のデータ転送期間中にHiahになり、この期間中のデ
ータを反転させる為のデータ反転信号であるが、pch
駆動の表示データを反転させる理由を以下に示す。
のデータ転送期間中にHiahになり、この期間中のデ
ータを反転させる為のデータ反転信号であるが、pch
駆動の表示データを反転させる理由を以下に示す。
後述のように、Pch駆動では、走査側の選択ラインを
Pch高耐圧MO8r C(40) (50) (7)
トランジスタをoNにしT [VW+ 1/ 2− V
MI(=220V)に引き上げ、データ側の選択ライン
をOvニジ、[VW+ 1/ 2−VMIを絵素に印加
することにより発光させる。この時、非選択ラインIt
、VM (=60V) k:L、、(VW+ 1/ 2
−VM)−VM= 160Vをlil印加tli、コレ
は発光のしきい値以下なので、この絵素は発光しない。
Pch高耐圧MO8r C(40) (50) (7)
トランジスタをoNにしT [VW+ 1/ 2− V
MI(=220V)に引き上げ、データ側の選択ライン
をOvニジ、[VW+ 1/ 2−VMIを絵素に印加
することにより発光させる。この時、非選択ラインIt
、VM (=60V) k:L、、(VW+ 1/ 2
−VM)−VM= 160Vをlil印加tli、コレ
は発光のしきい値以下なので、この絵素は発光しない。
このような駆動を実行する為にデータ側の選択ラインN
に接続されているトランジスタ(UTn )は0FF1
トランジスタ(DTn )はONにする。非選択ライン
Mでは、トランジスタ(UTm )をON1トランジス
タ(DTII )をOFFにする。つまり、選択ライン
の入力データ[)nは1 ow、非選択ラインの入力デ
ータDiは@ ighにしなければならない。これは、
入力の表示データ(H:発光、L:非発行)とは逆にな
り、データを反転する為の信号RVCが必要となる。
に接続されているトランジスタ(UTn )は0FF1
トランジスタ(DTn )はONにする。非選択ライン
Mでは、トランジスタ(UTm )をON1トランジス
タ(DTII )をOFFにする。つまり、選択ライン
の入力データ[)nは1 ow、非選択ラインの入力デ
ータDiは@ ighにしなければならない。これは、
入力の表示データ(H:発光、L:非発行)とは逆にな
り、データを反転する為の信号RVCが必要となる。
以上の駆動によるデータ側の印加波形を第2図に[l
ata側×2として示す。実線は全面発光時、点線は全
面消去時の印加波形である。
ata側×2として示す。実線は全面発光時、点線は全
面消去時の印加波形である。
次に走査側の駆動について説明する。なお、Nah高耐
圧MO8IG(イ)及び(30)の内部構成例を第3図
(b)に、Pch高耐圧MO8I C(40)及び(5
0)の内部構成例を第3図(C)に示し、それぞれの論
理回路の真理値表を第4図(a)第4図+b>に示す。
圧MO8IG(イ)及び(30)の内部構成例を第3図
(b)に、Pch高耐圧MO8I C(40)及び(5
0)の内部構成例を第3図(C)に示し、それぞれの論
理回路の真理値表を第4図(a)第4図+b>に示す。
この2つのICは、相補型の回路構成からなり、論理は
全て逆になるが構成は同様である為、Nch高耐圧MO
8rC(至)■についてのみ説明する。
全て逆になるが構成は同様である為、Nch高耐圧MO
8rC(至)■についてのみ説明する。
シフトレジスタ(3000)は走査側の選択ラインを記
憶しておく為の回路であり、CLOCK信号のHigh
期間でNDATAを取り込み、l−ow明期間、転送す
る構成とする。この駆動装置ではCLOCK信号として
、奇数側NCh高耐圧MO3IC■には第2図の信@(
NSTodd)を、偶数側N chji!耐圧MO8I
C(30)には、信号(N3Teven )をそれぞ
れ入力する。又、NDATA信号として、第2図のよう
に1フレームに1回、■信号の立ち上がりの後に入力さ
れる最初のCLOCK信号(NSTodd ) (N
STeven)のt−1iohJl1間だけlowにし
た信号を入力する。このように2回の水平期間に対して
、1回の割り合いで、CLOCK信号(NSTodd
、 N5Teven)を入力するのは、1ライン毎にN
Ch駆動とPch駆動とを繰り返して実行する為である
。ゆえにNch高耐圧M08ICとpCh高耐圧MO8
ICに入力するCLOCK信号の位相は、1水平期間分
ずらして入力する。又、NPフィールドでは、奇数ライ
ンに対してNch駆動を実行する為、信号(NSTod
d)(−CLOCKodd )のみに、PNフィールド
では偶数ラインに対してNch駆動を実行する為、信号
(NSTevan) (=CLOCKeven)のみ
に、パルス信号を入力することにより、目的の駆動を実
現している。
憶しておく為の回路であり、CLOCK信号のHigh
期間でNDATAを取り込み、l−ow明期間、転送す
る構成とする。この駆動装置ではCLOCK信号として
、奇数側NCh高耐圧MO3IC■には第2図の信@(
NSTodd)を、偶数側N chji!耐圧MO8I
C(30)には、信号(N3Teven )をそれぞ
れ入力する。又、NDATA信号として、第2図のよう
に1フレームに1回、■信号の立ち上がりの後に入力さ
れる最初のCLOCK信号(NSTodd ) (N
STeven)のt−1iohJl1間だけlowにし
た信号を入力する。このように2回の水平期間に対して
、1回の割り合いで、CLOCK信号(NSTodd
、 N5Teven)を入力するのは、1ライン毎にN
Ch駆動とPch駆動とを繰り返して実行する為である
。ゆえにNch高耐圧M08ICとpCh高耐圧MO8
ICに入力するCLOCK信号の位相は、1水平期間分
ずらして入力する。又、NPフィールドでは、奇数ライ
ンに対してNch駆動を実行する為、信号(NSTod
d)(−CLOCKodd )のみに、PNフィールド
では偶数ラインに対してNch駆動を実行する為、信号
(NSTevan) (=CLOCKeven)のみ
に、パルス信号を入力することにより、目的の駆動を実
現している。
論理回路(3001)は、信号(NST)と信号(NC
L>の2種類を使い、高耐圧MO8I Cのトランジス
タをON、0FF1シフトレジスタ(300G)のデー
タに従う3つの状態に切り換える為の回路であり、その
論理は第4図(ωの真理値による。
L>の2種類を使い、高耐圧MO8I Cのトランジス
タをON、0FF1シフトレジスタ(300G)のデー
タに従う3つの状態に切り換える為の回路であり、その
論理は第4図(ωの真理値による。
以上の動作をまとめると、第5図のようになる。
つまり、この駆動回路の動作は、前述のとおり大きく分
けてNPフィールドPNフィールドの2種類のタイミン
グから構成され、この2つのフィールドの実行を完了す
ることにより、薄膜EL表示装置の全絵素に対して発光
に必要な交流パルスを閉じるものである。更に、それぞ
れのフィールドはNch駆動と、Pch駆動の2種類の
タイミングから構成されており、NPフィールドでは走
査側の奇数番目選択ラインに対してNch駆動を、偶数
番目選択ラインに対してPch駆動を実行し、PNフィ
ールドではその逆の駆動を実行する。そして更に、NC
h駆動及びPch駆動は、それぞれ変調期間と書き込み
期間によって構成されている。変調期間は約10μse
c 、書き込み期間は30μsecで、1水平期間を約
40μsecにすることができる。
けてNPフィールドPNフィールドの2種類のタイミン
グから構成され、この2つのフィールドの実行を完了す
ることにより、薄膜EL表示装置の全絵素に対して発光
に必要な交流パルスを閉じるものである。更に、それぞ
れのフィールドはNch駆動と、Pch駆動の2種類の
タイミングから構成されており、NPフィールドでは走
査側の奇数番目選択ラインに対してNch駆動を、偶数
番目選択ラインに対してPch駆動を実行し、PNフィ
ールドではその逆の駆動を実行する。そして更に、NC
h駆動及びPch駆動は、それぞれ変調期間と書き込み
期間によって構成されている。変調期間は約10μse
c 、書き込み期間は30μsecで、1水平期間を約
40μsecにすることができる。
Nchソース電位及びPchソース電位はNPフィール
ドと、PNフィールドによりEL表示素子に発光しうる
振幅の完全対称交流波形を印加する為に必要とするNc
h及びpch高耐圧MO8IGのトランジスタのソース
電位である。
ドと、PNフィールドによりEL表示素子に発光しうる
振幅の完全対称交流波形を印加する為に必要とするNc
h及びpch高耐圧MO8IGのトランジスタのソース
電位である。
信号(NSC)は、Nch高耐圧MO8I Cのソース
電位切り換え回路(40G)の制御信号であり、ON
(Hioh )時ソース電位は、−(VW−1/2・V
M) −−160Vになり、OFF(Low)時1、t
1/ 2− VM=30Vk:なる。信号(PSC;
)はPch高耐圧MO8ICのソース電位切り換え回路
(300)の制御信号であり、ON (Hich )期
間ソース電位G、tVW+ 1/ 2・VM−220V
k:す’l、OFF(Low)期間は、1/2・V M
−30Vになる。(NTodd)はIC■内のNch
高耐圧MOSトランジスタ、(N T even)はI
C(30)内のNch高耐圧MOSトランジスタ、(P
TOdd)はIC(40)内のPch高耐圧MOSトラ
ンジスタ、(p Teven)はIC(50)内のpc
h高耐圧MOSトランジスタであり、各タイミングにお
けるそれぞれのON、OFF動作を示す。但し、(ON
)は選択ラインのみがONすることを意味する。これら
のトランジスタのON、OFF、(ON)をコントロー
ルする為の信号が(NCLodd)、(NSTodd)
、(NCLeven) (NSTeven)、(PC
LOdd)、(PS T’odd ) (PCLev
en)、(P S T even)であり、各タイミン
グでのそれぞれの論理は第5図に示す通りである。
電位切り換え回路(40G)の制御信号であり、ON
(Hioh )時ソース電位は、−(VW−1/2・V
M) −−160Vになり、OFF(Low)時1、t
1/ 2− VM=30Vk:なる。信号(PSC;
)はPch高耐圧MO8ICのソース電位切り換え回路
(300)の制御信号であり、ON (Hich )期
間ソース電位G、tVW+ 1/ 2・VM−220V
k:す’l、OFF(Low)期間は、1/2・V M
−30Vになる。(NTodd)はIC■内のNch
高耐圧MOSトランジスタ、(N T even)はI
C(30)内のNch高耐圧MOSトランジスタ、(P
TOdd)はIC(40)内のPch高耐圧MOSトラ
ンジスタ、(p Teven)はIC(50)内のpc
h高耐圧MOSトランジスタであり、各タイミングにお
けるそれぞれのON、OFF動作を示す。但し、(ON
)は選択ラインのみがONすることを意味する。これら
のトランジスタのON、OFF、(ON)をコントロー
ルする為の信号が(NCLodd)、(NSTodd)
、(NCLeven) (NSTeven)、(PC
LOdd)、(PS T’odd ) (PCLev
en)、(P S T even)であり、各タイミン
グでのそれぞれの論理は第5図に示す通りである。
また、変調期間は、信号(NSC)、(PSC)をOF
Fにし、走査側のPch及びNch高耐圧MOSトラン
ジスタを全てON状態にし、走査側全ラインを1/2・
V M −30Vにする。この時、データ側では表示デ
ータに従ってVMかOvを印加する。その結果、データ
側ラインの内、V M −60Vが印加されている電極
は、走査側のNCh高耐圧MOSトランジスタを介して
絵素に走査側に対してデータ側を正とする1/2・V
M −30Vを充電し、0■が印加されている電極は、
走査側のP ch*′耐圧MOSトランジスタを介して
、絵素に走査側に対してデータ側を負とする1/2・V
M −30Vが充電される。このように、変調期間で
は、データ側は表示データに従ってOvかV M −6
0Vを選択し、走査側全電極に1/2・V M −30
Vを印加することによって、走査側に対してデータ側を
正及び負の極性で1/2・V M = 30V充電する
ことになる。しかもNCh駆動とPch駆動では、同一
表示データの場合においても、信号(RVC)によって
極性を反転させる為、絵素への印加電圧波形は、NPフ
ィールドとPNフィールドの2フレームを実行すること
によって完全対称交流波形になる。
Fにし、走査側のPch及びNch高耐圧MOSトラン
ジスタを全てON状態にし、走査側全ラインを1/2・
V M −30Vにする。この時、データ側では表示デ
ータに従ってVMかOvを印加する。その結果、データ
側ラインの内、V M −60Vが印加されている電極
は、走査側のNCh高耐圧MOSトランジスタを介して
絵素に走査側に対してデータ側を正とする1/2・V
M −30Vを充電し、0■が印加されている電極は、
走査側のP ch*′耐圧MOSトランジスタを介して
、絵素に走査側に対してデータ側を負とする1/2・V
M −30Vが充電される。このように、変調期間で
は、データ側は表示データに従ってOvかV M −6
0Vを選択し、走査側全電極に1/2・V M −30
Vを印加することによって、走査側に対してデータ側を
正及び負の極性で1/2・V M = 30V充電する
ことになる。しかもNCh駆動とPch駆動では、同一
表示データの場合においても、信号(RVC)によって
極性を反転させる為、絵素への印加電圧波形は、NPフ
ィールドとPNフィールドの2フレームを実行すること
によって完全対称交流波形になる。
次に以上の4種類の棗ぎ込み期間について、第6図〜第
9図に示す等価回路を用いて説明する。
9図に示す等価回路を用いて説明する。
NPフィール°Nch における書き゛みNch高
耐圧MoSトランジスタのソース電位を−(VW−1/
2− VM)=−160VICする為信号(NSC>
をONにし、Pch高耐圧MOSトランジスターのソー
ス電位を1/2・VM−30Vにする為、信号(PSC
)をOFFにする。そして奇数側の1ラインを選択する
為に、トランジスタ(NTodd)の中からシフトレジ
スタ31)のデータに従って1ラインをONにし、他の
ラインはOFFにする。この時、トランジスタ(N T
even)、(PTodd)は全てOFFにし、トラン
ジスタ(P 丁+3Ven)は全てONにする。データ
側は、変調期間の駆動を継続する。この状態の等価回路
を第6図に示す。第6図(ωは、絵素(A)を発光させ
る場合で、データ側のライン(x2)と走査側の選択ラ
イン(Yl)との交点である絵素Aにのみデータ側と正
極性として60V−(−160V) −220Vが印加
され発光する。第6図+b+は、絵素(A>を発光させ
ない場合で、絵素(A)には、OV−(−160V)
= 160Vが印加されるが、発光するしきい値以下
なので発光しない。
耐圧MoSトランジスタのソース電位を−(VW−1/
2− VM)=−160VICする為信号(NSC>
をONにし、Pch高耐圧MOSトランジスターのソー
ス電位を1/2・VM−30Vにする為、信号(PSC
)をOFFにする。そして奇数側の1ラインを選択する
為に、トランジスタ(NTodd)の中からシフトレジ
スタ31)のデータに従って1ラインをONにし、他の
ラインはOFFにする。この時、トランジスタ(N T
even)、(PTodd)は全てOFFにし、トラン
ジスタ(P 丁+3Ven)は全てONにする。データ
側は、変調期間の駆動を継続する。この状態の等価回路
を第6図に示す。第6図(ωは、絵素(A)を発光させ
る場合で、データ側のライン(x2)と走査側の選択ラ
イン(Yl)との交点である絵素Aにのみデータ側と正
極性として60V−(−160V) −220Vが印加
され発光する。第6図+b+は、絵素(A>を発光させ
ない場合で、絵素(A)には、OV−(−160V)
= 160Vが印加されるが、発光するしきい値以下
なので発光しない。
NPフィールドPch駆動における書き込み期間Nch
高耐圧MOSトランジスタのソース電位を1/2・V
M = 30Vにする為、信号(NSC)をOFFにし
、Pch高耐圧MOSトランジスターのソース電位をV
W+ 1/ 2−VM−220VICする為、信号(P
SC)をONにする。そして偶数側の1ラインをONに
し、他のラインは、OFFにする。この時トランジスタ
(PTodd)、(NTeVen )はすべてOFFに
し、トランジスタ(NTodd )は全てONにする。
高耐圧MOSトランジスタのソース電位を1/2・V
M = 30Vにする為、信号(NSC)をOFFにし
、Pch高耐圧MOSトランジスターのソース電位をV
W+ 1/ 2−VM−220VICする為、信号(P
SC)をONにする。そして偶数側の1ラインをONに
し、他のラインは、OFFにする。この時トランジスタ
(PTodd)、(NTeVen )はすべてOFFに
し、トランジスタ(NTodd )は全てONにする。
データ側は変調期間の駆動を継続する。この状態の等価
回路を第7図に示す。第7図(ωは絵素を発光させる場
合で、データ側のライン(×2)と走査側の選択ライン
(Yl)との交点である絵素(B)にのみデータ側を負
極性として220v −OV −220Vが印加され発
光する。第7図(b)は、絵素(B)を発光させない場
合で、絵素(B)には220V −60V −160V
が印加されるが、発光するしきい値以下なので発光しな
い。
回路を第7図に示す。第7図(ωは絵素を発光させる場
合で、データ側のライン(×2)と走査側の選択ライン
(Yl)との交点である絵素(B)にのみデータ側を負
極性として220v −OV −220Vが印加され発
光する。第7図(b)は、絵素(B)を発光させない場
合で、絵素(B)には220V −60V −160V
が印加されるが、発光するしきい値以下なので発光しな
い。
PNフィール゛pch における き゛みN ch
高耐圧M OS トランジスタのソース電位を1/ 2
− VM−30Vにする為、信号(NSC)をOFFに
し、Pch高耐圧MOSトランジスタのソー子電位eV
W+ 1/ 2−VM−220Vにする為、信号(PS
C)をONにする。そして奇数側の1ラインを選択する
為にトランジスタ(pTodd)の中からシフトレジス
タ(41)のデータに従って1ラインをONにし、他の
ラインはOFFにする。
高耐圧M OS トランジスタのソース電位を1/ 2
− VM−30Vにする為、信号(NSC)をOFFに
し、Pch高耐圧MOSトランジスタのソー子電位eV
W+ 1/ 2−VM−220Vにする為、信号(PS
C)をONにする。そして奇数側の1ラインを選択する
為にトランジスタ(pTodd)の中からシフトレジス
タ(41)のデータに従って1ラインをONにし、他の
ラインはOFFにする。
この呻、トランジスタ(P T even)、(NTo
dd)は全てOFFにし、トランジスタ(N T ev
en)は全てONにする。データ側は変調期間の駆動を
継続する。この状態の等価回路を第8図に示す。第8図
(ωは、絵素(A)を発光させる場合で、データ側のラ
イン(×2)と走査側の選択ライン(Yl)との交点で
ある絵素(A>にのみデータ側を負極性として、220
V= OV−220Vが印加され発光する第8図+b>
は絵素(A)を発光させない場合で、絵素(A)には、
220V −60V −160Vが印加されるが、発光
のしきい値以下なので発光しない。
dd)は全てOFFにし、トランジスタ(N T ev
en)は全てONにする。データ側は変調期間の駆動を
継続する。この状態の等価回路を第8図に示す。第8図
(ωは、絵素(A)を発光させる場合で、データ側のラ
イン(×2)と走査側の選択ライン(Yl)との交点で
ある絵素(A>にのみデータ側を負極性として、220
V= OV−220Vが印加され発光する第8図+b>
は絵素(A)を発光させない場合で、絵素(A)には、
220V −60V −160Vが印加されるが、発光
のしきい値以下なので発光しない。
PNフィール゛NCh fにおける ぎ゛みNch高耐
圧MO8トランジスタのソース電位を−(VW−1/
2− VM)−−160Vl、:する為、信号(NSC
)をONにし、Pch高耐圧MOSトランジスタのソー
ス電位41/ 2・V M = 30Vにする為、信号
(PSC)をOFFにする。そして偶数側の1ラインを
選択する為に、トランジスタ(N T even)の中
からシフトレジスタ(31)のデータに従って1ライン
をONし、他のラインはOFFにする。この時、トラン
ジスタ(NTodd)、(P T even)は全てO
FFにし、トランジスタ(PTodd)は全てONにす
る。データ側は変調期間の駆動を継続する。この状態の
等価回路を第9図に示す。第9図(ωは、絵素(B)を
発光させる場合で、データ側のライン(x2)と走査側
の選択ライン(Yl)との交点である絵素(B)にのみ
データ側を正極性として80V−(−160V)−22
0Vが印加され発光する。第9図中)は絵素(B)を発
光させない場合で、絵素(B)には、OV−(−180
V) −160VカEI]加すhルカ発光しきい値以下
なので発光しない。
圧MO8トランジスタのソース電位を−(VW−1/
2− VM)−−160Vl、:する為、信号(NSC
)をONにし、Pch高耐圧MOSトランジスタのソー
ス電位41/ 2・V M = 30Vにする為、信号
(PSC)をOFFにする。そして偶数側の1ラインを
選択する為に、トランジスタ(N T even)の中
からシフトレジスタ(31)のデータに従って1ライン
をONし、他のラインはOFFにする。この時、トラン
ジスタ(NTodd)、(P T even)は全てO
FFにし、トランジスタ(PTodd)は全てONにす
る。データ側は変調期間の駆動を継続する。この状態の
等価回路を第9図に示す。第9図(ωは、絵素(B)を
発光させる場合で、データ側のライン(x2)と走査側
の選択ライン(Yl)との交点である絵素(B)にのみ
データ側を正極性として80V−(−160V)−22
0Vが印加され発光する。第9図中)は絵素(B)を発
光させない場合で、絵素(B)には、OV−(−180
V) −160VカEI]加すhルカ発光しきい値以下
なので発光しない。
ところで、この駆動回路では、データ側ドライバとして
低い耐圧のドライバICを使用可能にする為、走査側の
Nch及びPch高耐圧MO8IGにより、走査側選択
電極に正と負の両極性で重き込みパルスを印加している
。これによりデータ側では、Wl’am圧VMに相当1
160V(7)ON、OFF動作だけでよいことになる
。しかし、走査側を高圧でスイッチングした場合、過渡
期においては、データ側も容量結合により高圧が印加さ
れることになり、低い耐圧のドライバICでは破壊され
てしまう。そこで過渡期においても、データ側に高圧が
印加されないようにする為、変調期間を設は走査側に1
/2・VM−30Vを、そしてデータ側には表示データ
に従って選択的にOVもしくはVM−θOVを印加し、
絵素を充電しておく。そして書き込み期間では、走査側
の非選択側全ライン(奇数側選択時は偶数側前ライン、
偶数側選択時には嵜数側全ライン)とデータ側前ライン
は変調期間の駆動を継続させた状態で、走査側選択ライ
ンに書き込みパルスを印加する。ここで、データ側の1
ライン(x2)に注目した場合、ライン(×2)と走査
側選択ライン間の静電容量は1絵素分のCalであり、
それに対して1/2・VM−30Vにクランプされてい
る非選択側前ライン間との静電容量は1/2・1−Ce
1となり、iは走査側前ライン数であるからce+秤比
べ非常に大きな値となる為、走査側選択ラインに高圧を
印加する瞬間においても、容量配分により、ライン(×
2)の電位は、はとんど変化しない。以上のように容量
性のマトリクスパネルの特徴を生かして、データ側に高
圧が印加されないようにすることでデータ側ICとして
低い耐圧のICを使用n1能にしている。
低い耐圧のドライバICを使用可能にする為、走査側の
Nch及びPch高耐圧MO8IGにより、走査側選択
電極に正と負の両極性で重き込みパルスを印加している
。これによりデータ側では、Wl’am圧VMに相当1
160V(7)ON、OFF動作だけでよいことになる
。しかし、走査側を高圧でスイッチングした場合、過渡
期においては、データ側も容量結合により高圧が印加さ
れることになり、低い耐圧のドライバICでは破壊され
てしまう。そこで過渡期においても、データ側に高圧が
印加されないようにする為、変調期間を設は走査側に1
/2・VM−30Vを、そしてデータ側には表示データ
に従って選択的にOVもしくはVM−θOVを印加し、
絵素を充電しておく。そして書き込み期間では、走査側
の非選択側全ライン(奇数側選択時は偶数側前ライン、
偶数側選択時には嵜数側全ライン)とデータ側前ライン
は変調期間の駆動を継続させた状態で、走査側選択ライ
ンに書き込みパルスを印加する。ここで、データ側の1
ライン(x2)に注目した場合、ライン(×2)と走査
側選択ライン間の静電容量は1絵素分のCalであり、
それに対して1/2・VM−30Vにクランプされてい
る非選択側前ライン間との静電容量は1/2・1−Ce
1となり、iは走査側前ライン数であるからce+秤比
べ非常に大きな値となる為、走査側選択ラインに高圧を
印加する瞬間においても、容量配分により、ライン(×
2)の電位は、はとんど変化しない。以上のように容量
性のマトリクスパネルの特徴を生かして、データ側に高
圧が印加されないようにすることでデータ側ICとして
低い耐圧のICを使用n1能にしている。
このように、データ側ICとして表示データに従って充
放電可能なプッシュプル構成のドライバーICを使用し
、以上のような駆動方法を実行することにより、1水平
期間の実行時間を従来の駆動回路より、約20〜30%
短縮し、40μSec程度とすることが可能になる。こ
れは、フレーム周波数を低下させることなく走査側電極
数を増加させることを可能とするものであり、従来の駆
動回路ではフレーム周波数を下げなければ不可能とされ
ていた大表示容量のEL表示装置をフレーム周波数を低
下することなく、フリッカやIII度不足がないすぐれ
た表示品質で実現することが可能となる。
放電可能なプッシュプル構成のドライバーICを使用し
、以上のような駆動方法を実行することにより、1水平
期間の実行時間を従来の駆動回路より、約20〜30%
短縮し、40μSec程度とすることが可能になる。こ
れは、フレーム周波数を低下させることなく走査側電極
数を増加させることを可能とするものであり、従来の駆
動回路ではフレーム周波数を下げなければ不可能とされ
ていた大表示容量のEL表示装置をフレーム周波数を低
下することなく、フリッカやIII度不足がないすぐれ
た表示品質で実現することが可能となる。
又、この駆動回路によればデータ側ドライバーICとし
て低耐圧のドライバーICが使用可能であり、ドライバ
ーICのコストを下げることかできる。
て低耐圧のドライバーICが使用可能であり、ドライバ
ーICのコストを下げることかできる。
その他、この駆動回路には、次の利点がある。
E1表示装置の絵素に印加される正負極性のパルス電圧
波形が、変調期間を誉め完全対称となる為、分極による
焼き付は現象がなくなり、表示装置の長期信頼性を向上
させるものである。
波形が、変調期間を誉め完全対称となる為、分極による
焼き付は現象がなくなり、表示装置の長期信頼性を向上
させるものである。
さらに、変調消費電力を従来駆動の273に低減するこ
とができる。つまり、これは、全面発光表示の場合、従
来の駆動回路において、Nch駆動では、第1段階とし
てデータ側から全絵素に1/2・VMが充電され、第2
段階ではデータ側を70−ティングにし走査側から1/
2・VMを印加するため、電荷の充電派されない。従っ
て、変調の為にこの2段階で消費された電力は、全絵素
の、lJlをco とすると、Co −(1/ 2−
VM)になる。Pch駆動では、第1段階としてデータ
側から全絵素に1/2・VMが充電され、第2段階では
データ側をOVにし、全絵素の電荷を放電し、逆に走査
側から1/2・VMを印加し、新たに1/2・VMが充
電される。従って変調消費電力はCo −(1/ 2−
VM)2+Go −(1/ 2−VM)2−2・CO・
(1/2・VM)”になる。
とができる。つまり、これは、全面発光表示の場合、従
来の駆動回路において、Nch駆動では、第1段階とし
てデータ側から全絵素に1/2・VMが充電され、第2
段階ではデータ側を70−ティングにし走査側から1/
2・VMを印加するため、電荷の充電派されない。従っ
て、変調の為にこの2段階で消費された電力は、全絵素
の、lJlをco とすると、Co −(1/ 2−
VM)になる。Pch駆動では、第1段階としてデータ
側から全絵素に1/2・VMが充電され、第2段階では
データ側をOVにし、全絵素の電荷を放電し、逆に走査
側から1/2・VMを印加し、新たに1/2・VMが充
電される。従って変調消費電力はCo −(1/ 2−
VM)2+Go −(1/ 2−VM)2−2・CO・
(1/2・VM)”になる。
ゆえに、全絵素に対して交FIt1サイクル分で消費さ
れる変調の為の電力は、Nch駆動時の変調消費電力+
PchPc時の変調消費電力=Co ・(1/2−VM
)2+ 2−C,o −(1/ 2−VM)” −3・
CO・(1/2・VM)’となる。これに対してこの駆
動方式では、NCh駆動とPch駆動では、充電の極性
が逆になるだけであり、変調消費電力は等しく、基準の
走査側電位である1/2・VMに対して、データ側をO
vか又はVMを印加し、全絵素に1回1/2・VM充電
するだけの電力、つまりCO・(1/2・VM)2にな
る。ゆえに交流1サククル分の変調消費電力は、 NCh駆動時の変調消費電力+PchPc時の消費電力
−Co −(1/ 2・VM)2+Co −(1/2・
VM)’= 2/Go・(1/2・VM)’となる。上
記説明からこの駆動回路は、従来の駆動回路の2/3の
変調消費電力であることが判る。
れる変調の為の電力は、Nch駆動時の変調消費電力+
PchPc時の変調消費電力=Co ・(1/2−VM
)2+ 2−C,o −(1/ 2−VM)” −3・
CO・(1/2・VM)’となる。これに対してこの駆
動方式では、NCh駆動とPch駆動では、充電の極性
が逆になるだけであり、変調消費電力は等しく、基準の
走査側電位である1/2・VMに対して、データ側をO
vか又はVMを印加し、全絵素に1回1/2・VM充電
するだけの電力、つまりCO・(1/2・VM)2にな
る。ゆえに交流1サククル分の変調消費電力は、 NCh駆動時の変調消費電力+PchPc時の消費電力
−Co −(1/ 2・VM)2+Co −(1/2・
VM)’= 2/Go・(1/2・VM)’となる。上
記説明からこの駆動回路は、従来の駆動回路の2/3の
変調消費電力であることが判る。
全面発光を例として取りあげたが、他の表示においても
Nch駆動とPch駆動は相補型の駆動を実行している
為、交流1サイクル分としては、上記説明の従来の駆動
回路とこの駆動回路による変調消費電力比の関係はかわ
らない。
Nch駆動とPch駆動は相補型の駆動を実行している
為、交流1サイクル分としては、上記説明の従来の駆動
回路とこの駆動回路による変調消費電力比の関係はかわ
らない。
(ト)発明の効果
この発明によれば、1走査線の走査期間に要する時間が
従来の駆動回路に比べて20〜30%短縮されるもので
あり同一のフレーム周波数で表示する場合、従来駆動に
比べ、多くの走査側電極数をもつE1表示装置を駆動さ
せることができる。
従来の駆動回路に比べて20〜30%短縮されるもので
あり同一のフレーム周波数で表示する場合、従来駆動に
比べ、多くの走査側電極数をもつE1表示装置を駆動さ
せることができる。
さらに、データ側のドライバーICとして変調電圧弁だ
けの低い耐圧のICが使用でき、表示装置全体のコスト
を低減させることができる。
けの低い耐圧のICが使用でき、表示装置全体のコスト
を低減させることができる。
また、長期信頼性の面では、絵素に印加される正負極性
のパルス電圧波形が変調期間も含め完全対称となる為、
分極によるEL層の焼き付は現象等がなくなり表示装置
の寿命を著しく向上させることができる。
のパルス電圧波形が変調期間も含め完全対称となる為、
分極によるEL層の焼き付は現象等がなくなり表示装置
の寿命を著しく向上させることができる。
その上、消費電力の面では、変調消費電力を従来の駆動
回路の2/3に低減することができ、駆動電力全体の約
7割が変調消費電力であることがら、これによって大幅
に消費電力を節約することができるものである。
回路の2/3に低減することができ、駆動電力全体の約
7割が変調消費電力であることがら、これによって大幅
に消費電力を節約することができるものである。
第1図はこの発明の一実施例を示す電気回路図、第2図
は第1図の動作を説明するタイムチャート、第3図(ω
、(b>、(C)はそれぞれ、第1図における論理回路
を説明する説明図、第4図(ω、(b)は第1図のMO
S−ICの動作を示す説明図、第5図は第1図の動作を
説明する説明図、第6〜9図は第1図の動作状態を等価
回路によって示す説明図、第10図は薄膜EL表示装置
の一部切欠き斜視図、第11図は薄膜EL表示装置の印
加電圧に対する輝度特性を示すグラフである。 0・・・・・・薄膜EL表示装置、 ■田・・・・・・走査側Nch高耐圧MO8IC。 (40) (50)・・・・・・走査側Pch高耐圧
MO8I C。 (200)・・・・・・データ側ドライバIC1(30
G)・・・・・・走査側Pch高耐圧MO8ICのソー
ス電位切換回路、 □ (40G)・・・・・・走査側Nch高耐圧MO8IC
のソース電位切換回路、 &1)(311(41)’ (51) (201)・
・・・・・論理回路。 第1!!I @lし、!vt’tVw−19N 第3図(G) 第31¥+(b) 1+1冒F′■1 第4図 第51!1 第6m ((1) (b)第7w1 (a) (b)8m (Q) (b) #E9!l!+ (。)(b)
は第1図の動作を説明するタイムチャート、第3図(ω
、(b>、(C)はそれぞれ、第1図における論理回路
を説明する説明図、第4図(ω、(b)は第1図のMO
S−ICの動作を示す説明図、第5図は第1図の動作を
説明する説明図、第6〜9図は第1図の動作状態を等価
回路によって示す説明図、第10図は薄膜EL表示装置
の一部切欠き斜視図、第11図は薄膜EL表示装置の印
加電圧に対する輝度特性を示すグラフである。 0・・・・・・薄膜EL表示装置、 ■田・・・・・・走査側Nch高耐圧MO8IC。 (40) (50)・・・・・・走査側Pch高耐圧
MO8I C。 (200)・・・・・・データ側ドライバIC1(30
G)・・・・・・走査側Pch高耐圧MO8ICのソー
ス電位切換回路、 □ (40G)・・・・・・走査側Nch高耐圧MO8IC
のソース電位切換回路、 &1)(311(41)’ (51) (201)・
・・・・・論理回路。 第1!!I @lし、!vt’tVw−19N 第3図(G) 第31¥+(b) 1+1冒F′■1 第4図 第51!1 第6m ((1) (b)第7w1 (a) (b)8m (Q) (b) #E9!l!+ (。)(b)
Claims (1)
- 【特許請求の範囲】 1、EL層を、互いに交差する方向に配列した走査側電
極とデータ側電極間に介設して構成した薄膜EL表示装
置において、 走査側電極の各々に、データ側電極に対して負極性の電
圧を印加する第1スイッチング回路と、データ側電極に
対して正極性の電圧を印加する第2スイッチング回路と
を接続すると共に、 データ側電極の各々に、前記走査電極に対応するEL層
に対して充電する第3スイッチング回路および放電する
第4スイッチング回路を接続してなることを特徴とする
薄膜EL表示装置の駆動回路。 2、第1スイッチング回路と第2スイッチング回路とが
、奇数番目の走査側電極にデータ側電極に対して負極性
の電圧を、偶数番目の走査側電極にデータ側電極に対し
て正極性の電圧を印加して線順次駆動を行う画面と、各
走査側電極に前記画面と逆極性の電圧を印加して線順次
駆動を行う画面とを交互にくり返して制御する論理回路
を備えたことを特徴とする特許請求の範囲第1項記載の
薄膜EL表示装置の駆動回路。 3、充電用第3スイッチング回路と放電用第4スイッチ
ング回路とが直列に接続されるとともに、それぞれに充
電方向および放電方向とは逆方向に通電可能なダイオー
ドが並列接続されてなる特許請求の範囲第1項記載の薄
膜EL表示装置の駆動回路。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60125384A JPH0634151B2 (ja) | 1985-06-10 | 1985-06-10 | 薄膜el表示装置の駆動回路 |
DE19863619366 DE3619366A1 (de) | 1985-06-10 | 1986-06-09 | Treiberschaltung fuer eine duennfilm-el-anzeigeeinrichtung |
GB8614090A GB2177532B (en) | 1985-06-10 | 1986-06-10 | Thin film el display panel drive circuit |
US07/372,135 US5006838A (en) | 1985-06-10 | 1989-06-26 | Thin film EL display panel drive circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60125384A JPH0634151B2 (ja) | 1985-06-10 | 1985-06-10 | 薄膜el表示装置の駆動回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS61282895A true JPS61282895A (ja) | 1986-12-13 |
JPH0634151B2 JPH0634151B2 (ja) | 1994-05-02 |
Family
ID=14908799
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60125384A Expired - Lifetime JPH0634151B2 (ja) | 1985-06-10 | 1985-06-10 | 薄膜el表示装置の駆動回路 |
Country Status (4)
Country | Link |
---|---|
US (1) | US5006838A (ja) |
JP (1) | JPH0634151B2 (ja) |
DE (1) | DE3619366A1 (ja) |
GB (1) | GB2177532B (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63168998A (ja) * | 1987-01-06 | 1988-07-12 | シャープ株式会社 | 薄膜el表示装置の駆動回路 |
JPS63314594A (ja) * | 1987-06-17 | 1988-12-22 | シャープ株式会社 | 薄膜elディスプレイユニットの駆動方法および駆動回路 |
JPS6431197A (en) * | 1987-07-27 | 1989-02-01 | Sharp Kk | Driving system for display device |
JPS6440989A (en) * | 1987-08-07 | 1989-02-13 | Sharp Kk | Driving circuit for thin film el display device |
JPH01265295A (ja) * | 1987-12-22 | 1989-10-23 | Fujitsu Ltd | マトリクス表示パネルの駆動方法 |
Families Citing this family (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0634152B2 (ja) * | 1985-12-17 | 1994-05-02 | シャープ株式会社 | 薄膜el表示装置の駆動回路 |
DE3724086A1 (de) * | 1986-07-22 | 1988-02-04 | Sharp Kk | Treiberschaltung fuer eine duennschichtige elektrolumineszenzanzeige |
JP2682886B2 (ja) * | 1990-04-25 | 1997-11-26 | シャープ株式会社 | 表示装置の駆動方法 |
US5969478A (en) * | 1994-04-28 | 1999-10-19 | Matsushita Electronics Corporation | Gas discharge display apparatus and method for driving the same |
US5576726A (en) * | 1994-11-21 | 1996-11-19 | Motorola | Electro-luminescent display device driven by two opposite phase alternating voltages and method therefor |
JPH09245969A (ja) * | 1996-03-01 | 1997-09-19 | Matsushita Electric Ind Co Ltd | 分散型エレクトロ・ルミネセンス素子およびそれを用いた照光式スイッチユニット |
JP2993475B2 (ja) * | 1997-09-16 | 1999-12-20 | 日本電気株式会社 | 有機薄膜el表示装置の駆動方法 |
JP4081912B2 (ja) * | 1999-03-31 | 2008-04-30 | 株式会社デンソー | ディスプレイ装置 |
US6376934B1 (en) | 1999-08-18 | 2002-04-23 | Sipex Corporation | Voltage waveform generator |
JP3424617B2 (ja) * | 1999-09-10 | 2003-07-07 | 株式会社デンソー | 車載用表示器の駆動装置 |
TW591584B (en) * | 1999-10-21 | 2004-06-11 | Semiconductor Energy Lab | Active matrix type display device |
JP2001159881A (ja) * | 1999-12-02 | 2001-06-12 | Nec Corp | 液晶表示コントローラ並びに液晶表示装置 |
KR20020033826A (ko) * | 2000-07-28 | 2002-05-07 | 요트.게.아. 롤페즈 | 전자 발광 디스플레이의 주소 지정 |
KR100556693B1 (ko) * | 2001-09-19 | 2006-03-07 | 엘지전자 주식회사 | 일렉트로 루미네센스 표시소자의 구동장치 및 방법 |
KR100486906B1 (ko) * | 2001-09-19 | 2005-05-03 | 엘지전자 주식회사 | 일렉트로 루미네센스 표시소자의 구동장치 및 방법 |
KR100577993B1 (ko) * | 2001-08-20 | 2006-05-11 | 엘지전자 주식회사 | 일렉트로 루미네센스 표시소자의 구동장치 |
KR20030024994A (ko) * | 2001-09-19 | 2003-03-28 | 엘지전자 주식회사 | 일렉트로 루미네센스 표시소자의 구동장치 및 방법 |
JP2003280586A (ja) * | 2002-03-26 | 2003-10-02 | Univ Toyama | 有機el素子およびその駆動方法 |
AU2003247100A1 (en) * | 2002-08-12 | 2004-02-25 | Koninklijke Philips Electronics N.V. | An electroluminescent display |
KR100649884B1 (ko) * | 2005-06-22 | 2006-11-27 | 삼성전자주식회사 | 구동 전압 편차를 보상하는 amoled용 구동 회로 및그 구동 방법 |
KR100747273B1 (ko) | 2005-11-16 | 2007-08-07 | 엘지전자 주식회사 | 빗살 무늬가 발생되지 않는 패널을 포함하는 유기 전계발광 소자 |
KR100747274B1 (ko) | 2005-11-17 | 2007-08-07 | 엘지전자 주식회사 | 빗살 무늬가 제거된 유기 전계 발광 소자 |
US7760170B2 (en) * | 2005-11-16 | 2010-07-20 | Lg Electronics Inc. | Light emitting device with at least one scan line connecting two scan drivers |
JP7423428B2 (ja) * | 2020-06-05 | 2024-01-29 | シャープ株式会社 | タッチパネル入力装置 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3885196A (en) * | 1972-11-30 | 1975-05-20 | Us Army | Pocketable direct current electroluminescent display device addressed by MOS or MNOS circuitry |
US4032818A (en) * | 1975-11-10 | 1977-06-28 | Burroughs Corporation | Uniform current level control for display panels |
US4234821A (en) * | 1977-09-14 | 1980-11-18 | Sharp Kabushiki Kaisha | Flat panel television receiver implemented with a thin film EL panel |
US4338598A (en) * | 1980-01-07 | 1982-07-06 | Sharp Kabushiki Kaisha | Thin-film EL image display panel with power saving features |
US4367468A (en) * | 1980-12-22 | 1983-01-04 | Ncr Corporation | D.C. Input shift panel driver circuits-biased inputs |
US4485379A (en) * | 1981-02-17 | 1984-11-27 | Sharp Kabushiki Kaisha | Circuit and method for driving a thin-film EL panel |
US4594589A (en) * | 1981-08-31 | 1986-06-10 | Sharp Kabushiki Kaisha | Method and circuit for driving electroluminescent display panels with a stepwise driving voltage |
FI64248C (fi) * | 1982-02-17 | 1983-10-10 | Lohja Ab Oy | Foerfarande och koppling foer styrning av bildaotergivning ochisynnerhet vaexelstroems-elektroluminensaotergivning |
EP0106550B1 (en) * | 1982-09-21 | 1989-04-12 | Fujitsu Limited | Method of driving a matrix type display |
JPS59157693A (ja) * | 1983-02-28 | 1984-09-07 | シチズン時計株式会社 | 表示装置の駆動方法 |
US4652872A (en) * | 1983-07-07 | 1987-03-24 | Nec Kansai, Ltd. | Matrix display panel driving system |
DE3511886A1 (de) * | 1984-04-02 | 1985-10-03 | Sharp K.K., Osaka | Treiberschaltung zum ansteuern eines duennfilm-el-displays |
JPS60247693A (ja) * | 1984-05-23 | 1985-12-07 | シャープ株式会社 | 薄膜el表示装置の駆動方法 |
JPS6183596A (ja) * | 1984-09-28 | 1986-04-28 | シャープ株式会社 | 薄膜el表示装置の駆動方法 |
US4707692A (en) * | 1984-11-30 | 1987-11-17 | Hewlett-Packard Company | Electroluminescent display drive system |
US4633141A (en) * | 1985-02-28 | 1986-12-30 | Motorola, Inc. | Low voltage power source power inverter for an electroluminescent drive |
-
1985
- 1985-06-10 JP JP60125384A patent/JPH0634151B2/ja not_active Expired - Lifetime
-
1986
- 1986-06-09 DE DE19863619366 patent/DE3619366A1/de active Granted
- 1986-06-10 GB GB8614090A patent/GB2177532B/en not_active Expired
-
1989
- 1989-06-26 US US07/372,135 patent/US5006838A/en not_active Expired - Lifetime
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63168998A (ja) * | 1987-01-06 | 1988-07-12 | シャープ株式会社 | 薄膜el表示装置の駆動回路 |
JPS63314594A (ja) * | 1987-06-17 | 1988-12-22 | シャープ株式会社 | 薄膜elディスプレイユニットの駆動方法および駆動回路 |
JPS6431197A (en) * | 1987-07-27 | 1989-02-01 | Sharp Kk | Driving system for display device |
JPS6440989A (en) * | 1987-08-07 | 1989-02-13 | Sharp Kk | Driving circuit for thin film el display device |
JPH01265295A (ja) * | 1987-12-22 | 1989-10-23 | Fujitsu Ltd | マトリクス表示パネルの駆動方法 |
Also Published As
Publication number | Publication date |
---|---|
GB8614090D0 (en) | 1986-07-16 |
DE3619366C2 (ja) | 1989-08-24 |
US5006838A (en) | 1991-04-09 |
JPH0634151B2 (ja) | 1994-05-02 |
GB2177532B (en) | 1989-02-22 |
DE3619366A1 (de) | 1986-12-11 |
GB2177532A (en) | 1987-01-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS61282895A (ja) | 薄膜el表示装置の駆動回路 | |
JPH0748137B2 (ja) | 薄膜el表示装置の駆動方法 | |
JPH0634152B2 (ja) | 薄膜el表示装置の駆動回路 | |
US4686426A (en) | Thin-film EL display panel drive circuit with voltage compensation | |
JPH07109798B2 (ja) | 薄膜el表示装置の駆動回路 | |
US5206631A (en) | Method and apparatus for driving a capacitive flat matrix display panel | |
JPS6097394A (ja) | 薄膜el表示装置の駆動装置 | |
JPS60247694A (ja) | 薄膜el表示装置の駆動回路 | |
JPS63135996A (ja) | 薄膜el表示装置の駆動回路 | |
JP2728582B2 (ja) | El表示装置の駆動方法 | |
JPH0230025B2 (ja) | ||
JP2618983B2 (ja) | 薄膜el表示装置の駆動方法 | |
JPH0620318Y2 (ja) | 薄膜el表示装置の駆動回路 | |
JPS60216389A (ja) | 薄膜el表示装置の駆動装置 | |
JPH01117297A (ja) | 薄膜el表示装置の駆動方法 | |
JPS63232293A (ja) | 薄膜el表示装置の駆動方法 | |
JPH0748135B2 (ja) | 薄膜el表示装置の駆動回路 | |
JPH0230026B2 (ja) | ||
JPH03182793A (ja) | 表示装置の駆動方法 | |
JPS6334592A (ja) | 薄膜el表示装置の駆動回路 | |
JPH03186892A (ja) | 表示装置 | |
JPH0654414B2 (ja) | 薄膜el表示装置の駆動回路 | |
JPH01227191A (ja) | 表示駆動方法 | |
JP2002006807A (ja) | El表示装置の駆動回路 | |
JPH0528385B2 (ja) |