JPS61282895A - 薄膜ｅｌ表示装置の駆動回路 - Google Patents
薄膜ｅｌ表示装置の駆動回路Info
- Publication number
- JPS61282895A JPS61282895A JP60125384A JP12538485A JPS61282895A JP S61282895 A JPS61282895 A JP S61282895A JP 60125384 A JP60125384 A JP 60125384A JP 12538485 A JP12538485 A JP 12538485A JP S61282895 A JPS61282895 A JP S61282895A
- Authority
- JP
- Japan
- Prior art keywords
- data
- scanning
- voltage
- line
- drive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0275—Details of drivers for data electrodes, other than drivers for liquid crystal, plasma or OLED displays, not related to handling digital grey scale data or to communication of data to the pixels by means of a current
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（イ）産業上の利用分野
この発明は、交流駆動型容母性フラット・マトリックス
ディスプレイパネル、すなわち、１ｌｌｆｌＥＬ表示装
置の駆動波Ｕに関するものである。
ディスプレイパネル、すなわち、１ｌｌｆｌＥＬ表示装
置の駆動波Ｕに関するものである。
（０）従来の技術
例えば、二重絶縁型（又は三層構造）薄１！ＥＬ□表示
装置は次のように構成される。
装置は次のように構成される。
第１０図に図示のように、ガラス基板（１）の上に（ｎ
２０ａよりなる帯状の透明電極＋２１を平行に設け、こ
の上に例えばＹ２０ｓ 、Ｓｉ ３Ｎ４、Ｔ！ ０２
、Ａ Ｑ２０３等の誘電物質層（３）、Ｍｎ等の活性剤
をドープしたＺｎＳよりなるＥ１層（４）、上記と同じ
＜Ｙ２０３ 、Ｓｉ ａ Ｎ４ 、Ｔｔ Ｏ□、Ａｌ２
２０３等の誘電物質層−を蒸着法、スパッタリング法の
ような薄膜技術を用いて順次５００〜１００００人の膜
厚に積層して３層構造にし、その上に上記透明電極＋２
１と直交する方向にＡｇｚＯｓになる帯状の背面電極（
５）を平行に設ける。
２０ａよりなる帯状の透明電極＋２１を平行に設け、こ
の上に例えばＹ２０ｓ 、Ｓｉ ３Ｎ４、Ｔ！ ０２
、Ａ Ｑ２０３等の誘電物質層（３）、Ｍｎ等の活性剤
をドープしたＺｎＳよりなるＥ１層（４）、上記と同じ
＜Ｙ２０３ 、Ｓｉ ａ Ｎ４ 、Ｔｔ Ｏ□、Ａｌ２
２０３等の誘電物質層−を蒸着法、スパッタリング法の
ような薄膜技術を用いて順次５００〜１００００人の膜
厚に積層して３層構造にし、その上に上記透明電極＋２
１と直交する方向にＡｇｚＯｓになる帯状の背面電極（
５）を平行に設ける。
上記薄膜ＥＬ素子はその電極間に、誘電物質（３）、■
で挟持されたＥＬ動物質４）を介在させたものであるか
ら、等価回路的には容量性素子と見ることができる。ま
た、該薄膜ＥＬ素子は第１１図に示す電圧−輝度特性か
ら明らかな如く、２００Ｖ程度の比較的高電圧を印加し
て駆動される。
で挟持されたＥＬ動物質４）を介在させたものであるか
ら、等価回路的には容量性素子と見ることができる。ま
た、該薄膜ＥＬ素子は第１１図に示す電圧−輝度特性か
ら明らかな如く、２００Ｖ程度の比較的高電圧を印加し
て駆動される。
従来、このような薄膜ＥＬ表示装置のため、走査側電極
の駆動回路としてＮ −ｃｈＭ ＯＳドライバーとＰ
−ｃｈＭ ＯＳドライバを備え、フィールド（１画面の
線順次駆動）毎に極性を反転する、いわゆるフィールド
反転駆動を行なう駆動装置が用いられてきた。しかしな
がら、Ｅｌ素子は素子構造が発光層に対して完全な対称
でないため、１フイールド（１画面）毎に極性を反転し
て正と負の書き込み電圧を印加すると、１フイールド毎
に同じ絵素の発光強度に差が生じ、そのため表示にフリ
ッカを生じるという問題点がある。
の駆動回路としてＮ −ｃｈＭ ＯＳドライバーとＰ
−ｃｈＭ ＯＳドライバを備え、フィールド（１画面の
線順次駆動）毎に極性を反転する、いわゆるフィールド
反転駆動を行なう駆動装置が用いられてきた。しかしな
がら、Ｅｌ素子は素子構造が発光層に対して完全な対称
でないため、１フイールド（１画面）毎に極性を反転し
て正と負の書き込み電圧を印加すると、１フイールド毎
に同じ絵素の発光強度に差が生じ、そのため表示にフリ
ッカを生じるという問題点がある。
そこで、本願出願人は、特願昭５９−１０５３７５号に
おいて、走査側電極の駆動回路にＮ −ｃｈ高耐圧ＭＯ
Ｓドライバーとｐ−ｃｈ高耐圧ＭＯＳドライバーを用い
てフィールド反転駆動を行ない、さらに、１走査線毎に
絵素に加わる書き込み波形の極性を変える事により、パ
ネルの印加電圧極性による発光強度のバラツキが平均化
され、フリッカが低減できる駆動装置を提案した。
おいて、走査側電極の駆動回路にＮ −ｃｈ高耐圧ＭＯ
Ｓドライバーとｐ−ｃｈ高耐圧ＭＯＳドライバーを用い
てフィールド反転駆動を行ない、さらに、１走査線毎に
絵素に加わる書き込み波形の極性を変える事により、パ
ネルの印加電圧極性による発光強度のバラツキが平均化
され、フリッカが低減できる駆動装置を提案した。
（ハ）発明が解決しようとする問題点
しかし、この提案の駆動回路においても、−走査線の走
査期間に３段階の駆動タイミング、すなわち、予備充電
期間（１０μｓ）、放電および引上げ充電期間（１０μ
ｓ）、書き込み駆動期間（３０μｓ）などを必要とし、
−走査線の充分な発光のためには少なくとも５０μｓの
時間を要する。
査期間に３段階の駆動タイミング、すなわち、予備充電
期間（１０μｓ）、放電および引上げ充電期間（１０μ
ｓ）、書き込み駆動期間（３０μｓ）などを必要とし、
−走査線の充分な発光のためには少なくとも５０μｓの
時間を要する。
従って、走査側電極数を増加する場合には、それだけ低
いフレーム周波数にすることが必要となり、それにとも
なって画面のフリッカ−現象や輝度不足を星じ、表示品
質が悪くなる。
いフレーム周波数にすることが必要となり、それにとも
なって画面のフリッカ−現象や輝度不足を星じ、表示品
質が悪くなる。
さらに−原電極間に充電したー荷を放電し、その上、電
極の電位を°逆方向に引上げるという駆動′をしている
ため、変調時の電力消費が大ぎい。
極の電位を°逆方向に引上げるという駆動′をしている
ため、変調時の電力消費が大ぎい。
この発明は、このような事情に鑑みてなされたもので、
−走査線の走査期間を短縮すると共に、変調時の消費電
力を低減させることができるＥＬ表示装置の駆動回路を
提供するものである。
−走査線の走査期間を短縮すると共に、変調時の消費電
力を低減させることができるＥＬ表示装置の駆動回路を
提供するものである。
（ニ）問題点を解決するための手段
この発明は、Ｅ１層を、互いに交差する方向に配列した
走査側電極とデータ側電極間に介設して構成した薄膜Ｅ
Ｌ表示装置において、走査側電極の各々に、データ側電
極に対して負極性の電圧を印加する第１スイツヂング回
路と、データ側電極に対して正極性の電圧を印加する第
２スイッチング回路とを接続すると共に、データ側電極
の各々に、前記走査電極に対応するＥ１層に対して充電
する第３スイッチング回蕗および放電する第４スイッチ
ング回路を接続してなることを特徴とするｎ膜ＥＬ表示
装置め駆動回路である。
走査側電極とデータ側電極間に介設して構成した薄膜Ｅ
Ｌ表示装置において、走査側電極の各々に、データ側電
極に対して負極性の電圧を印加する第１スイツヂング回
路と、データ側電極に対して正極性の電圧を印加する第
２スイッチング回路とを接続すると共に、データ側電極
の各々に、前記走査電極に対応するＥ１層に対して充電
する第３スイッチング回蕗および放電する第４スイッチ
ング回路を接続してなることを特徴とするｎ膜ＥＬ表示
装置め駆動回路である。
（ホ）実施例
以下、図面に示す実施例に基づいてこの発明を詳述する
。なお、これによってこの発明が限定されるものではな
い。
。なお、これによってこの発明が限定されるものではな
い。
第１図はこの発明の一実施例を示す電気回路図である。
（財）は発光しきい電圧ＶＭ （＝ １９０Ｖ）の簿膜
ＥＬ表示装置を示し、この図ではＸ方向電極をデータ側
電極とし、Ｙ方向電極を走査側電極として電極のみを示
している。（イ）、（３０）はＹ方向電極の奇数ライン
と偶数ラインにそれぞれ対応する走査側ＮＣｈ高耐圧Ｍ
Ｏ８ＩＣ１２１１、（３１）は各ＩＣ■（３０）の中の
シフトレジスタ等の論理回路である。
ＥＬ表示装置を示し、この図ではＸ方向電極をデータ側
電極とし、Ｙ方向電極を走査側電極として電極のみを示
している。（イ）、（３０）はＹ方向電極の奇数ライン
と偶数ラインにそれぞれ対応する走査側ＮＣｈ高耐圧Ｍ
Ｏ８ＩＣ１２１１、（３１）は各ＩＣ■（３０）の中の
シフトレジスタ等の論理回路である。
（４０）、（５０）は同走査側ｐｃｈ高耐圧ＭＯ８ＩＣ
１（４１）、（５１）は各ＩＣ（４０） （５０）の
中のシフトレジスタ等の論理回路である。
１（４１）、（５１）は各ＩＣ（４０） （５０）の
中のシフトレジスタ等の論理回路である。
（２００）はＸ方向電極に対応するデータ側ドライバＩ
Ｃであり、ドライバ部分は片方が電圧ＶＭ（＝ｅｏｖ＞
の電源に接続されプルアップ機能を有するトランジスタ
（ＬＪＴＬ ）〜（ＵＴｉ）、片側が接地されプルダウ
ン機能を有するトランジスタ（ＤＴｌ）〜＜ｏＴｒ ）
及びそれぞれのトランジスタと逆方向に電流を流す為の
ダイオード（ＵＤｓ ）〜（ＵＯ＋ ＞、（ＤＤｔ ）
〜（ＤＤｉ）で構成され、それぞれが同ＩＣ内のシフト
レジスタ等の論理回路（２０１）によってコントロール
される。
Ｃであり、ドライバ部分は片方が電圧ＶＭ（＝ｅｏｖ＞
の電源に接続されプルアップ機能を有するトランジスタ
（ＬＪＴＬ ）〜（ＵＴｉ）、片側が接地されプルダウ
ン機能を有するトランジスタ（ＤＴｌ）〜＜ｏＴｒ ）
及びそれぞれのトランジスタと逆方向に電流を流す為の
ダイオード（ＵＤｓ ）〜（ＵＯ＋ ＞、（ＤＤｔ ）
〜（ＤＤｉ）で構成され、それぞれが同ＩＣ内のシフト
レジスタ等の論理回路（２０１）によってコントロール
される。
（３００）は走査側Ｐｃｈ高耐圧ＭＯ８Ｉ Ｃのソース
電位切換え回路であり、電位２２０Ｖ（−ＶＷ＋１／
２−ＶＭ）、！：３０Ｖ （１／ ２− ＶＭ）とが信
号（ＰＳＣ）により開閉するスイッチ（ＳＷｌ ）によ
って切換えられる。
電位切換え回路であり、電位２２０Ｖ（−ＶＷ＋１／
２−ＶＭ）、！：３０Ｖ （１／ ２− ＶＭ）とが信
号（ＰＳＣ）により開閉するスイッチ（ＳＷｌ ）によ
って切換えられる。
（４００）は走査側Ｎｃｈ高耐圧ＭＯ８ＩＣのソース電
位切換え回路であり、電位−１６０Ｖ（−−ＶＷ＋
１／ ２−ＶＭ）と３０Ｖ （１／ ２− ＶＭ）とが
、信号（ＮＳＣ）により開閉するスイッチ（ＳＷ２＞に
よって切換えられる。
位切換え回路であり、電位−１６０Ｖ（−−ＶＷ＋
１／ ２−ＶＭ）と３０Ｖ （１／ ２− ＶＭ）とが
、信号（ＮＳＣ）により開閉するスイッチ（ＳＷ２＞に
よって切換えられる。
（５００）はデータ反転コントロール回路である。
次に、第２図のタイムチャートを用いて、第１図の動作
を説明する。
を説明する。
ここでは線順次駆動で絵素（Ａ）を含むＹｌと絵素（Ｂ
）を含むＹｌの走査側電極が選択されるものとする。ま
た、この駆動装置では、１ライン毎に絵素に印加される
電圧の極性を反転して駆動されるが、走査側選択電極に
接続されているＮＣｈ高耐圧ＭＯ８ＩＣ（２（）■のト
ランジスタをＯＮし、その電極ライン上の絵素に負の書
き込みパルスを印加する１ラインの駆動タイミングをＮ
ｃｈ駆動タイミングと呼び、一方、走査側選択電極に接
続されているＰｃｈ高耐圧ＭＯ８Ｉ Ｃ（４０） （５
０）のトランジスターをＯＮＬ、、その電極ライン上の
絵素に正の書き込みパルスを印加する１ラインの駆動タ
イミングをＰｃｈ駆動タイミングと呼ぶことにする。
）を含むＹｌの走査側電極が選択されるものとする。ま
た、この駆動装置では、１ライン毎に絵素に印加される
電圧の極性を反転して駆動されるが、走査側選択電極に
接続されているＮＣｈ高耐圧ＭＯ８ＩＣ（２（）■のト
ランジスタをＯＮし、その電極ライン上の絵素に負の書
き込みパルスを印加する１ラインの駆動タイミングをＮ
ｃｈ駆動タイミングと呼び、一方、走査側選択電極に接
続されているＰｃｈ高耐圧ＭＯ８Ｉ Ｃ（４０） （５
０）のトランジスターをＯＮＬ、、その電極ライン上の
絵素に正の書き込みパルスを印加する１ラインの駆動タ
イミングをＰｃｈ駆動タイミングと呼ぶことにする。
又、走査側奇数ラインに対してＮｃｈ駆動をし、偶数ラ
インに対してＰｃｈ駆動を実行するフィールド（画面）
をＮＰフィールド、その逆のフィールドをＰＮフィール
ドと呼ぶことにする。
インに対してＰｃｈ駆動を実行するフィールド（画面）
をＮＰフィールド、その逆のフィールドをＰＮフィール
ドと呼ぶことにする。
第２図において、Ｈは水平同期信号であり、Ｈｉｇｈ期
間はデータ有効期間を示す。ｖ ｉ、を垂直周期信号で
あり、この信号の立ち上がりから、１フレームの駆動が
開始する。ＤＬＳは、データラッチ信号であり、１ライ
ンのデータ転送が終了後出力される。ＤＣＫは、データ
側データ転送りロックである。ＲＶＣはデータ反転信号
であり、Ｐｃｈ駆動を行なうラインのデータ鵬送期間に
Ｈｉｇｈになり、この期間中のデータを全て反転させる
。
間はデータ有効期間を示す。ｖ ｉ、を垂直周期信号で
あり、この信号の立ち上がりから、１フレームの駆動が
開始する。ＤＬＳは、データラッチ信号であり、１ライ
ンのデータ転送が終了後出力される。ＤＣＫは、データ
側データ転送りロックである。ＲＶＣはデータ反転信号
であり、Ｐｃｈ駆動を行なうラインのデータ鵬送期間に
Ｈｉｇｈになり、この期間中のデータを全て反転させる
。
ＤＡＴＡは表示データ信号である。Ｄ１〜Ｄｉはデータ
側のドライバ（２００）のトランジスタに入力されるデ
ータである。その他の信号については第１表に説明して
いる。
側のドライバ（２００）のトランジスタに入力されるデ
ータである。その他の信号については第１表に説明して
いる。
（以下余白、次頁へ続く。）
第１表
データ側の駆動は、Ｍ７を的には、表示データ（Ｈ：発
光、Ｌ：非発光）に従って１水平期間の周期で各データ
側ラインに印加する電圧を、ＶＭ（＝ ６０Ｖ ’）と
Ｏｖに切り換えることにより行なう。
光、Ｌ：非発光）に従って１水平期間の周期で各データ
側ラインに印加する電圧を、ＶＭ（＝ ６０Ｖ ’）と
Ｏｖに切り換えることにより行なう。
次に、その切り換えるタイミングについて説明する。第
３図（ωは論理回路（２０１）の内部構成を示している
。あるラインの駆動が実行されている期間に、次のライ
ンの表示データ（Ｈ：発光、Ｌ：非発光）と信号ＲＶＣ
との排伯的論理和出力が順次、１ライン分の記憶容量を
もつシフトレジスタ（２０１１）に入力される。このシ
フトレジスタに入力された（ＤＡＴＡ） 十（ＲＶＣ）
は、１ラインのデータ転送終了後、入力される信号ＤＬ
Ｓによってラッチ回路（２０１２）に取り込まれ、以後
、その駆動タイミングの終了時までラッチ回路（２０１
２）に於いて記憶される。そしてラッチ回路（２０１２
）の出力によりトランジスタ（ＵＴＩ）〜（ＵＴｉ）、
（ＤＴｌ ）〜（ＤＴｉ ）をそれぞれコントロールす
る。ゆえにデータ側の電極の電圧は信号ＤＬＳの入力毎
に１水平期間の周期を切り換わることになる。
３図（ωは論理回路（２０１）の内部構成を示している
。あるラインの駆動が実行されている期間に、次のライ
ンの表示データ（Ｈ：発光、Ｌ：非発光）と信号ＲＶＣ
との排伯的論理和出力が順次、１ライン分の記憶容量を
もつシフトレジスタ（２０１１）に入力される。このシ
フトレジスタに入力された（ＤＡＴＡ） 十（ＲＶＣ）
は、１ラインのデータ転送終了後、入力される信号ＤＬ
Ｓによってラッチ回路（２０１２）に取り込まれ、以後
、その駆動タイミングの終了時までラッチ回路（２０１
２）に於いて記憶される。そしてラッチ回路（２０１２
）の出力によりトランジスタ（ＵＴＩ）〜（ＵＴｉ）、
（ＤＴｌ ）〜（ＤＴｉ ）をそれぞれコントロールす
る。ゆえにデータ側の電極の電圧は信号ＤＬＳの入力毎
に１水平期間の周期を切り換わることになる。
又、信号ＲＶＣは、Ｐ ａｈＭｉ））を実行するライン
のデータ転送期間中にＨｉａｈになり、この期間中のデ
ータを反転させる為のデータ反転信号であるが、ｐｃｈ
駆動の表示データを反転させる理由を以下に示す。
のデータ転送期間中にＨｉａｈになり、この期間中のデ
ータを反転させる為のデータ反転信号であるが、ｐｃｈ
駆動の表示データを反転させる理由を以下に示す。
後述のように、Ｐｃｈ駆動では、走査側の選択ラインを
Ｐｃｈ高耐圧ＭＯ８ｒ Ｃ（４０） （５０） （７）
トランジスタをｏＮにしＴ ［ＶＷ＋ １／ ２− Ｖ
ＭＩ（＝２２０Ｖ）に引き上げ、データ側の選択ライン
をＯｖニジ、［ＶＷ＋ １／ ２−ＶＭＩを絵素に印加
することにより発光させる。この時、非選択ラインＩｔ
、ＶＭ （＝６０Ｖ） ｋ：Ｌ、、（ＶＷ＋ １／ ２
−ＶＭ）−ＶＭ＝ １６０Ｖをｌｉｌ印加ｔｌｉ、コレ
は発光のしきい値以下なので、この絵素は発光しない。
Ｐｃｈ高耐圧ＭＯ８ｒ Ｃ（４０） （５０） （７）
トランジスタをｏＮにしＴ ［ＶＷ＋ １／ ２− Ｖ
ＭＩ（＝２２０Ｖ）に引き上げ、データ側の選択ライン
をＯｖニジ、［ＶＷ＋ １／ ２−ＶＭＩを絵素に印加
することにより発光させる。この時、非選択ラインＩｔ
、ＶＭ （＝６０Ｖ） ｋ：Ｌ、、（ＶＷ＋ １／ ２
−ＶＭ）−ＶＭ＝ １６０Ｖをｌｉｌ印加ｔｌｉ、コレ
は発光のしきい値以下なので、この絵素は発光しない。
このような駆動を実行する為にデータ側の選択ラインＮ
に接続されているトランジスタ（ＵＴｎ ）は０ＦＦ１
トランジスタ（ＤＴｎ ）はＯＮにする。非選択ライン
Ｍでは、トランジスタ（ＵＴｍ ）をＯＮ１トランジス
タ（ＤＴＩＩ ）をＯＦＦにする。つまり、選択ライン
の入力データ［）ｎは１ ｏｗ、非選択ラインの入力デ
ータＤｉは＠ ｉｇｈにしなければならない。これは、
入力の表示データ（Ｈ：発光、Ｌ：非発行）とは逆にな
り、データを反転する為の信号ＲＶＣが必要となる。
に接続されているトランジスタ（ＵＴｎ ）は０ＦＦ１
トランジスタ（ＤＴｎ ）はＯＮにする。非選択ライン
Ｍでは、トランジスタ（ＵＴｍ ）をＯＮ１トランジス
タ（ＤＴＩＩ ）をＯＦＦにする。つまり、選択ライン
の入力データ［）ｎは１ ｏｗ、非選択ラインの入力デ
ータＤｉは＠ ｉｇｈにしなければならない。これは、
入力の表示データ（Ｈ：発光、Ｌ：非発行）とは逆にな
り、データを反転する為の信号ＲＶＣが必要となる。
以上の駆動によるデータ側の印加波形を第２図に［ｌ
ａｔａ側×２として示す。実線は全面発光時、点線は全
面消去時の印加波形である。
ａｔａ側×２として示す。実線は全面発光時、点線は全
面消去時の印加波形である。
次に走査側の駆動について説明する。なお、Ｎａｈ高耐
圧ＭＯ８ＩＧ（イ）及び（３０）の内部構成例を第３図
（ｂ）に、Ｐｃｈ高耐圧ＭＯ８Ｉ Ｃ（４０）及び（５
０）の内部構成例を第３図（Ｃ）に示し、それぞれの論
理回路の真理値表を第４図（ａ）第４図＋ｂ＞に示す。
圧ＭＯ８ＩＧ（イ）及び（３０）の内部構成例を第３図
（ｂ）に、Ｐｃｈ高耐圧ＭＯ８Ｉ Ｃ（４０）及び（５
０）の内部構成例を第３図（Ｃ）に示し、それぞれの論
理回路の真理値表を第４図（ａ）第４図＋ｂ＞に示す。
この２つのＩＣは、相補型の回路構成からなり、論理は
全て逆になるが構成は同様である為、Ｎｃｈ高耐圧ＭＯ
８ｒＣ（至）■についてのみ説明する。
全て逆になるが構成は同様である為、Ｎｃｈ高耐圧ＭＯ
８ｒＣ（至）■についてのみ説明する。
シフトレジスタ（３０００）は走査側の選択ラインを記
憶しておく為の回路であり、ＣＬＯＣＫ信号のＨｉｇｈ
期間でＮＤＡＴＡを取り込み、ｌ−ｏｗ明期間、転送す
る構成とする。この駆動装置ではＣＬＯＣＫ信号として
、奇数側ＮＣｈ高耐圧ＭＯ３ＩＣ■には第２図の信＠（
ＮＳＴｏｄｄ）を、偶数側Ｎ ｃｈｊｉ！耐圧ＭＯ８Ｉ
Ｃ（３０）には、信号（Ｎ３Ｔｅｖｅｎ ）をそれぞ
れ入力する。又、ＮＤＡＴＡ信号として、第２図のよう
に１フレームに１回、■信号の立ち上がりの後に入力さ
れる最初のＣＬＯＣＫ信号（ＮＳＴｏｄｄ ） （Ｎ
ＳＴｅｖｅｎ）のｔ−１ｉｏｈＪｌ１間だけｌｏｗにし
た信号を入力する。このように２回の水平期間に対して
、１回の割り合いで、ＣＬＯＣＫ信号（ＮＳＴｏｄｄ
、 Ｎ５Ｔｅｖｅｎ）を入力するのは、１ライン毎にＮ
Ｃｈ駆動とＰｃｈ駆動とを繰り返して実行する為である
。ゆえにＮｃｈ高耐圧Ｍ０８ＩＣとｐＣｈ高耐圧ＭＯ８
ＩＣに入力するＣＬＯＣＫ信号の位相は、１水平期間分
ずらして入力する。又、ＮＰフィールドでは、奇数ライ
ンに対してＮｃｈ駆動を実行する為、信号（ＮＳＴｏｄ
ｄ）（−ＣＬＯＣＫｏｄｄ ）のみに、ＰＮフィールド
では偶数ラインに対してＮｃｈ駆動を実行する為、信号
（ＮＳＴｅｖａｎ） （＝ＣＬＯＣＫｅｖｅｎ）のみ
に、パルス信号を入力することにより、目的の駆動を実
現している。
憶しておく為の回路であり、ＣＬＯＣＫ信号のＨｉｇｈ
期間でＮＤＡＴＡを取り込み、ｌ−ｏｗ明期間、転送す
る構成とする。この駆動装置ではＣＬＯＣＫ信号として
、奇数側ＮＣｈ高耐圧ＭＯ３ＩＣ■には第２図の信＠（
ＮＳＴｏｄｄ）を、偶数側Ｎ ｃｈｊｉ！耐圧ＭＯ８Ｉ
Ｃ（３０）には、信号（Ｎ３Ｔｅｖｅｎ ）をそれぞ
れ入力する。又、ＮＤＡＴＡ信号として、第２図のよう
に１フレームに１回、■信号の立ち上がりの後に入力さ
れる最初のＣＬＯＣＫ信号（ＮＳＴｏｄｄ ） （Ｎ
ＳＴｅｖｅｎ）のｔ−１ｉｏｈＪｌ１間だけｌｏｗにし
た信号を入力する。このように２回の水平期間に対して
、１回の割り合いで、ＣＬＯＣＫ信号（ＮＳＴｏｄｄ
、 Ｎ５Ｔｅｖｅｎ）を入力するのは、１ライン毎にＮ
Ｃｈ駆動とＰｃｈ駆動とを繰り返して実行する為である
。ゆえにＮｃｈ高耐圧Ｍ０８ＩＣとｐＣｈ高耐圧ＭＯ８
ＩＣに入力するＣＬＯＣＫ信号の位相は、１水平期間分
ずらして入力する。又、ＮＰフィールドでは、奇数ライ
ンに対してＮｃｈ駆動を実行する為、信号（ＮＳＴｏｄ
ｄ）（−ＣＬＯＣＫｏｄｄ ）のみに、ＰＮフィールド
では偶数ラインに対してＮｃｈ駆動を実行する為、信号
（ＮＳＴｅｖａｎ） （＝ＣＬＯＣＫｅｖｅｎ）のみ
に、パルス信号を入力することにより、目的の駆動を実
現している。
論理回路（３００１）は、信号（ＮＳＴ）と信号（ＮＣ
Ｌ＞の２種類を使い、高耐圧ＭＯ８Ｉ Ｃのトランジス
タをＯＮ、０ＦＦ１シフトレジスタ（３００Ｇ）のデー
タに従う３つの状態に切り換える為の回路であり、その
論理は第４図（ωの真理値による。
Ｌ＞の２種類を使い、高耐圧ＭＯ８Ｉ Ｃのトランジス
タをＯＮ、０ＦＦ１シフトレジスタ（３００Ｇ）のデー
タに従う３つの状態に切り換える為の回路であり、その
論理は第４図（ωの真理値による。
以上の動作をまとめると、第５図のようになる。
つまり、この駆動回路の動作は、前述のとおり大きく分
けてＮＰフィールドＰＮフィールドの２種類のタイミン
グから構成され、この２つのフィールドの実行を完了す
ることにより、薄膜ＥＬ表示装置の全絵素に対して発光
に必要な交流パルスを閉じるものである。更に、それぞ
れのフィールドはＮｃｈ駆動と、Ｐｃｈ駆動の２種類の
タイミングから構成されており、ＮＰフィールドでは走
査側の奇数番目選択ラインに対してＮｃｈ駆動を、偶数
番目選択ラインに対してＰｃｈ駆動を実行し、ＰＮフィ
ールドではその逆の駆動を実行する。そして更に、ＮＣ
ｈ駆動及びＰｃｈ駆動は、それぞれ変調期間と書き込み
期間によって構成されている。変調期間は約１０μｓｅ
ｃ 、書き込み期間は３０μｓｅｃで、１水平期間を約
４０μｓｅｃにすることができる。
けてＮＰフィールドＰＮフィールドの２種類のタイミン
グから構成され、この２つのフィールドの実行を完了す
ることにより、薄膜ＥＬ表示装置の全絵素に対して発光
に必要な交流パルスを閉じるものである。更に、それぞ
れのフィールドはＮｃｈ駆動と、Ｐｃｈ駆動の２種類の
タイミングから構成されており、ＮＰフィールドでは走
査側の奇数番目選択ラインに対してＮｃｈ駆動を、偶数
番目選択ラインに対してＰｃｈ駆動を実行し、ＰＮフィ
ールドではその逆の駆動を実行する。そして更に、ＮＣ
ｈ駆動及びＰｃｈ駆動は、それぞれ変調期間と書き込み
期間によって構成されている。変調期間は約１０μｓｅ
ｃ 、書き込み期間は３０μｓｅｃで、１水平期間を約
４０μｓｅｃにすることができる。
Ｎｃｈソース電位及びＰｃｈソース電位はＮＰフィール
ドと、ＰＮフィールドによりＥＬ表示素子に発光しうる
振幅の完全対称交流波形を印加する為に必要とするＮｃ
ｈ及びｐｃｈ高耐圧ＭＯ８ＩＧのトランジスタのソース
電位である。
ドと、ＰＮフィールドによりＥＬ表示素子に発光しうる
振幅の完全対称交流波形を印加する為に必要とするＮｃ
ｈ及びｐｃｈ高耐圧ＭＯ８ＩＧのトランジスタのソース
電位である。
信号（ＮＳＣ）は、Ｎｃｈ高耐圧ＭＯ８Ｉ Ｃのソース
電位切り換え回路（４０Ｇ）の制御信号であり、ＯＮ
（Ｈｉｏｈ ）時ソース電位は、−（ＶＷ−１／２・Ｖ
Ｍ） −−１６０Ｖになり、ＯＦＦ（Ｌｏｗ）時１、ｔ
１／ ２− ＶＭ＝３０Ｖｋ：なる。信号（ＰＳＣ；
）はＰｃｈ高耐圧ＭＯ８ＩＣのソース電位切り換え回路
（３００）の制御信号であり、ＯＮ （Ｈｉｃｈ ）期
間ソース電位Ｇ、ｔＶＷ＋ １／ ２・ＶＭ−２２０Ｖ
ｋ：す’ｌ、ＯＦＦ（Ｌｏｗ）期間は、１／２・Ｖ Ｍ
−３０Ｖになる。（ＮＴｏｄｄ）はＩＣ■内のＮｃｈ
高耐圧ＭＯＳトランジスタ、（Ｎ Ｔ ｅｖｅｎ）はＩ
Ｃ（３０）内のＮｃｈ高耐圧ＭＯＳトランジスタ、（Ｐ
ＴＯｄｄ）はＩＣ（４０）内のＰｃｈ高耐圧ＭＯＳトラ
ンジスタ、（ｐ Ｔｅｖｅｎ）はＩＣ（５０）内のｐｃ
ｈ高耐圧ＭＯＳトランジスタであり、各タイミングにお
けるそれぞれのＯＮ、ＯＦＦ動作を示す。但し、（ＯＮ
）は選択ラインのみがＯＮすることを意味する。これら
のトランジスタのＯＮ、ＯＦＦ、（ＯＮ）をコントロー
ルする為の信号が（ＮＣＬｏｄｄ）、（ＮＳＴｏｄｄ）
、（ＮＣＬｅｖｅｎ） （ＮＳＴｅｖｅｎ）、（ＰＣ
ＬＯｄｄ）、（ＰＳ Ｔ’ｏｄｄ ） （ＰＣＬｅｖ
ｅｎ）、（Ｐ Ｓ Ｔ ｅｖｅｎ）であり、各タイミン
グでのそれぞれの論理は第５図に示す通りである。
電位切り換え回路（４０Ｇ）の制御信号であり、ＯＮ
（Ｈｉｏｈ ）時ソース電位は、−（ＶＷ−１／２・Ｖ
Ｍ） −−１６０Ｖになり、ＯＦＦ（Ｌｏｗ）時１、ｔ
１／ ２− ＶＭ＝３０Ｖｋ：なる。信号（ＰＳＣ；
）はＰｃｈ高耐圧ＭＯ８ＩＣのソース電位切り換え回路
（３００）の制御信号であり、ＯＮ （Ｈｉｃｈ ）期
間ソース電位Ｇ、ｔＶＷ＋ １／ ２・ＶＭ−２２０Ｖ
ｋ：す’ｌ、ＯＦＦ（Ｌｏｗ）期間は、１／２・Ｖ Ｍ
−３０Ｖになる。（ＮＴｏｄｄ）はＩＣ■内のＮｃｈ
高耐圧ＭＯＳトランジスタ、（Ｎ Ｔ ｅｖｅｎ）はＩ
Ｃ（３０）内のＮｃｈ高耐圧ＭＯＳトランジスタ、（Ｐ
ＴＯｄｄ）はＩＣ（４０）内のＰｃｈ高耐圧ＭＯＳトラ
ンジスタ、（ｐ Ｔｅｖｅｎ）はＩＣ（５０）内のｐｃ
ｈ高耐圧ＭＯＳトランジスタであり、各タイミングにお
けるそれぞれのＯＮ、ＯＦＦ動作を示す。但し、（ＯＮ
）は選択ラインのみがＯＮすることを意味する。これら
のトランジスタのＯＮ、ＯＦＦ、（ＯＮ）をコントロー
ルする為の信号が（ＮＣＬｏｄｄ）、（ＮＳＴｏｄｄ）
、（ＮＣＬｅｖｅｎ） （ＮＳＴｅｖｅｎ）、（ＰＣ
ＬＯｄｄ）、（ＰＳ Ｔ’ｏｄｄ ） （ＰＣＬｅｖ
ｅｎ）、（Ｐ Ｓ Ｔ ｅｖｅｎ）であり、各タイミン
グでのそれぞれの論理は第５図に示す通りである。
また、変調期間は、信号（ＮＳＣ）、（ＰＳＣ）をＯＦ
Ｆにし、走査側のＰｃｈ及びＮｃｈ高耐圧ＭＯＳトラン
ジスタを全てＯＮ状態にし、走査側全ラインを１／２・
Ｖ Ｍ −３０Ｖにする。この時、データ側では表示デ
ータに従ってＶＭかＯｖを印加する。その結果、データ
側ラインの内、Ｖ Ｍ −６０Ｖが印加されている電極
は、走査側のＮＣｈ高耐圧ＭＯＳトランジスタを介して
絵素に走査側に対してデータ側を正とする１／２・Ｖ
Ｍ −３０Ｖを充電し、０■が印加されている電極は、
走査側のＰ ｃｈ＊′耐圧ＭＯＳトランジスタを介して
、絵素に走査側に対してデータ側を負とする１／２・Ｖ
Ｍ −３０Ｖが充電される。このように、変調期間で
は、データ側は表示データに従ってＯｖかＶ Ｍ −６
０Ｖを選択し、走査側全電極に１／２・Ｖ Ｍ −３０
Ｖを印加することによって、走査側に対してデータ側を
正及び負の極性で１／２・Ｖ Ｍ ＝ ３０Ｖ充電する
ことになる。しかもＮＣｈ駆動とＰｃｈ駆動では、同一
表示データの場合においても、信号（ＲＶＣ）によって
極性を反転させる為、絵素への印加電圧波形は、ＮＰフ
ィールドとＰＮフィールドの２フレームを実行すること
によって完全対称交流波形になる。
Ｆにし、走査側のＰｃｈ及びＮｃｈ高耐圧ＭＯＳトラン
ジスタを全てＯＮ状態にし、走査側全ラインを１／２・
Ｖ Ｍ −３０Ｖにする。この時、データ側では表示デ
ータに従ってＶＭかＯｖを印加する。その結果、データ
側ラインの内、Ｖ Ｍ −６０Ｖが印加されている電極
は、走査側のＮＣｈ高耐圧ＭＯＳトランジスタを介して
絵素に走査側に対してデータ側を正とする１／２・Ｖ
Ｍ −３０Ｖを充電し、０■が印加されている電極は、
走査側のＰ ｃｈ＊′耐圧ＭＯＳトランジスタを介して
、絵素に走査側に対してデータ側を負とする１／２・Ｖ
Ｍ −３０Ｖが充電される。このように、変調期間で
は、データ側は表示データに従ってＯｖかＶ Ｍ −６
０Ｖを選択し、走査側全電極に１／２・Ｖ Ｍ −３０
Ｖを印加することによって、走査側に対してデータ側を
正及び負の極性で１／２・Ｖ Ｍ ＝ ３０Ｖ充電する
ことになる。しかもＮＣｈ駆動とＰｃｈ駆動では、同一
表示データの場合においても、信号（ＲＶＣ）によって
極性を反転させる為、絵素への印加電圧波形は、ＮＰフ
ィールドとＰＮフィールドの２フレームを実行すること
によって完全対称交流波形になる。
次に以上の４種類の棗ぎ込み期間について、第６図〜第
９図に示す等価回路を用いて説明する。
９図に示す等価回路を用いて説明する。
ＮＰフィール°Ｎｃｈ における書き゛みＮｃｈ高
耐圧ＭｏＳトランジスタのソース電位を−（ＶＷ−１／
２− ＶＭ）＝−１６０ＶＩＣする為信号（ＮＳＣ＞
をＯＮにし、Ｐｃｈ高耐圧ＭＯＳトランジスターのソー
ス電位を１／２・ＶＭ−３０Ｖにする為、信号（ＰＳＣ
）をＯＦＦにする。そして奇数側の１ラインを選択する
為に、トランジスタ（ＮＴｏｄｄ）の中からシフトレジ
スタ３１）のデータに従って１ラインをＯＮにし、他の
ラインはＯＦＦにする。この時、トランジスタ（Ｎ Ｔ
ｅｖｅｎ）、（ＰＴｏｄｄ）は全てＯＦＦにし、トラン
ジスタ（Ｐ 丁＋３Ｖｅｎ）は全てＯＮにする。データ
側は、変調期間の駆動を継続する。この状態の等価回路
を第６図に示す。第６図（ωは、絵素（Ａ）を発光させ
る場合で、データ側のライン（ｘ２）と走査側の選択ラ
イン（Ｙｌ）との交点である絵素Ａにのみデータ側と正
極性として６０Ｖ−（−１６０Ｖ） −２２０Ｖが印加
され発光する。第６図＋ｂ＋は、絵素（Ａ＞を発光させ
ない場合で、絵素（Ａ）には、ＯＶ−（−１６０Ｖ）
＝ １６０Ｖが印加されるが、発光するしきい値以下
なので発光しない。
耐圧ＭｏＳトランジスタのソース電位を−（ＶＷ−１／
２− ＶＭ）＝−１６０ＶＩＣする為信号（ＮＳＣ＞
をＯＮにし、Ｐｃｈ高耐圧ＭＯＳトランジスターのソー
ス電位を１／２・ＶＭ−３０Ｖにする為、信号（ＰＳＣ
）をＯＦＦにする。そして奇数側の１ラインを選択する
為に、トランジスタ（ＮＴｏｄｄ）の中からシフトレジ
スタ３１）のデータに従って１ラインをＯＮにし、他の
ラインはＯＦＦにする。この時、トランジスタ（Ｎ Ｔ
ｅｖｅｎ）、（ＰＴｏｄｄ）は全てＯＦＦにし、トラン
ジスタ（Ｐ 丁＋３Ｖｅｎ）は全てＯＮにする。データ
側は、変調期間の駆動を継続する。この状態の等価回路
を第６図に示す。第６図（ωは、絵素（Ａ）を発光させ
る場合で、データ側のライン（ｘ２）と走査側の選択ラ
イン（Ｙｌ）との交点である絵素Ａにのみデータ側と正
極性として６０Ｖ−（−１６０Ｖ） −２２０Ｖが印加
され発光する。第６図＋ｂ＋は、絵素（Ａ＞を発光させ
ない場合で、絵素（Ａ）には、ＯＶ−（−１６０Ｖ）
＝ １６０Ｖが印加されるが、発光するしきい値以下
なので発光しない。
ＮＰフィールドＰｃｈ駆動における書き込み期間Ｎｃｈ
高耐圧ＭＯＳトランジスタのソース電位を１／２・Ｖ
Ｍ ＝ ３０Ｖにする為、信号（ＮＳＣ）をＯＦＦにし
、Ｐｃｈ高耐圧ＭＯＳトランジスターのソース電位をＶ
Ｗ＋ １／ ２−ＶＭ−２２０ＶＩＣする為、信号（Ｐ
ＳＣ）をＯＮにする。そして偶数側の１ラインをＯＮに
し、他のラインは、ＯＦＦにする。この時トランジスタ
（ＰＴｏｄｄ）、（ＮＴｅＶｅｎ ）はすべてＯＦＦに
し、トランジスタ（ＮＴｏｄｄ ）は全てＯＮにする。
高耐圧ＭＯＳトランジスタのソース電位を１／２・Ｖ
Ｍ ＝ ３０Ｖにする為、信号（ＮＳＣ）をＯＦＦにし
、Ｐｃｈ高耐圧ＭＯＳトランジスターのソース電位をＶ
Ｗ＋ １／ ２−ＶＭ−２２０ＶＩＣする為、信号（Ｐ
ＳＣ）をＯＮにする。そして偶数側の１ラインをＯＮに
し、他のラインは、ＯＦＦにする。この時トランジスタ
（ＰＴｏｄｄ）、（ＮＴｅＶｅｎ ）はすべてＯＦＦに
し、トランジスタ（ＮＴｏｄｄ ）は全てＯＮにする。
データ側は変調期間の駆動を継続する。この状態の等価
回路を第７図に示す。第７図（ωは絵素を発光させる場
合で、データ側のライン（×２）と走査側の選択ライン
（Ｙｌ）との交点である絵素（Ｂ）にのみデータ側を負
極性として２２０ｖ −ＯＶ −２２０Ｖが印加され発
光する。第７図（ｂ）は、絵素（Ｂ）を発光させない場
合で、絵素（Ｂ）には２２０Ｖ −６０Ｖ −１６０Ｖ
が印加されるが、発光するしきい値以下なので発光しな
い。
回路を第７図に示す。第７図（ωは絵素を発光させる場
合で、データ側のライン（×２）と走査側の選択ライン
（Ｙｌ）との交点である絵素（Ｂ）にのみデータ側を負
極性として２２０ｖ −ＯＶ −２２０Ｖが印加され発
光する。第７図（ｂ）は、絵素（Ｂ）を発光させない場
合で、絵素（Ｂ）には２２０Ｖ −６０Ｖ −１６０Ｖ
が印加されるが、発光するしきい値以下なので発光しな
い。
ＰＮフィール゛ｐｃｈ における き゛みＮ ｃｈ
高耐圧Ｍ ＯＳ トランジスタのソース電位を１／ ２
− ＶＭ−３０Ｖにする為、信号（ＮＳＣ）をＯＦＦに
し、Ｐｃｈ高耐圧ＭＯＳトランジスタのソー子電位ｅＶ
Ｗ＋ １／ ２−ＶＭ−２２０Ｖにする為、信号（ＰＳ
Ｃ）をＯＮにする。そして奇数側の１ラインを選択する
為にトランジスタ（ｐＴｏｄｄ）の中からシフトレジス
タ（４１）のデータに従って１ラインをＯＮにし、他の
ラインはＯＦＦにする。
高耐圧Ｍ ＯＳ トランジスタのソース電位を１／ ２
− ＶＭ−３０Ｖにする為、信号（ＮＳＣ）をＯＦＦに
し、Ｐｃｈ高耐圧ＭＯＳトランジスタのソー子電位ｅＶ
Ｗ＋ １／ ２−ＶＭ−２２０Ｖにする為、信号（ＰＳ
Ｃ）をＯＮにする。そして奇数側の１ラインを選択する
為にトランジスタ（ｐＴｏｄｄ）の中からシフトレジス
タ（４１）のデータに従って１ラインをＯＮにし、他の
ラインはＯＦＦにする。
この呻、トランジスタ（Ｐ Ｔ ｅｖｅｎ）、（ＮＴｏ
ｄｄ）は全てＯＦＦにし、トランジスタ（Ｎ Ｔ ｅｖ
ｅｎ）は全てＯＮにする。データ側は変調期間の駆動を
継続する。この状態の等価回路を第８図に示す。第８図
（ωは、絵素（Ａ）を発光させる場合で、データ側のラ
イン（×２）と走査側の選択ライン（Ｙｌ）との交点で
ある絵素（Ａ＞にのみデータ側を負極性として、２２０
Ｖ＝ ＯＶ−２２０Ｖが印加され発光する第８図＋ｂ＞
は絵素（Ａ）を発光させない場合で、絵素（Ａ）には、
２２０Ｖ −６０Ｖ −１６０Ｖが印加されるが、発光
のしきい値以下なので発光しない。
ｄｄ）は全てＯＦＦにし、トランジスタ（Ｎ Ｔ ｅｖ
ｅｎ）は全てＯＮにする。データ側は変調期間の駆動を
継続する。この状態の等価回路を第８図に示す。第８図
（ωは、絵素（Ａ）を発光させる場合で、データ側のラ
イン（×２）と走査側の選択ライン（Ｙｌ）との交点で
ある絵素（Ａ＞にのみデータ側を負極性として、２２０
Ｖ＝ ＯＶ−２２０Ｖが印加され発光する第８図＋ｂ＞
は絵素（Ａ）を発光させない場合で、絵素（Ａ）には、
２２０Ｖ −６０Ｖ −１６０Ｖが印加されるが、発光
のしきい値以下なので発光しない。
ＰＮフィール゛ＮＣｈ ｆにおける ぎ゛みＮｃｈ高耐
圧ＭＯ８トランジスタのソース電位を−（ＶＷ−１／
２− ＶＭ）−−１６０Ｖｌ、：する為、信号（ＮＳＣ
）をＯＮにし、Ｐｃｈ高耐圧ＭＯＳトランジスタのソー
ス電位４１／ ２・Ｖ Ｍ ＝ ３０Ｖにする為、信号
（ＰＳＣ）をＯＦＦにする。そして偶数側の１ラインを
選択する為に、トランジスタ（Ｎ Ｔ ｅｖｅｎ）の中
からシフトレジスタ（３１）のデータに従って１ライン
をＯＮし、他のラインはＯＦＦにする。この時、トラン
ジスタ（ＮＴｏｄｄ）、（Ｐ Ｔ ｅｖｅｎ）は全てＯ
ＦＦにし、トランジスタ（ＰＴｏｄｄ）は全てＯＮにす
る。データ側は変調期間の駆動を継続する。この状態の
等価回路を第９図に示す。第９図（ωは、絵素（Ｂ）を
発光させる場合で、データ側のライン（ｘ２）と走査側
の選択ライン（Ｙｌ）との交点である絵素（Ｂ）にのみ
データ側を正極性として８０Ｖ−（−１６０Ｖ）−２２
０Ｖが印加され発光する。第９図中）は絵素（Ｂ）を発
光させない場合で、絵素（Ｂ）には、ＯＶ−（−１８０
Ｖ） −１６０ＶカＥＩ］加すｈルカ発光しきい値以下
なので発光しない。
圧ＭＯ８トランジスタのソース電位を−（ＶＷ−１／
２− ＶＭ）−−１６０Ｖｌ、：する為、信号（ＮＳＣ
）をＯＮにし、Ｐｃｈ高耐圧ＭＯＳトランジスタのソー
ス電位４１／ ２・Ｖ Ｍ ＝ ３０Ｖにする為、信号
（ＰＳＣ）をＯＦＦにする。そして偶数側の１ラインを
選択する為に、トランジスタ（Ｎ Ｔ ｅｖｅｎ）の中
からシフトレジスタ（３１）のデータに従って１ライン
をＯＮし、他のラインはＯＦＦにする。この時、トラン
ジスタ（ＮＴｏｄｄ）、（Ｐ Ｔ ｅｖｅｎ）は全てＯ
ＦＦにし、トランジスタ（ＰＴｏｄｄ）は全てＯＮにす
る。データ側は変調期間の駆動を継続する。この状態の
等価回路を第９図に示す。第９図（ωは、絵素（Ｂ）を
発光させる場合で、データ側のライン（ｘ２）と走査側
の選択ライン（Ｙｌ）との交点である絵素（Ｂ）にのみ
データ側を正極性として８０Ｖ−（−１６０Ｖ）−２２
０Ｖが印加され発光する。第９図中）は絵素（Ｂ）を発
光させない場合で、絵素（Ｂ）には、ＯＶ−（−１８０
Ｖ） −１６０ＶカＥＩ］加すｈルカ発光しきい値以下
なので発光しない。
ところで、この駆動回路では、データ側ドライバとして
低い耐圧のドライバＩＣを使用可能にする為、走査側の
Ｎｃｈ及びＰｃｈ高耐圧ＭＯ８ＩＧにより、走査側選択
電極に正と負の両極性で重き込みパルスを印加している
。これによりデータ側では、Ｗｌ’ａｍ圧ＶＭに相当１
１６０Ｖ（７）ＯＮ、ＯＦＦ動作だけでよいことになる
。しかし、走査側を高圧でスイッチングした場合、過渡
期においては、データ側も容量結合により高圧が印加さ
れることになり、低い耐圧のドライバＩＣでは破壊され
てしまう。そこで過渡期においても、データ側に高圧が
印加されないようにする為、変調期間を設は走査側に１
／２・ＶＭ−３０Ｖを、そしてデータ側には表示データ
に従って選択的にＯＶもしくはＶＭ−θＯＶを印加し、
絵素を充電しておく。そして書き込み期間では、走査側
の非選択側全ライン（奇数側選択時は偶数側前ライン、
偶数側選択時には嵜数側全ライン）とデータ側前ライン
は変調期間の駆動を継続させた状態で、走査側選択ライ
ンに書き込みパルスを印加する。ここで、データ側の１
ライン（ｘ２）に注目した場合、ライン（×２）と走査
側選択ライン間の静電容量は１絵素分のＣａｌであり、
それに対して１／２・ＶＭ−３０Ｖにクランプされてい
る非選択側前ライン間との静電容量は１／２・１−Ｃｅ
１となり、ｉは走査側前ライン数であるからｃｅ＋秤比
べ非常に大きな値となる為、走査側選択ラインに高圧を
印加する瞬間においても、容量配分により、ライン（×
２）の電位は、はとんど変化しない。以上のように容量
性のマトリクスパネルの特徴を生かして、データ側に高
圧が印加されないようにすることでデータ側ＩＣとして
低い耐圧のＩＣを使用ｎ１能にしている。
低い耐圧のドライバＩＣを使用可能にする為、走査側の
Ｎｃｈ及びＰｃｈ高耐圧ＭＯ８ＩＧにより、走査側選択
電極に正と負の両極性で重き込みパルスを印加している
。これによりデータ側では、Ｗｌ’ａｍ圧ＶＭに相当１
１６０Ｖ（７）ＯＮ、ＯＦＦ動作だけでよいことになる
。しかし、走査側を高圧でスイッチングした場合、過渡
期においては、データ側も容量結合により高圧が印加さ
れることになり、低い耐圧のドライバＩＣでは破壊され
てしまう。そこで過渡期においても、データ側に高圧が
印加されないようにする為、変調期間を設は走査側に１
／２・ＶＭ−３０Ｖを、そしてデータ側には表示データ
に従って選択的にＯＶもしくはＶＭ−θＯＶを印加し、
絵素を充電しておく。そして書き込み期間では、走査側
の非選択側全ライン（奇数側選択時は偶数側前ライン、
偶数側選択時には嵜数側全ライン）とデータ側前ライン
は変調期間の駆動を継続させた状態で、走査側選択ライ
ンに書き込みパルスを印加する。ここで、データ側の１
ライン（ｘ２）に注目した場合、ライン（×２）と走査
側選択ライン間の静電容量は１絵素分のＣａｌであり、
それに対して１／２・ＶＭ−３０Ｖにクランプされてい
る非選択側前ライン間との静電容量は１／２・１−Ｃｅ
１となり、ｉは走査側前ライン数であるからｃｅ＋秤比
べ非常に大きな値となる為、走査側選択ラインに高圧を
印加する瞬間においても、容量配分により、ライン（×
２）の電位は、はとんど変化しない。以上のように容量
性のマトリクスパネルの特徴を生かして、データ側に高
圧が印加されないようにすることでデータ側ＩＣとして
低い耐圧のＩＣを使用ｎ１能にしている。
このように、データ側ＩＣとして表示データに従って充
放電可能なプッシュプル構成のドライバーＩＣを使用し
、以上のような駆動方法を実行することにより、１水平
期間の実行時間を従来の駆動回路より、約２０〜３０％
短縮し、４０μＳｅｃ程度とすることが可能になる。こ
れは、フレーム周波数を低下させることなく走査側電極
数を増加させることを可能とするものであり、従来の駆
動回路ではフレーム周波数を下げなければ不可能とされ
ていた大表示容量のＥＬ表示装置をフレーム周波数を低
下することなく、フリッカやＩＩＩ度不足がないすぐれ
た表示品質で実現することが可能となる。
放電可能なプッシュプル構成のドライバーＩＣを使用し
、以上のような駆動方法を実行することにより、１水平
期間の実行時間を従来の駆動回路より、約２０〜３０％
短縮し、４０μＳｅｃ程度とすることが可能になる。こ
れは、フレーム周波数を低下させることなく走査側電極
数を増加させることを可能とするものであり、従来の駆
動回路ではフレーム周波数を下げなければ不可能とされ
ていた大表示容量のＥＬ表示装置をフレーム周波数を低
下することなく、フリッカやＩＩＩ度不足がないすぐれ
た表示品質で実現することが可能となる。
又、この駆動回路によればデータ側ドライバーＩＣとし
て低耐圧のドライバーＩＣが使用可能であり、ドライバ
ーＩＣのコストを下げることかできる。
て低耐圧のドライバーＩＣが使用可能であり、ドライバ
ーＩＣのコストを下げることかできる。
その他、この駆動回路には、次の利点がある。
Ｅ１表示装置の絵素に印加される正負極性のパルス電圧
波形が、変調期間を誉め完全対称となる為、分極による
焼き付は現象がなくなり、表示装置の長期信頼性を向上
させるものである。
波形が、変調期間を誉め完全対称となる為、分極による
焼き付は現象がなくなり、表示装置の長期信頼性を向上
させるものである。
さらに、変調消費電力を従来駆動の２７３に低減するこ
とができる。つまり、これは、全面発光表示の場合、従
来の駆動回路において、Ｎｃｈ駆動では、第１段階とし
てデータ側から全絵素に１／２・ＶＭが充電され、第２
段階ではデータ側を７０−ティングにし走査側から１／
２・ＶＭを印加するため、電荷の充電派されない。従っ
て、変調の為にこの２段階で消費された電力は、全絵素
の、ｌＪｌをｃｏ とすると、Ｃｏ −（１／ ２−
ＶＭ）になる。Ｐｃｈ駆動では、第１段階としてデータ
側から全絵素に１／２・ＶＭが充電され、第２段階では
データ側をＯＶにし、全絵素の電荷を放電し、逆に走査
側から１／２・ＶＭを印加し、新たに１／２・ＶＭが充
電される。従って変調消費電力はＣｏ −（１／ ２−
ＶＭ）２＋Ｇｏ −（１／ ２−ＶＭ）２−２・ＣＯ・
（１／２・ＶＭ）”になる。
とができる。つまり、これは、全面発光表示の場合、従
来の駆動回路において、Ｎｃｈ駆動では、第１段階とし
てデータ側から全絵素に１／２・ＶＭが充電され、第２
段階ではデータ側を７０−ティングにし走査側から１／
２・ＶＭを印加するため、電荷の充電派されない。従っ
て、変調の為にこの２段階で消費された電力は、全絵素
の、ｌＪｌをｃｏ とすると、Ｃｏ −（１／ ２−
ＶＭ）になる。Ｐｃｈ駆動では、第１段階としてデータ
側から全絵素に１／２・ＶＭが充電され、第２段階では
データ側をＯＶにし、全絵素の電荷を放電し、逆に走査
側から１／２・ＶＭを印加し、新たに１／２・ＶＭが充
電される。従って変調消費電力はＣｏ −（１／ ２−
ＶＭ）２＋Ｇｏ −（１／ ２−ＶＭ）２−２・ＣＯ・
（１／２・ＶＭ）”になる。
ゆえに、全絵素に対して交ＦＩｔ１サイクル分で消費さ
れる変調の為の電力は、Ｎｃｈ駆動時の変調消費電力＋
ＰｃｈＰｃ時の変調消費電力＝Ｃｏ ・（１／２−ＶＭ
）２＋ ２−Ｃ，ｏ −（１／ ２−ＶＭ）” −３・
ＣＯ・（１／２・ＶＭ）’となる。これに対してこの駆
動方式では、ＮＣｈ駆動とＰｃｈ駆動では、充電の極性
が逆になるだけであり、変調消費電力は等しく、基準の
走査側電位である１／２・ＶＭに対して、データ側をＯ
ｖか又はＶＭを印加し、全絵素に１回１／２・ＶＭ充電
するだけの電力、つまりＣＯ・（１／２・ＶＭ）２にな
る。ゆえに交流１サククル分の変調消費電力は、 ＮＣｈ駆動時の変調消費電力＋ＰｃｈＰｃ時の消費電力
−Ｃｏ −（１／ ２・ＶＭ）２＋Ｃｏ −（１／２・
ＶＭ）’＝ ２／Ｇｏ・（１／２・ＶＭ）’となる。上
記説明からこの駆動回路は、従来の駆動回路の２／３の
変調消費電力であることが判る。
れる変調の為の電力は、Ｎｃｈ駆動時の変調消費電力＋
ＰｃｈＰｃ時の変調消費電力＝Ｃｏ ・（１／２−ＶＭ
）２＋ ２−Ｃ，ｏ −（１／ ２−ＶＭ）” −３・
ＣＯ・（１／２・ＶＭ）’となる。これに対してこの駆
動方式では、ＮＣｈ駆動とＰｃｈ駆動では、充電の極性
が逆になるだけであり、変調消費電力は等しく、基準の
走査側電位である１／２・ＶＭに対して、データ側をＯ
ｖか又はＶＭを印加し、全絵素に１回１／２・ＶＭ充電
するだけの電力、つまりＣＯ・（１／２・ＶＭ）２にな
る。ゆえに交流１サククル分の変調消費電力は、 ＮＣｈ駆動時の変調消費電力＋ＰｃｈＰｃ時の消費電力
−Ｃｏ −（１／ ２・ＶＭ）２＋Ｃｏ −（１／２・
ＶＭ）’＝ ２／Ｇｏ・（１／２・ＶＭ）’となる。上
記説明からこの駆動回路は、従来の駆動回路の２／３の
変調消費電力であることが判る。
全面発光を例として取りあげたが、他の表示においても
Ｎｃｈ駆動とＰｃｈ駆動は相補型の駆動を実行している
為、交流１サイクル分としては、上記説明の従来の駆動
回路とこの駆動回路による変調消費電力比の関係はかわ
らない。
Ｎｃｈ駆動とＰｃｈ駆動は相補型の駆動を実行している
為、交流１サイクル分としては、上記説明の従来の駆動
回路とこの駆動回路による変調消費電力比の関係はかわ
らない。
（ト）発明の効果
この発明によれば、１走査線の走査期間に要する時間が
従来の駆動回路に比べて２０〜３０％短縮されるもので
あり同一のフレーム周波数で表示する場合、従来駆動に
比べ、多くの走査側電極数をもつＥ１表示装置を駆動さ
せることができる。
従来の駆動回路に比べて２０〜３０％短縮されるもので
あり同一のフレーム周波数で表示する場合、従来駆動に
比べ、多くの走査側電極数をもつＥ１表示装置を駆動さ
せることができる。
さらに、データ側のドライバーＩＣとして変調電圧弁だ
けの低い耐圧のＩＣが使用でき、表示装置全体のコスト
を低減させることができる。
けの低い耐圧のＩＣが使用でき、表示装置全体のコスト
を低減させることができる。
また、長期信頼性の面では、絵素に印加される正負極性
のパルス電圧波形が変調期間も含め完全対称となる為、
分極によるＥＬ層の焼き付は現象等がなくなり表示装置
の寿命を著しく向上させることができる。
のパルス電圧波形が変調期間も含め完全対称となる為、
分極によるＥＬ層の焼き付は現象等がなくなり表示装置
の寿命を著しく向上させることができる。
その上、消費電力の面では、変調消費電力を従来の駆動
回路の２／３に低減することができ、駆動電力全体の約
７割が変調消費電力であることがら、これによって大幅
に消費電力を節約することができるものである。
回路の２／３に低減することができ、駆動電力全体の約
７割が変調消費電力であることがら、これによって大幅
に消費電力を節約することができるものである。
第１図はこの発明の一実施例を示す電気回路図、第２図
は第１図の動作を説明するタイムチャート、第３図（ω
、（ｂ＞、（Ｃ）はそれぞれ、第１図における論理回路
を説明する説明図、第４図（ω、（ｂ）は第１図のＭＯ
Ｓ−ＩＣの動作を示す説明図、第５図は第１図の動作を
説明する説明図、第６〜９図は第１図の動作状態を等価
回路によって示す説明図、第１０図は薄膜ＥＬ表示装置
の一部切欠き斜視図、第１１図は薄膜ＥＬ表示装置の印
加電圧に対する輝度特性を示すグラフである。 ０・・・・・・薄膜ＥＬ表示装置、 ■田・・・・・・走査側Ｎｃｈ高耐圧ＭＯ８ＩＣ。 （４０） （５０）・・・・・・走査側Ｐｃｈ高耐圧
ＭＯ８Ｉ Ｃ。 （２００）・・・・・・データ側ドライバＩＣ１（３０
Ｇ）・・・・・・走査側Ｐｃｈ高耐圧ＭＯ８ＩＣのソー
ス電位切換回路、 □ （４０Ｇ）・・・・・・走査側Ｎｃｈ高耐圧ＭＯ８ＩＣ
のソース電位切換回路、 ＆１）（３１１（４１）’ （５１） （２０１）・
・・・・・論理回路。 第１！！Ｉ ＠ｌし、！ｖｔ’ｔＶｗ−１９Ｎ 第３図（Ｇ） 第３１￥＋（ｂ） １＋１冒Ｆ′■１ 第４図 第５１！１ 第６ｍ （（１） （ｂ）第７ｗ１ （ａ） （ｂ）８ｍ （Ｑ） （ｂ） ＃Ｅ９！ｌ！＋ （。）（ｂ）
は第１図の動作を説明するタイムチャート、第３図（ω
、（ｂ＞、（Ｃ）はそれぞれ、第１図における論理回路
を説明する説明図、第４図（ω、（ｂ）は第１図のＭＯ
Ｓ−ＩＣの動作を示す説明図、第５図は第１図の動作を
説明する説明図、第６〜９図は第１図の動作状態を等価
回路によって示す説明図、第１０図は薄膜ＥＬ表示装置
の一部切欠き斜視図、第１１図は薄膜ＥＬ表示装置の印
加電圧に対する輝度特性を示すグラフである。 ０・・・・・・薄膜ＥＬ表示装置、 ■田・・・・・・走査側Ｎｃｈ高耐圧ＭＯ８ＩＣ。 （４０） （５０）・・・・・・走査側Ｐｃｈ高耐圧
ＭＯ８Ｉ Ｃ。 （２００）・・・・・・データ側ドライバＩＣ１（３０
Ｇ）・・・・・・走査側Ｐｃｈ高耐圧ＭＯ８ＩＣのソー
ス電位切換回路、 □ （４０Ｇ）・・・・・・走査側Ｎｃｈ高耐圧ＭＯ８ＩＣ
のソース電位切換回路、 ＆１）（３１１（４１）’ （５１） （２０１）・
・・・・・論理回路。 第１！！Ｉ ＠ｌし、！ｖｔ’ｔＶｗ−１９Ｎ 第３図（Ｇ） 第３１￥＋（ｂ） １＋１冒Ｆ′■１ 第４図 第５１！１ 第６ｍ （（１） （ｂ）第７ｗ１ （ａ） （ｂ）８ｍ （Ｑ） （ｂ） ＃Ｅ９！ｌ！＋ （。）（ｂ）
Claims (1)
- 【特許請求の範囲】 １、ＥＬ層を、互いに交差する方向に配列した走査側電
極とデータ側電極間に介設して構成した薄膜ＥＬ表示装
置において、 走査側電極の各々に、データ側電極に対して負極性の電
圧を印加する第１スイッチング回路と、データ側電極に
対して正極性の電圧を印加する第２スイッチング回路と
を接続すると共に、 データ側電極の各々に、前記走査電極に対応するＥＬ層
に対して充電する第３スイッチング回路および放電する
第４スイッチング回路を接続してなることを特徴とする
薄膜ＥＬ表示装置の駆動回路。 ２、第１スイッチング回路と第２スイッチング回路とが
、奇数番目の走査側電極にデータ側電極に対して負極性
の電圧を、偶数番目の走査側電極にデータ側電極に対し
て正極性の電圧を印加して線順次駆動を行う画面と、各
走査側電極に前記画面と逆極性の電圧を印加して線順次
駆動を行う画面とを交互にくり返して制御する論理回路
を備えたことを特徴とする特許請求の範囲第１項記載の
薄膜ＥＬ表示装置の駆動回路。 ３、充電用第３スイッチング回路と放電用第４スイッチ
ング回路とが直列に接続されるとともに、それぞれに充
電方向および放電方向とは逆方向に通電可能なダイオー
ドが並列接続されてなる特許請求の範囲第１項記載の薄
膜ＥＬ表示装置の駆動回路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60125384A JPH0634151B2 (ja) | 1985-06-10 | 1985-06-10 | 薄膜ｅｌ表示装置の駆動回路 |
| DE19863619366 DE3619366A1 (de) | 1985-06-10 | 1986-06-09 | Treiberschaltung fuer eine duennfilm-el-anzeigeeinrichtung |
| GB8614090A GB2177532B (en) | 1985-06-10 | 1986-06-10 | Thin film el display panel drive circuit |
| US07/372,135 US5006838A (en) | 1985-06-10 | 1989-06-26 | Thin film EL display panel drive circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60125384A JPH0634151B2 (ja) | 1985-06-10 | 1985-06-10 | 薄膜ｅｌ表示装置の駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61282895A true JPS61282895A (ja) | 1986-12-13 |
| JPH0634151B2 JPH0634151B2 (ja) | 1994-05-02 |
Family
ID=14908799
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60125384A Expired - Lifetime JPH0634151B2 (ja) | 1985-06-10 | 1985-06-10 | 薄膜ｅｌ表示装置の駆動回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5006838A (ja) |
| JP (1) | JPH0634151B2 (ja) |
| DE (1) | DE3619366A1 (ja) |
| GB (1) | GB2177532B (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63168998A (ja) * | 1987-01-06 | 1988-07-12 | シャープ株式会社 | 薄膜ｅｌ表示装置の駆動回路 |
| JPS63314594A (ja) * | 1987-06-17 | 1988-12-22 | シャープ株式会社 | 薄膜ｅｌディスプレイユニットの駆動方法および駆動回路 |
| JPS6431197A (en) * | 1987-07-27 | 1989-02-01 | Sharp Kk | Driving system for display device |
| JPS6440989A (en) * | 1987-08-07 | 1989-02-13 | Sharp Kk | Driving circuit for thin film el display device |
| JPH01265295A (ja) * | 1987-12-22 | 1989-10-23 | Fujitsu Ltd | マトリクス表示パネルの駆動方法 |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0634152B2 (ja) * | 1985-12-17 | 1994-05-02 | シャープ株式会社 | 薄膜ｅｌ表示装置の駆動回路 |
| DE3724086A1 (de) * | 1986-07-22 | 1988-02-04 | Sharp Kk | Treiberschaltung fuer eine duennschichtige elektrolumineszenzanzeige |
| JP2682886B2 (ja) * | 1990-04-25 | 1997-11-26 | シャープ株式会社 | 表示装置の駆動方法 |
| US5969478A (en) * | 1994-04-28 | 1999-10-19 | Matsushita Electronics Corporation | Gas discharge display apparatus and method for driving the same |
| US5576726A (en) * | 1994-11-21 | 1996-11-19 | Motorola | Electro-luminescent display device driven by two opposite phase alternating voltages and method therefor |
| JPH09245969A (ja) * | 1996-03-01 | 1997-09-19 | Matsushita Electric Ind Co Ltd | 分散型エレクトロ・ルミネセンス素子およびそれを用いた照光式スイッチユニット |
| JP2993475B2 (ja) * | 1997-09-16 | 1999-12-20 | 日本電気株式会社 | 有機薄膜ｅｌ表示装置の駆動方法 |
| JP4081912B2 (ja) * | 1999-03-31 | 2008-04-30 | 株式会社デンソー | ディスプレイ装置 |
| US6376934B1 (en) | 1999-08-18 | 2002-04-23 | Sipex Corporation | Voltage waveform generator |
| JP3424617B2 (ja) * | 1999-09-10 | 2003-07-07 | 株式会社デンソー | 車載用表示器の駆動装置 |
| TW591584B (en) * | 1999-10-21 | 2004-06-11 | Semiconductor Energy Lab | Active matrix type display device |
| JP2001159881A (ja) * | 1999-12-02 | 2001-06-12 | Nec Corp | 液晶表示コントローラ並びに液晶表示装置 |
| KR20020033826A (ko) * | 2000-07-28 | 2002-05-07 | 요트.게.아. 롤페즈 | 전자 발광 디스플레이의 주소 지정 |
| KR100556693B1 (ko) * | 2001-09-19 | 2006-03-07 | 엘지전자 주식회사 | 일렉트로 루미네센스 표시소자의 구동장치 및 방법 |
| KR100486906B1 (ko) * | 2001-09-19 | 2005-05-03 | 엘지전자 주식회사 | 일렉트로 루미네센스 표시소자의 구동장치 및 방법 |
| KR100577993B1 (ko) * | 2001-08-20 | 2006-05-11 | 엘지전자 주식회사 | 일렉트로 루미네센스 표시소자의 구동장치 |
| KR20030024994A (ko) * | 2001-09-19 | 2003-03-28 | 엘지전자 주식회사 | 일렉트로 루미네센스 표시소자의 구동장치 및 방법 |
| JP2003280586A (ja) * | 2002-03-26 | 2003-10-02 | Univ Toyama | 有機ｅｌ素子およびその駆動方法 |
| AU2003247100A1 (en) * | 2002-08-12 | 2004-02-25 | Koninklijke Philips Electronics N.V. | An electroluminescent display |
| KR100649884B1 (ko) * | 2005-06-22 | 2006-11-27 | 삼성전자주식회사 | 구동 전압 편차를 보상하는 ａｍｏｌｅｄ용 구동 회로 및그 구동 방법 |
| KR100747273B1 (ko) | 2005-11-16 | 2007-08-07 | 엘지전자 주식회사 | 빗살 무늬가 발생되지 않는 패널을 포함하는 유기 전계발광 소자 |
| KR100747274B1 (ko) | 2005-11-17 | 2007-08-07 | 엘지전자 주식회사 | 빗살 무늬가 제거된 유기 전계 발광 소자 |
| US7760170B2 (en) * | 2005-11-16 | 2010-07-20 | Lg Electronics Inc. | Light emitting device with at least one scan line connecting two scan drivers |
| JP7423428B2 (ja) * | 2020-06-05 | 2024-01-29 | シャープ株式会社 | タッチパネル入力装置 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3885196A (en) * | 1972-11-30 | 1975-05-20 | Us Army | Pocketable direct current electroluminescent display device addressed by MOS or MNOS circuitry |
| US4032818A (en) * | 1975-11-10 | 1977-06-28 | Burroughs Corporation | Uniform current level control for display panels |
| US4234821A (en) * | 1977-09-14 | 1980-11-18 | Sharp Kabushiki Kaisha | Flat panel television receiver implemented with a thin film EL panel |
| US4338598A (en) * | 1980-01-07 | 1982-07-06 | Sharp Kabushiki Kaisha | Thin-film EL image display panel with power saving features |
| US4367468A (en) * | 1980-12-22 | 1983-01-04 | Ncr Corporation | D.C. Input shift panel driver circuits-biased inputs |
| US4485379A (en) * | 1981-02-17 | 1984-11-27 | Sharp Kabushiki Kaisha | Circuit and method for driving a thin-film EL panel |
| US4594589A (en) * | 1981-08-31 | 1986-06-10 | Sharp Kabushiki Kaisha | Method and circuit for driving electroluminescent display panels with a stepwise driving voltage |
| FI64248C (fi) * | 1982-02-17 | 1983-10-10 | Lohja Ab Oy | Foerfarande och koppling foer styrning av bildaotergivning ochisynnerhet vaexelstroems-elektroluminensaotergivning |
| EP0106550B1 (en) * | 1982-09-21 | 1989-04-12 | Fujitsu Limited | Method of driving a matrix type display |
| JPS59157693A (ja) * | 1983-02-28 | 1984-09-07 | シチズン時計株式会社 | 表示装置の駆動方法 |
| US4652872A (en) * | 1983-07-07 | 1987-03-24 | Nec Kansai, Ltd. | Matrix display panel driving system |
| DE3511886A1 (de) * | 1984-04-02 | 1985-10-03 | Sharp K.K., Osaka | Treiberschaltung zum ansteuern eines duennfilm-el-displays |
| JPS60247693A (ja) * | 1984-05-23 | 1985-12-07 | シャープ株式会社 | 薄膜ｅｌ表示装置の駆動方法 |
| JPS6183596A (ja) * | 1984-09-28 | 1986-04-28 | シャープ株式会社 | 薄膜ｅｌ表示装置の駆動方法 |
| US4707692A (en) * | 1984-11-30 | 1987-11-17 | Hewlett-Packard Company | Electroluminescent display drive system |
| US4633141A (en) * | 1985-02-28 | 1986-12-30 | Motorola, Inc. | Low voltage power source power inverter for an electroluminescent drive |
-
1985
- 1985-06-10 JP JP60125384A patent/JPH0634151B2/ja not_active Expired - Lifetime
-
1986
- 1986-06-09 DE DE19863619366 patent/DE3619366A1/de active Granted
- 1986-06-10 GB GB8614090A patent/GB2177532B/en not_active Expired
-
1989
- 1989-06-26 US US07/372,135 patent/US5006838A/en not_active Expired - Lifetime
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63168998A (ja) * | 1987-01-06 | 1988-07-12 | シャープ株式会社 | 薄膜ｅｌ表示装置の駆動回路 |
| JPS63314594A (ja) * | 1987-06-17 | 1988-12-22 | シャープ株式会社 | 薄膜ｅｌディスプレイユニットの駆動方法および駆動回路 |
| JPS6431197A (en) * | 1987-07-27 | 1989-02-01 | Sharp Kk | Driving system for display device |
| JPS6440989A (en) * | 1987-08-07 | 1989-02-13 | Sharp Kk | Driving circuit for thin film el display device |
| JPH01265295A (ja) * | 1987-12-22 | 1989-10-23 | Fujitsu Ltd | マトリクス表示パネルの駆動方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| GB8614090D0 (en) | 1986-07-16 |
| DE3619366C2 (ja) | 1989-08-24 |
| US5006838A (en) | 1991-04-09 |
| JPH0634151B2 (ja) | 1994-05-02 |
| GB2177532B (en) | 1989-02-22 |
| DE3619366A1 (de) | 1986-12-11 |
| GB2177532A (en) | 1987-01-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61282895A (ja) | 薄膜ｅｌ表示装置の駆動回路 | |
| JPH0748137B2 (ja) | 薄膜ｅｌ表示装置の駆動方法 | |
| JPH0634152B2 (ja) | 薄膜ｅｌ表示装置の駆動回路 | |
| US4686426A (en) | Thin-film EL display panel drive circuit with voltage compensation | |
| JPH07109798B2 (ja) | 薄膜ｅｌ表示装置の駆動回路 | |
| US5206631A (en) | Method and apparatus for driving a capacitive flat matrix display panel | |
| JPS6097394A (ja) | 薄膜ｅｌ表示装置の駆動装置 | |
| JPS60247694A (ja) | 薄膜ｅｌ表示装置の駆動回路 | |
| JPS63135996A (ja) | 薄膜ｅｌ表示装置の駆動回路 | |
| JP2728582B2 (ja) | Ｅｌ表示装置の駆動方法 | |
| JPH0230025B2 (ja) | ||
| JP2618983B2 (ja) | 薄膜ｅｌ表示装置の駆動方法 | |
| JPH0620318Y2 (ja) | 薄膜ｅｌ表示装置の駆動回路 | |
| JPS60216389A (ja) | 薄膜ｅｌ表示装置の駆動装置 | |
| JPH01117297A (ja) | 薄膜ｅｌ表示装置の駆動方法 | |
| JPS63232293A (ja) | 薄膜ｅｌ表示装置の駆動方法 | |
| JPH0748135B2 (ja) | 薄膜ｅｌ表示装置の駆動回路 | |
| JPH0230026B2 (ja) | ||
| JPH03182793A (ja) | 表示装置の駆動方法 | |
| JPS6334592A (ja) | 薄膜ｅｌ表示装置の駆動回路 | |
| JPH03186892A (ja) | 表示装置 | |
| JPH0654414B2 (ja) | 薄膜ｅｌ表示装置の駆動回路 | |
| JPH01227191A (ja) | 表示駆動方法 | |
| JP2002006807A (ja) | Ｅｌ表示装置の駆動回路 | |
| JPH0528385B2 (ja) |