JPH0634151B2 - 薄膜el表示装置の駆動回路 - Google Patents
薄膜el表示装置の駆動回路Info
- Publication number
- JPH0634151B2 JPH0634151B2 JP60125384A JP12538485A JPH0634151B2 JP H0634151 B2 JPH0634151 B2 JP H0634151B2 JP 60125384 A JP60125384 A JP 60125384A JP 12538485 A JP12538485 A JP 12538485A JP H0634151 B2 JPH0634151 B2 JP H0634151B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- drive
- voltage
- line
- scanning
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0275—Details of drivers for data electrodes, other than drivers for liquid crystal, plasma or OLED displays, not related to handling digital grey scale data or to communication of data to the pixels by means of a current
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
Description
【発明の詳細な説明】 (イ)産業上の利用分野 この発明は、交流駆動型容量性フラツト・マトリツクス
デイスプレイパネル、すなわち、薄膜EL表示装置の駆
動装置に関するものである。
デイスプレイパネル、すなわち、薄膜EL表示装置の駆
動装置に関するものである。
(ロ)従来の技術 例えば、二重絶縁型(又は三層構造)薄膜EL表示装置
は次のように構成される。
は次のように構成される。
第10図に図示のように、ガラス基板(1)の上にIn 2
O3よりなる帯状の透明電極(2)を平行に設け、この上
に例えばY2O3、Si 3N4、Ti O2、Al2O3
等の誘電物質層(3)、Mn 等の活動剤をドープしたZn
SよりなるEL層(4)、上記と同じくY2O3、Si 3
N4、Ti O2、Al2O3等の誘電物質層(3′)を蒸
着法、スパツタリング法のような薄膜技術を用いて順次
500〜 10000Åの膜厚に積層して3層構造にし、その上
に上記透明電極(2)と直交する方向にAl2O3になる
帯状の背面電極(5)を平行に設ける。
O3よりなる帯状の透明電極(2)を平行に設け、この上
に例えばY2O3、Si 3N4、Ti O2、Al2O3
等の誘電物質層(3)、Mn 等の活動剤をドープしたZn
SよりなるEL層(4)、上記と同じくY2O3、Si 3
N4、Ti O2、Al2O3等の誘電物質層(3′)を蒸
着法、スパツタリング法のような薄膜技術を用いて順次
500〜 10000Åの膜厚に積層して3層構造にし、その上
に上記透明電極(2)と直交する方向にAl2O3になる
帯状の背面電極(5)を平行に設ける。
上記薄膜EL素子はその電極間に、誘電物質(3)、(3′)
で挾持されたEL物質(4)を介在させたものであるか
ら、等価回路的には容量性素子と見ることができる。ま
た、該薄膜EL素子は第11図に示す電圧−輝度特性か
ら明らかな如く、 200V程度の比較的高電圧を印加して
駆動される。
で挾持されたEL物質(4)を介在させたものであるか
ら、等価回路的には容量性素子と見ることができる。ま
た、該薄膜EL素子は第11図に示す電圧−輝度特性か
ら明らかな如く、 200V程度の比較的高電圧を印加して
駆動される。
従来、このような薄膜EL表示装置のため、走査側電極
の駆動回路としてN−chMOSドライバーとP−chMO
Sドライバを備え、フイールド(1画面の線順次駆動)
毎に極性を反転する、いわゆるフイールド反転駆動を行
なう駆動装置が用いられてきた。しかしながら、EL素
子は素子構造が発光層に対して完全な対称でないため、
1フイールド(1画面)毎に極性を反転して正と負の書
き込み電圧を印加すると、1フイールド毎に同じ絵素の
発光強度に差が生じ、そのため表示にフリツカを生じる
という問題点がある。
の駆動回路としてN−chMOSドライバーとP−chMO
Sドライバを備え、フイールド(1画面の線順次駆動)
毎に極性を反転する、いわゆるフイールド反転駆動を行
なう駆動装置が用いられてきた。しかしながら、EL素
子は素子構造が発光層に対して完全な対称でないため、
1フイールド(1画面)毎に極性を反転して正と負の書
き込み電圧を印加すると、1フイールド毎に同じ絵素の
発光強度に差が生じ、そのため表示にフリツカを生じる
という問題点がある。
そこで、本願出願人は、特願昭 59-105375号において、
走査側電極の駆動回路にN−ch高耐圧MOSドライバー
とP−ch高耐圧MOSドライバーを用いてフイールド反
転駆動を行ない、さらに、1走査線毎に絵素に加わる書
き込み波形の極性を変える事により、パネルの印加電圧
極性による発光強度のバラツキが平均化され、フリツカ
が低減できる駆動装置を提案した。
走査側電極の駆動回路にN−ch高耐圧MOSドライバー
とP−ch高耐圧MOSドライバーを用いてフイールド反
転駆動を行ない、さらに、1走査線毎に絵素に加わる書
き込み波形の極性を変える事により、パネルの印加電圧
極性による発光強度のバラツキが平均化され、フリツカ
が低減できる駆動装置を提案した。
(ハ)発明が解決しようとする問題点 しかし、この提案の駆動回路においても、一走査線の走
査期間に3段階の駆動タイミング、すなわち、予備充電
期間(10μs )、放電および引上げ充電期間(10μs
)、書き込み駆動期間(30μs )などを必要とし、一
走査線の充分な発光のためには少なくとも50μs の時間
を要する。従つて、走査側電極数を増加する場合には、
それだけ低いフレーム周波数にすることが必要となり、
それにともなつて画面のフリツカー現象や輝度不足を生
じ、表示品質が悪くなる。
査期間に3段階の駆動タイミング、すなわち、予備充電
期間(10μs )、放電および引上げ充電期間(10μs
)、書き込み駆動期間(30μs )などを必要とし、一
走査線の充分な発光のためには少なくとも50μs の時間
を要する。従つて、走査側電極数を増加する場合には、
それだけ低いフレーム周波数にすることが必要となり、
それにともなつて画面のフリツカー現象や輝度不足を生
じ、表示品質が悪くなる。
さらに一度電極間に充電した電荷を放電し、その上、電
極の電位を逆方向に引上げるという駆動をしているた
め、変調時の電力消費が大きい。
極の電位を逆方向に引上げるという駆動をしているた
め、変調時の電力消費が大きい。
この発明は、このような事情に鑑みてなされたもので、
一走査線の走査期間を短縮すると共に、変調時の消費電
力を低減させることができるEL表示装置の駆動回路を
提供するものである。
一走査線の走査期間を短縮すると共に、変調時の消費電
力を低減させることができるEL表示装置の駆動回路を
提供するものである。
(ニ)問題点を解決するための手段 この発明は、EL層を、互いに交差する方向に配列した
走査側電極とデータ側電極間に介設して構成した薄膜E
L表示装置において、走査側電極の各々に、データ側電
極に対して負極性の電圧を印加する第1スイツチング回
路と、データ側電極に対して正極性の電圧を印加する第
2スイツチング回路とを接続すると共に、データ側電極
の各々に、前記走査電極に対応するEL層に対して充電
する第3スイツチング回路および放電する第4スイツチ
ング回路を接続してなることを特徴とする薄膜EL表示
装置の駆動回路である。
走査側電極とデータ側電極間に介設して構成した薄膜E
L表示装置において、走査側電極の各々に、データ側電
極に対して負極性の電圧を印加する第1スイツチング回
路と、データ側電極に対して正極性の電圧を印加する第
2スイツチング回路とを接続すると共に、データ側電極
の各々に、前記走査電極に対応するEL層に対して充電
する第3スイツチング回路および放電する第4スイツチ
ング回路を接続してなることを特徴とする薄膜EL表示
装置の駆動回路である。
(ホ)実施例 以下、図面に示す実施例に基づいてこの発明を詳述す
る。なお、これによつてこの発明が限定されるものでは
ない。
る。なお、これによつてこの発明が限定されるものでは
ない。
第1図はこの発明の一実施例を示す電気回路図である。
(10)は発光しきい電圧VM(= 190V)の薄膜EL表示
装置を示し、この図ではX方向電極をテータ側電極と
し、Y方向電極を走査側電極として電極のみを示してい
る。(20)、(30)はY方向電極の奇数ラインと偶数ライ
ンにそれぞれ対応する走査側Nch高耐圧MOSIC、(2
1)、(31)は各1C(20)(30)の中のシフトレジスタ等
の論理回路である。(40)、(50)は同走査側Pch高耐
圧MOSIC、(41)、(51)は各1C(40)(50)の
中のシフトレジスタ等の論理回路である。
装置を示し、この図ではX方向電極をテータ側電極と
し、Y方向電極を走査側電極として電極のみを示してい
る。(20)、(30)はY方向電極の奇数ラインと偶数ライ
ンにそれぞれ対応する走査側Nch高耐圧MOSIC、(2
1)、(31)は各1C(20)(30)の中のシフトレジスタ等
の論理回路である。(40)、(50)は同走査側Pch高耐
圧MOSIC、(41)、(51)は各1C(40)(50)の
中のシフトレジスタ等の論理回路である。
( 200)はX方向電極に対応するデータ側ドライバIC
であり、ドライバ部分は片方が電圧VM(=60V)の電
源に接続されたプルアツプ機能を有するトランジスタ
(UT1)〜(UTi )、片側が接地されたプルダウン
機能を有するトランジスタ(DT1)〜(DTi )及び
それぞれのトランジスタと逆方向に電流を流す為のダイ
オード(UD1)〜(UDi )、(DD1)〜(DDi
)で構成され、それぞれが同IC内のシフトレジスタ
等の論理回路( 201)によつてコントロールされる。
であり、ドライバ部分は片方が電圧VM(=60V)の電
源に接続されたプルアツプ機能を有するトランジスタ
(UT1)〜(UTi )、片側が接地されたプルダウン
機能を有するトランジスタ(DT1)〜(DTi )及び
それぞれのトランジスタと逆方向に電流を流す為のダイ
オード(UD1)〜(UDi )、(DD1)〜(DDi
)で構成され、それぞれが同IC内のシフトレジスタ
等の論理回路( 201)によつてコントロールされる。
( 300)は走査側Pch高耐圧MOSICのソース電位切
換え回路であり、電位 200V(=VW+ 1/ 2・VM)
と30V( 1/ 2・VM)とが信号(PSC)により開閉
するスイツチ(SW1)によつて切換えられる。
換え回路であり、電位 200V(=VW+ 1/ 2・VM)
と30V( 1/ 2・VM)とが信号(PSC)により開閉
するスイツチ(SW1)によつて切換えられる。
( 400)は走査側Nch高耐圧MOSICのソース電位切
換え回路であり、電位− 160V(=−VW+ 1/ 2・V
M)と30V( 1/ 2・VM)とが、信号(NSC)によ
り開閉するスイツチ(SW2)によつて切換えられる。
換え回路であり、電位− 160V(=−VW+ 1/ 2・V
M)と30V( 1/ 2・VM)とが、信号(NSC)によ
り開閉するスイツチ(SW2)によつて切換えられる。
( 500)はデータ反転コントロール回路である。
次に、第2図のタイムチヤートを用いて、第1図の動作
を説明する。
を説明する。
ここでは線順次駆動で絵素(A)を含むY1と絵素
(B)を含むY2の走査側電極が選択されるものとす
る。また、この駆動装置では、1ライン毎に絵素に印加
される電圧の極性を反転して駆動されるが、走査側選択
電極に接続されているNch高耐圧MOSIC(20)(30)の
トランジスタをONし、その電極ライン上の絵素に負の
書き込みパルスを印加する1ラインの駆動タイミングを
Nch駆動タイミングと呼び、一方、走査側選択電極に接
続されているPch高耐圧MOSIC(40)(50)のトラ
ンジスターをONし、その電極ライン上の絵素に正の書
き込みパルスを印加する1ラインの駆動タイミングをP
ch駆動タイミングと呼ぶことにする。
(B)を含むY2の走査側電極が選択されるものとす
る。また、この駆動装置では、1ライン毎に絵素に印加
される電圧の極性を反転して駆動されるが、走査側選択
電極に接続されているNch高耐圧MOSIC(20)(30)の
トランジスタをONし、その電極ライン上の絵素に負の
書き込みパルスを印加する1ラインの駆動タイミングを
Nch駆動タイミングと呼び、一方、走査側選択電極に接
続されているPch高耐圧MOSIC(40)(50)のトラ
ンジスターをONし、その電極ライン上の絵素に正の書
き込みパルスを印加する1ラインの駆動タイミングをP
ch駆動タイミングと呼ぶことにする。
又、走査側奇数ラインに対してNch駆動をし、偶数ライ
ンに対してPch駆動を実行するフイールド(画面)をN
Pフイールド、その逆のフイールドをPNフイールドと
呼ぶことにする。
ンに対してPch駆動を実行するフイールド(画面)をN
Pフイールド、その逆のフイールドをPNフイールドと
呼ぶことにする。
第2図において、Hは水平同期信号であり、High 期間
はデータ有効期間を示す。Vは垂直同期信号であり、こ
の信号の立ち上がりから、1フレームの駆動が開始す
る。DLSは、データラツチ信号であり、1ラインのデ
ータ転送が終了後出力される。DCKは、データ側デー
タ転送クロツクである。RVCはデータ反転信号であ
り、Pch駆動を行なうラインのデータ転送期間にHigh
になり、この期間中のデータを全て反転させる。DAT
Aは表示データ信号である。D1〜Di はデータ側のド
ライバ( 200)のトランジスタに入力されるデータであ
る。その他の信号については第1表に説明している。
はデータ有効期間を示す。Vは垂直同期信号であり、こ
の信号の立ち上がりから、1フレームの駆動が開始す
る。DLSは、データラツチ信号であり、1ラインのデ
ータ転送が終了後出力される。DCKは、データ側デー
タ転送クロツクである。RVCはデータ反転信号であ
り、Pch駆動を行なうラインのデータ転送期間にHigh
になり、この期間中のデータを全て反転させる。DAT
Aは表示データ信号である。D1〜Di はデータ側のド
ライバ( 200)のトランジスタに入力されるデータであ
る。その他の信号については第1表に説明している。
データ側の駆動は、基本的には、表示データ(H:発
光、L:非発光)に従つて1水平期間の周期で各データ
側ラインに印加する電圧を、VM(=60V)と 0Vに切
り換えることにより行なう。
光、L:非発光)に従つて1水平期間の周期で各データ
側ラインに印加する電圧を、VM(=60V)と 0Vに切
り換えることにより行なう。
次に、その切り換えるタイミングについて説明する。第
3図(a)は論理回路( 201)の内部構造を示している。
あるラインの駆動が実行されている期間に、次のライン
の表示データ(H:発光、L:非発光)と信号RVCと
の非他的論理和出力が順次、1ライン分の記憶容量をも
つシフトレジスタに入力された(DATA)+(RV
C)は、1ラインのデータ転送終了後、入力される信号
DLSによつてラツチ回路(2012)に取り込まれ、以
後、その駆動タイミングの終了時までラツチ回路(201
2)に於いて記憶される。そしてラツチ回路(2012)の
出力によりトランジスタ(UT1)〜(UTi )、(D
T1)〜(DTi )をそれぞれコントロールする。ゆえ
にデータ側の電極の電圧は信号DLSの入力毎に1水平
期間の周期を切り換わることになる。
3図(a)は論理回路( 201)の内部構造を示している。
あるラインの駆動が実行されている期間に、次のライン
の表示データ(H:発光、L:非発光)と信号RVCと
の非他的論理和出力が順次、1ライン分の記憶容量をも
つシフトレジスタに入力された(DATA)+(RV
C)は、1ラインのデータ転送終了後、入力される信号
DLSによつてラツチ回路(2012)に取り込まれ、以
後、その駆動タイミングの終了時までラツチ回路(201
2)に於いて記憶される。そしてラツチ回路(2012)の
出力によりトランジスタ(UT1)〜(UTi )、(D
T1)〜(DTi )をそれぞれコントロールする。ゆえ
にデータ側の電極の電圧は信号DLSの入力毎に1水平
期間の周期を切り換わることになる。
又、信号RVCは、Pch駆動を実行するラインのデータ
転送期間中にHigh になり、この期間中のデータを反転
させる為のデータ反転信号であるが、Pch駆動の表示デ
ータを反転させる理由を以下に示す。
転送期間中にHigh になり、この期間中のデータを反転
させる為のデータ反転信号であるが、Pch駆動の表示デ
ータを反転させる理由を以下に示す。
後述のように、Pch駆動では、走査側の選択ラインをP
ch高耐圧MOSIC(40)(50)のトランジスタをON
にして[VW+ 1/ 2・VM](= 220V)に引き上
げ、データ側の選択ラインを 0Vにし、[VW+ 1/ 2
・VM]を絵素に印加することにより発光させる。この
時、非選択ラインは、VM(=60V)にし、(VW+ 1
/ 2・VM)−VM= 160Vを絵素に印加するが、これ
は発光のしきい値以下なので、この絵素は発光しない。
このような駆動を実行する為にデータ側の選択ラインN
に接続されているトランジスタ(UTn )はOFF、ト
ランジスタ(DTn )はONにする。非選択ラインMで
は、トランジスタ(UTm )をON、トランジスタ(D
Tm )をOFFにする。つまり、選択ラインの入力デー
タDn はLow、非選択ラインの入力データDm はHigh
にしなければならない。これは、入力の表示データ
(H:発光、L:非発光)とは逆になり、データを反転
する為の信号RVCが必要となる。以上の駆動によるデ
ータ側の印加波形を第2図にData 側X2として示す。
実線は全面発光時、点線は全面消去時の印加波形であ
る。
ch高耐圧MOSIC(40)(50)のトランジスタをON
にして[VW+ 1/ 2・VM](= 220V)に引き上
げ、データ側の選択ラインを 0Vにし、[VW+ 1/ 2
・VM]を絵素に印加することにより発光させる。この
時、非選択ラインは、VM(=60V)にし、(VW+ 1
/ 2・VM)−VM= 160Vを絵素に印加するが、これ
は発光のしきい値以下なので、この絵素は発光しない。
このような駆動を実行する為にデータ側の選択ラインN
に接続されているトランジスタ(UTn )はOFF、ト
ランジスタ(DTn )はONにする。非選択ラインMで
は、トランジスタ(UTm )をON、トランジスタ(D
Tm )をOFFにする。つまり、選択ラインの入力デー
タDn はLow、非選択ラインの入力データDm はHigh
にしなければならない。これは、入力の表示データ
(H:発光、L:非発光)とは逆になり、データを反転
する為の信号RVCが必要となる。以上の駆動によるデ
ータ側の印加波形を第2図にData 側X2として示す。
実線は全面発光時、点線は全面消去時の印加波形であ
る。
次に走査側の駆動について説明する。なお、Nch高耐圧
MOSIC(20)及び(30)の内部構造例を第3図(b)
に、Pch高耐圧MOSIC(40)及び(50)の内部構成
例を第3図(c)に示し、それぞれの論理回路の真理値表
を第4図(a)第4図(b)に示す。この2つのICは、相補
型の回路構成からなり、論理は全て逆になるが構成は同
様である為、Nch高耐圧MOSIC(20)(30)についての
み説明する。
MOSIC(20)及び(30)の内部構造例を第3図(b)
に、Pch高耐圧MOSIC(40)及び(50)の内部構成
例を第3図(c)に示し、それぞれの論理回路の真理値表
を第4図(a)第4図(b)に示す。この2つのICは、相補
型の回路構成からなり、論理は全て逆になるが構成は同
様である為、Nch高耐圧MOSIC(20)(30)についての
み説明する。
シフトレジスタ(3000)は走査側の選択ラインを記憶し
ておく為の回路であり、CLOCK信号のHigh 期間で
▲▼を取り込み、Low期間で、転送する構成
とする。この駆動装置ではCLOCK信号として、奇数
側Nch高耐圧MOSIC(20)には第2図の信号(NST
odd )を、偶数側Nch高耐圧MOSIC(30)には、信
号(NSTeven)をそれぞれ入力する。又、NDATA
信号として、第2図のように1フレームに1回、V信号
の立ち上がりの後に入力される最初のCLOCK信号
(NSTodd )(NSTeven)のHigh 期間だけLowに
した信号を入力する。このように2回の水平期間に対し
て、1回の割り合いで、CLOCK信号(NSTodd 、
NSTeven)を入力するのは、1ライン毎にNch駆動と
Pch駆動とを繰り返して実行する為である。ゆえにNch
高耐圧MOSICとPch高耐圧MOSICに入力するC
LOCK信号の位相は、1水平期間分ずらして入力す
る。又、NPフイールドでは、奇数ラインに対してNch
駆動を実行する為、信号(NSTodd )(=CLOCK
odd )のみに、PNフイールドでは偶数ラインに対して
Nch駆動を実行する為、信号(NSTeven)(=CLO
CKeven)のみに、パルス信号を入力することにより、
目的の駆動を実現している。
ておく為の回路であり、CLOCK信号のHigh 期間で
▲▼を取り込み、Low期間で、転送する構成
とする。この駆動装置ではCLOCK信号として、奇数
側Nch高耐圧MOSIC(20)には第2図の信号(NST
odd )を、偶数側Nch高耐圧MOSIC(30)には、信
号(NSTeven)をそれぞれ入力する。又、NDATA
信号として、第2図のように1フレームに1回、V信号
の立ち上がりの後に入力される最初のCLOCK信号
(NSTodd )(NSTeven)のHigh 期間だけLowに
した信号を入力する。このように2回の水平期間に対し
て、1回の割り合いで、CLOCK信号(NSTodd 、
NSTeven)を入力するのは、1ライン毎にNch駆動と
Pch駆動とを繰り返して実行する為である。ゆえにNch
高耐圧MOSICとPch高耐圧MOSICに入力するC
LOCK信号の位相は、1水平期間分ずらして入力す
る。又、NPフイールドでは、奇数ラインに対してNch
駆動を実行する為、信号(NSTodd )(=CLOCK
odd )のみに、PNフイールドでは偶数ラインに対して
Nch駆動を実行する為、信号(NSTeven)(=CLO
CKeven)のみに、パルス信号を入力することにより、
目的の駆動を実現している。
論理回路(3001)は、信号(NST)と信号(NCL)
の2種類を使い、高耐圧MOSICのトランジスタをO
N、OFF、シフトレジスタ(3000)のデータに従う3
つの状態に切り換える為の回路であり、その論理は第4
図(a)の真理値による。
の2種類を使い、高耐圧MOSICのトランジスタをO
N、OFF、シフトレジスタ(3000)のデータに従う3
つの状態に切り換える為の回路であり、その論理は第4
図(a)の真理値による。
以上の動作をまとめると、第5図のようになる。つま
り、この駆動回路の動作は、前述のとおり大きく分けて
NPフイールドPNフイールドの2種類のタイミングか
ら構成され、この2つのフイールドの実行を完了するこ
とにより、薄膜EL表示装置の全絵素に対して発光に必
要な交流パルスを閉じるものである。更に、それぞれの
フイールドはNch駆動と、Pch駆動の2種類のタイミン
グから構成されており、NPフイールドでは走査側の奇
数番目選択ラインに対してNch駆動を、偶数番目選択ラ
インに対してPch駆動を実行し、PNフイールドではそ
の逆の駆動を実行する。そして更に、Nch駆動及びPch
駆動は、それぞれ変調期間と書き込み期間によつて構成
されている。変調期間は約10μsec 、書き込み期間は30
μsec で、1水平期間を約40μsec にすることができ
る。
り、この駆動回路の動作は、前述のとおり大きく分けて
NPフイールドPNフイールドの2種類のタイミングか
ら構成され、この2つのフイールドの実行を完了するこ
とにより、薄膜EL表示装置の全絵素に対して発光に必
要な交流パルスを閉じるものである。更に、それぞれの
フイールドはNch駆動と、Pch駆動の2種類のタイミン
グから構成されており、NPフイールドでは走査側の奇
数番目選択ラインに対してNch駆動を、偶数番目選択ラ
インに対してPch駆動を実行し、PNフイールドではそ
の逆の駆動を実行する。そして更に、Nch駆動及びPch
駆動は、それぞれ変調期間と書き込み期間によつて構成
されている。変調期間は約10μsec 、書き込み期間は30
μsec で、1水平期間を約40μsec にすることができ
る。
Nchソース電位及びPchソース電位はNPフイールド
と、PNフイールドによりEL表示素子に発光しうる振
幅の完全対称交流波形を印加する為に必要とするNch及
びPch高耐圧MOSICのトランジスタのソース電位で
ある。
と、PNフイールドによりEL表示素子に発光しうる振
幅の完全対称交流波形を印加する為に必要とするNch及
びPch高耐圧MOSICのトランジスタのソース電位で
ある。
信号(NSC)は、Nch高耐圧MOSICのソース電位
切り換え回路( 400)の制御信号であり、ON(High
)時ソース電位は、−(VW− 1/ 2・VW)=− 16
0Vになり、OFF(Low)時は 1/ 2・VM=30Vに
なる。信号(PSC)はPch高耐圧MOSICのソース
電位切り換え回路( 300)の制御信号であり、ON(H
igh )期間ソース電位はVW+ 1/ 2・VW= 220Vに
なり、OFF(Low)期間は、 1/ 2・VW=30Vにな
る。(NTodd )はIC(20)内のNch高耐圧MOSトラ
ンジスタ、(NTeven)はIC(30)内のNch高耐圧M
OSトランジスタ、(PTodd )はIF(40)内のPch
高耐圧MOSトランジスタ、(PTeven)はIC(50)
内のPch高耐圧MOSトランジスタであり、各タイミン
グにおけるそれぞれのON、OFF動作を示す。但し、
(ON)は選択ラインのみがONすることを意味する。
これらのトランジスタのON、OFF、(ON)をコン
トロールする為の信号が(▲▼)、(NS
Todd )、(▲▼)(NSTeven)、
(PCLodd )、(▲▼)(PCLeve
n)、(▲▼)であり、各タイミングで
のそれぞれの論理は第5図に示す通りである。
切り換え回路( 400)の制御信号であり、ON(High
)時ソース電位は、−(VW− 1/ 2・VW)=− 16
0Vになり、OFF(Low)時は 1/ 2・VM=30Vに
なる。信号(PSC)はPch高耐圧MOSICのソース
電位切り換え回路( 300)の制御信号であり、ON(H
igh )期間ソース電位はVW+ 1/ 2・VW= 220Vに
なり、OFF(Low)期間は、 1/ 2・VW=30Vにな
る。(NTodd )はIC(20)内のNch高耐圧MOSトラ
ンジスタ、(NTeven)はIC(30)内のNch高耐圧M
OSトランジスタ、(PTodd )はIF(40)内のPch
高耐圧MOSトランジスタ、(PTeven)はIC(50)
内のPch高耐圧MOSトランジスタであり、各タイミン
グにおけるそれぞれのON、OFF動作を示す。但し、
(ON)は選択ラインのみがONすることを意味する。
これらのトランジスタのON、OFF、(ON)をコン
トロールする為の信号が(▲▼)、(NS
Todd )、(▲▼)(NSTeven)、
(PCLodd )、(▲▼)(PCLeve
n)、(▲▼)であり、各タイミングで
のそれぞれの論理は第5図に示す通りである。
また、変調期間は、信号(NSC)、(PSC)をOF
Fにし、走査側のPch及びNch高耐圧MOSトランジス
タを全てON状態にし、走査側全ラインを 1/ 2・VM
=30Vにする。この時、データ側では表示データに従つ
てVMか 0Vを印加する。その結果、データ側ラインの
内、VM=60Vが印加されている電極は、走査側のNch
高耐圧MOSトランジスタを介して絵素に走査側に対し
てデータ側を正とする 1/ 2・VM=30Vに充電し、 0
Vが印加されている電極は、走査側のPch高耐圧MOS
トランジスタを介して、絵素に走査側に対してデータ側
を負とする 1/ 2・VM−30Vが充電される。このよう
に、変調期間では、データ側は表示データに従つて0V
かVM=60Vを選択し、走査側全電極に 1/ 2・VM=
30Vを印加することによつて、走査側に対してデータ側
を正及び負の極性で 1/ 2・VM=30V充電することに
なる。しかもNch駆動とPch駆動では、同一表示データ
の場合においても、信号(RVC)によつて極性を反転
させる為、絵素への印加電圧波形は、NPフイールドと
PNフイールドの2フレームを実行することによつて完
全対称交流波形になる。
Fにし、走査側のPch及びNch高耐圧MOSトランジス
タを全てON状態にし、走査側全ラインを 1/ 2・VM
=30Vにする。この時、データ側では表示データに従つ
てVMか 0Vを印加する。その結果、データ側ラインの
内、VM=60Vが印加されている電極は、走査側のNch
高耐圧MOSトランジスタを介して絵素に走査側に対し
てデータ側を正とする 1/ 2・VM=30Vに充電し、 0
Vが印加されている電極は、走査側のPch高耐圧MOS
トランジスタを介して、絵素に走査側に対してデータ側
を負とする 1/ 2・VM−30Vが充電される。このよう
に、変調期間では、データ側は表示データに従つて0V
かVM=60Vを選択し、走査側全電極に 1/ 2・VM=
30Vを印加することによつて、走査側に対してデータ側
を正及び負の極性で 1/ 2・VM=30V充電することに
なる。しかもNch駆動とPch駆動では、同一表示データ
の場合においても、信号(RVC)によつて極性を反転
させる為、絵素への印加電圧波形は、NPフイールドと
PNフイールドの2フレームを実行することによつて完
全対称交流波形になる。
次に以上の4種類の書き込み期間について、第6図〜第
9図に示す等価回路を用いて説明する。
9図に示す等価回路を用いて説明する。
NPフイールドNch駆動における書き込み期間 Nch高耐圧MOSトランジスタのソース電位を−(VW
− 1/ 2・VM)=− 160Vにする為信号(NSC)を
ONにし、Pch高耐圧MOSトランジスターのソース電
位を 1/ 2・VM=30Vにする為、信号(PSC)をO
FFにする。そして奇数側の1ラインを選択する為に、
トランジスタ(NTodd )の中からシフトレジスタ(21)
のデータに従つて1ラインをONにし、他のラインはO
FFにする。この時、トランジスタ(NTeven)、(P
Todd )は全てOFFにし、トランジスタ(PTeven)
は全てONにする。データ側は、変調期間の駆動を継続
する。この状態の等価回路を第6図に示す。第6図(a)
は、絵素(A)を発光させる場合で、データ側のライン
(X2)と走査側の選択ライン(Y1)との交点である
絵素Aにのみデータ側と正極性として60V−(− 160
V)= 220Vが印加され発光する。第6図(b)は、絵素
(A)を発光させない場合で、絵素(A)には、 0V−
(− 160V)= 160Vが印加されるが、発光するしきい
値以下なので発光しない。
− 1/ 2・VM)=− 160Vにする為信号(NSC)を
ONにし、Pch高耐圧MOSトランジスターのソース電
位を 1/ 2・VM=30Vにする為、信号(PSC)をO
FFにする。そして奇数側の1ラインを選択する為に、
トランジスタ(NTodd )の中からシフトレジスタ(21)
のデータに従つて1ラインをONにし、他のラインはO
FFにする。この時、トランジスタ(NTeven)、(P
Todd )は全てOFFにし、トランジスタ(PTeven)
は全てONにする。データ側は、変調期間の駆動を継続
する。この状態の等価回路を第6図に示す。第6図(a)
は、絵素(A)を発光させる場合で、データ側のライン
(X2)と走査側の選択ライン(Y1)との交点である
絵素Aにのみデータ側と正極性として60V−(− 160
V)= 220Vが印加され発光する。第6図(b)は、絵素
(A)を発光させない場合で、絵素(A)には、 0V−
(− 160V)= 160Vが印加されるが、発光するしきい
値以下なので発光しない。
NPフイールドPch駆動における書き込み期間 Nch高耐圧MOSトランジスタのソース電位を 1/ 2・
VM=30Vにする為、信号(NSC)をOFFにし、P
ch高耐圧MOSトランジスターのソース電位をVW+ 1
/ 2・VM= 220Vにする為、信号(PSC)をONに
する。そして偶数側の1ラインをONにし、他のライン
は、OFFにする。この時トランジスタ(PTodd )、
(NTeven)はすべてOFFにし、トランジスタ(NT
odd )は全てONにする。データ側は変調期間の駆動を
継続する。この状態の等価回路を第7図に示す。第7図
(a)は絵素を発光させる場合で、データ側のライン(X
2)と走査側の選択ライン(Y2)との交点である絵素
(B)にのみデータ側を負極性として220v− 0V= 220
Vが印加され発光する。第7図(b)は、絵素(B)を発
光させない場合で、絵素(B)には 220V−60V= 160
Vが印加されるが、発光するしきい値以下なので発光し
ない。
VM=30Vにする為、信号(NSC)をOFFにし、P
ch高耐圧MOSトランジスターのソース電位をVW+ 1
/ 2・VM= 220Vにする為、信号(PSC)をONに
する。そして偶数側の1ラインをONにし、他のライン
は、OFFにする。この時トランジスタ(PTodd )、
(NTeven)はすべてOFFにし、トランジスタ(NT
odd )は全てONにする。データ側は変調期間の駆動を
継続する。この状態の等価回路を第7図に示す。第7図
(a)は絵素を発光させる場合で、データ側のライン(X
2)と走査側の選択ライン(Y2)との交点である絵素
(B)にのみデータ側を負極性として220v− 0V= 220
Vが印加され発光する。第7図(b)は、絵素(B)を発
光させない場合で、絵素(B)には 220V−60V= 160
Vが印加されるが、発光するしきい値以下なので発光し
ない。
PNフイールドPch駆動における書き込み期間 Nch高耐圧MOSトランジスタのソース電位を 1/ 2・
VM=30Vにする為、信号(NSC)をOFFにし、P
ch高耐圧MOSトランジスタのソース電位をVW+ 1/
2・VM= 220Vにする為、信号(PSC)をONにす
る。そして奇数側の1ラインを選択する為にトランジス
タ(PTodd )の中からシフトレジスタ(41)のデータ
に従つて1ラインをONにし、他のラインはOFFにす
る。この時、トランジスタ(PTeven)、(NTodd )
は全てOFFにし、トランジスタ(NTeven)は全てO
Nにする。データ側は変調期間の駆動を継続する。この
状態の等価回路を第8図に示す。第8図(a)は、絵素
(A)を発光させる場合で、データ側のライン(X2)
と走査側の選択ライン(Y1)との交点である絵素
(A)にのみデータ側を負極性として、 220V= 0V=
220Vが印加され発光する第8図(b)は絵素(A)を発
光させない場合で、絵素(A)には、 220V−60V= 1
60Vが印加されるが、発光のしきい値以下なので発光し
ない。
VM=30Vにする為、信号(NSC)をOFFにし、P
ch高耐圧MOSトランジスタのソース電位をVW+ 1/
2・VM= 220Vにする為、信号(PSC)をONにす
る。そして奇数側の1ラインを選択する為にトランジス
タ(PTodd )の中からシフトレジスタ(41)のデータ
に従つて1ラインをONにし、他のラインはOFFにす
る。この時、トランジスタ(PTeven)、(NTodd )
は全てOFFにし、トランジスタ(NTeven)は全てO
Nにする。データ側は変調期間の駆動を継続する。この
状態の等価回路を第8図に示す。第8図(a)は、絵素
(A)を発光させる場合で、データ側のライン(X2)
と走査側の選択ライン(Y1)との交点である絵素
(A)にのみデータ側を負極性として、 220V= 0V=
220Vが印加され発光する第8図(b)は絵素(A)を発
光させない場合で、絵素(A)には、 220V−60V= 1
60Vが印加されるが、発光のしきい値以下なので発光し
ない。
PNフイールドNch駆動における書き込み期間 Nch高耐圧MOSトランジスタのソース電位を−(VW
− 1/ 2・VM)=− 160Vにする為、信号(NSC)
をONにし、Pch高耐圧MOSトランジスターのソース
電位を 1/ 2・VM=30Vにする為、信号(PSC)を
OFFにする。そして偶数側の1ラインを選択する為
に、トランジスタ(NTeven)の中からシフトレジスタ
(31)のデータに従つて1ラインをONし、他のライン
はOFFにする。この時、トランジスタ(NTodd )、
(PTeven)は全てOFFにし、トランジスタ(PTod
d )は全てONにする。データ側は変調期間の駆動を継
続する。この状態の等価回路を第9図に示す。第9図
(a)は、絵素(B)を発光させる場合で、データ側のラ
イン(X2)と走査側の選択ライン(Y2)との交点で
ある絵素(B)にのみデータ側を正極性として60V−
(− 160V)= 220Vが印加され発光する。第9図(b)
は絵素(B)を発光させない場合で、絵素(B)には、
0V−(− 160V)= 160Vが印加されるが発光しきい
値以下なので発光しない。
− 1/ 2・VM)=− 160Vにする為、信号(NSC)
をONにし、Pch高耐圧MOSトランジスターのソース
電位を 1/ 2・VM=30Vにする為、信号(PSC)を
OFFにする。そして偶数側の1ラインを選択する為
に、トランジスタ(NTeven)の中からシフトレジスタ
(31)のデータに従つて1ラインをONし、他のライン
はOFFにする。この時、トランジスタ(NTodd )、
(PTeven)は全てOFFにし、トランジスタ(PTod
d )は全てONにする。データ側は変調期間の駆動を継
続する。この状態の等価回路を第9図に示す。第9図
(a)は、絵素(B)を発光させる場合で、データ側のラ
イン(X2)と走査側の選択ライン(Y2)との交点で
ある絵素(B)にのみデータ側を正極性として60V−
(− 160V)= 220Vが印加され発光する。第9図(b)
は絵素(B)を発光させない場合で、絵素(B)には、
0V−(− 160V)= 160Vが印加されるが発光しきい
値以下なので発光しない。
ところで、この駆動回路では、データ側ドライバとして
低い耐圧のドライバICを使用可能にする為、走査側の
Nch及びPch高耐圧MOSICにより、走査側選択電極
に正と負の両極性で書き込みパルスを印加している。こ
れによりデータ側では、変調電圧VMに相当する60Vの
ON、OFF動作だけでよいことになる。しかし、走査
側を高圧でスイツチングした場合、過度期においては、
データ側も容量結合により高圧が印加されることにな
り、低い耐圧のドライバICでは破壊されてしまう。そ
こで過度期においても、データ側に高圧が印加されない
ようにする為、変調期間を設け走査側に 1/ 2・VM=
30Vを、そしてデータ側には表示データに従って選択的
に 0VもしくはVM=60Vを印加し、絵素を充電してお
く。そして書き込み期間では、走査側の非選択側全ライ
ン(奇数側選択時は偶数側前ライン、偶数側選択時には
奇数側全ライン)とデータ側前ラインは変調期間の駆動
を継続させた状態で、走査側選択ラインに書き込みパル
スを印加する。ここで、データ側の1ライン(X2)に
注目した場合、ライン(X2)と走査側選択ライン間の
静電容量は1絵素分のCelであり、それに対して 1/ 2
・VM=30Vにクランプされている非選択側前ライン間
との静電容量は 1/ 2・j.Celとなり、i は走査側前
ライン数であるからCelに比べ非常に大きな値となる
為、走査側選択ラインに高圧を印加する瞬間において
も、容量配分により、ライン(X2)の電位は、ほとん
ど変化しない。以上のように容量性のマトリクスパネル
の特徴を生かして、データ側に高圧が印加されないよう
にすることでデータ側ICとして低い耐圧のICを使用
可能にしている。
低い耐圧のドライバICを使用可能にする為、走査側の
Nch及びPch高耐圧MOSICにより、走査側選択電極
に正と負の両極性で書き込みパルスを印加している。こ
れによりデータ側では、変調電圧VMに相当する60Vの
ON、OFF動作だけでよいことになる。しかし、走査
側を高圧でスイツチングした場合、過度期においては、
データ側も容量結合により高圧が印加されることにな
り、低い耐圧のドライバICでは破壊されてしまう。そ
こで過度期においても、データ側に高圧が印加されない
ようにする為、変調期間を設け走査側に 1/ 2・VM=
30Vを、そしてデータ側には表示データに従って選択的
に 0VもしくはVM=60Vを印加し、絵素を充電してお
く。そして書き込み期間では、走査側の非選択側全ライ
ン(奇数側選択時は偶数側前ライン、偶数側選択時には
奇数側全ライン)とデータ側前ラインは変調期間の駆動
を継続させた状態で、走査側選択ラインに書き込みパル
スを印加する。ここで、データ側の1ライン(X2)に
注目した場合、ライン(X2)と走査側選択ライン間の
静電容量は1絵素分のCelであり、それに対して 1/ 2
・VM=30Vにクランプされている非選択側前ライン間
との静電容量は 1/ 2・j.Celとなり、i は走査側前
ライン数であるからCelに比べ非常に大きな値となる
為、走査側選択ラインに高圧を印加する瞬間において
も、容量配分により、ライン(X2)の電位は、ほとん
ど変化しない。以上のように容量性のマトリクスパネル
の特徴を生かして、データ側に高圧が印加されないよう
にすることでデータ側ICとして低い耐圧のICを使用
可能にしている。
このように、データ側ICとして表示データに従って充
放電可能なプツシユプル構成のドライバーICを使用
し、以上のような駆動方法を実行することにより、1水
平期間の実行時間を従来の駆動回路より、約20〜30%短
縮し、40μsec 程度とすることが可能になる。これは、
フレーム周波数を低下させることなく走査側電極数を増
加させることを可能とするものであり、従来の駆動回路
ではフレーム周波数を下げなければ不可能とされていた
大表示容量のEL表示装置をフレーム周波数を低下する
ことなく、フリツカや輝度不足がないすぐれた表示品質
で実現することが可能となる。又、この駆動回路によれ
ばデータ側ドライバーICとして低耐圧のドライバーI
Cが使用可能であり、ドライバーICのコストを下げる
ことができる。
放電可能なプツシユプル構成のドライバーICを使用
し、以上のような駆動方法を実行することにより、1水
平期間の実行時間を従来の駆動回路より、約20〜30%短
縮し、40μsec 程度とすることが可能になる。これは、
フレーム周波数を低下させることなく走査側電極数を増
加させることを可能とするものであり、従来の駆動回路
ではフレーム周波数を下げなければ不可能とされていた
大表示容量のEL表示装置をフレーム周波数を低下する
ことなく、フリツカや輝度不足がないすぐれた表示品質
で実現することが可能となる。又、この駆動回路によれ
ばデータ側ドライバーICとして低耐圧のドライバーI
Cが使用可能であり、ドライバーICのコストを下げる
ことができる。
その他、この駆動回路には、次の利点がある。EL表示
装置の絵素に印加される正負極性のパルス電圧波形が、
変調期間を含め完全対称となる為、分極による焼き付け
現象がなくなり、表示装置の長期信頼性を向上させるも
のである。
装置の絵素に印加される正負極性のパルス電圧波形が、
変調期間を含め完全対称となる為、分極による焼き付け
現象がなくなり、表示装置の長期信頼性を向上させるも
のである。
さらに、変調消費電力を従来駆動の 2/ 3に低減するこ
とができる。つまり、これは、全面発光表示の場合、従
来の駆動回路において、Nch駆動では、第1段階として
データ側から全絵素に 1/ 2・VMが充電され、第2段
階ではデータ側をフローテイングにし走査側から 1/ 2
・VMを印加するため、電荷の充電派されない。従つ
て、変調の為にこの2段階で消費された電力は、全絵素
の容量をCo とすると、Co ・( 1/ 2・VM)にな
る。Pch駆動では、第1段階としてデータ側から全絵素
に 1/ 2・VMが充電され、第2段階ではデータ側を 0
Vにし、全絵素の電荷を放電し、逆に走査側から 1/ 2
・VMを印加し、新たに 1/ 2・VMが充電される。従
つて変調消費電力はCo ・( 1/ 2・VM)2+Co ・
( 1/ 2・VM)2= 2・Co ・( 1/ 2・VM)2に
なる。ゆえに、全絵素に対して交流1サイクル分で消費
される変調の為の電力は、Nch駆動時の変調消費電力+
Pch駆動時の変調消費電力=Co ・( 1/ 2・VM)2
+ 2・Co ・( 1/ 2・VM)2= 3・Co ・( 1/ 2
・VM)2となる。これに対してこの駆動方式では、N
ch駆動とPch駆動では、充電の極性が逆になるだけであ
り、変調消費電力は等しく、基準の走査側電極である 1
/ 2・VMに対して、データ側を 0Vか又はVMを印加
し、全絵素に1回 1/ 2・VM充電するだけの電力、つ
まりCo ・( 1/ 2・VM)2になる。ゆえに交流1サ
イクル分の変調消費電力は、 Nch駆動時の変調消費電力+Pch駆動時の消費電力=C
o ・( 1/ 2・VM)2+Co ・( 1/ 2・VM)2=
2/Co ・( 1/ 2・VM)2となる。上記説明からこ
の駆動回路は、従来の駆動回路の 2/ 3の変調消費電力
であることが判る。全面発光を例として取りあげたが、
他の表示においてもNch駆動とPch駆動は相補型の駆動
を実行している為、交流1サイクル分としては、上記説
明の従来の駆動回路とこの駆動回路による変調消費電力
比の関係はかわらない。
とができる。つまり、これは、全面発光表示の場合、従
来の駆動回路において、Nch駆動では、第1段階として
データ側から全絵素に 1/ 2・VMが充電され、第2段
階ではデータ側をフローテイングにし走査側から 1/ 2
・VMを印加するため、電荷の充電派されない。従つ
て、変調の為にこの2段階で消費された電力は、全絵素
の容量をCo とすると、Co ・( 1/ 2・VM)にな
る。Pch駆動では、第1段階としてデータ側から全絵素
に 1/ 2・VMが充電され、第2段階ではデータ側を 0
Vにし、全絵素の電荷を放電し、逆に走査側から 1/ 2
・VMを印加し、新たに 1/ 2・VMが充電される。従
つて変調消費電力はCo ・( 1/ 2・VM)2+Co ・
( 1/ 2・VM)2= 2・Co ・( 1/ 2・VM)2に
なる。ゆえに、全絵素に対して交流1サイクル分で消費
される変調の為の電力は、Nch駆動時の変調消費電力+
Pch駆動時の変調消費電力=Co ・( 1/ 2・VM)2
+ 2・Co ・( 1/ 2・VM)2= 3・Co ・( 1/ 2
・VM)2となる。これに対してこの駆動方式では、N
ch駆動とPch駆動では、充電の極性が逆になるだけであ
り、変調消費電力は等しく、基準の走査側電極である 1
/ 2・VMに対して、データ側を 0Vか又はVMを印加
し、全絵素に1回 1/ 2・VM充電するだけの電力、つ
まりCo ・( 1/ 2・VM)2になる。ゆえに交流1サ
イクル分の変調消費電力は、 Nch駆動時の変調消費電力+Pch駆動時の消費電力=C
o ・( 1/ 2・VM)2+Co ・( 1/ 2・VM)2=
2/Co ・( 1/ 2・VM)2となる。上記説明からこ
の駆動回路は、従来の駆動回路の 2/ 3の変調消費電力
であることが判る。全面発光を例として取りあげたが、
他の表示においてもNch駆動とPch駆動は相補型の駆動
を実行している為、交流1サイクル分としては、上記説
明の従来の駆動回路とこの駆動回路による変調消費電力
比の関係はかわらない。
(ト)発明の効果 この発明によれば、1走査線の走査期間に要する時間が
従来の駆動回路に比べて20〜30%短縮されるものであり
同一のフレーム周波数で表示する場合、従来駆動に比
べ、多くの走査側電極数をもつEL表示装置を駆動させ
ることができる。
従来の駆動回路に比べて20〜30%短縮されるものであり
同一のフレーム周波数で表示する場合、従来駆動に比
べ、多くの走査側電極数をもつEL表示装置を駆動させ
ることができる。
さらに、データ側のドライバーICとして変調電圧分だ
けの低い耐圧のICが使用でき、表示装置全体のコスト
を低減させることができる。
けの低い耐圧のICが使用でき、表示装置全体のコスト
を低減させることができる。
また、長期信頼性の面では、絵素に印加される正負極性
のパルス電圧波形が変調期間も含め完全対称となる為、
分極によるEL層の焼き付け現象等がなくなり表示装置
の寿命を著しく向上させることができる。
のパルス電圧波形が変調期間も含め完全対称となる為、
分極によるEL層の焼き付け現象等がなくなり表示装置
の寿命を著しく向上させることができる。
その上、消費電力の面では、変調消費電力を従来の駆動
回路の 2/ 3に低減することができ、駆動電力全体の約
7割が変調消費電力であることから、これによつて大幅
に消費電力を節約することができるものである。
回路の 2/ 3に低減することができ、駆動電力全体の約
7割が変調消費電力であることから、これによつて大幅
に消費電力を節約することができるものである。
第1図はこの発明の一実施例を示す電気回路図、第2図
は第1図の動作を説明するタイムチヤート、第3図
(a)、(b)、(c)はそれぞれ、第1図における論理回路を
説明する説明図、第4図(a)、(b)は第1図のMOS・I
Cの動作を示す説明図、第5図は第1図の動作を説明す
る説明図、第6〜9図は第1図の動作状態を等価回路に
よつて示す説明図、第10図は薄膜EL表示装置の一部
切欠き斜視図、第11図は薄膜EL表示装置の印加電圧
に対する輝度特性を示すグラフである。 (10)……薄膜EL表示装置、 (20)(30)……走査側Nch高耐圧MOSIC、 (40)(50)……走査側Pch高耐圧MOSIC、 ( 200)……データ側ドライバIC、 ( 300)……走査側Pch高耐圧MOSICのソース電位
切換回路、 ( 400)……走査側Nch高耐圧MOSICのソース電位
切換回路、 (21)(31)(41)(51)( 201)……論理回路。
は第1図の動作を説明するタイムチヤート、第3図
(a)、(b)、(c)はそれぞれ、第1図における論理回路を
説明する説明図、第4図(a)、(b)は第1図のMOS・I
Cの動作を示す説明図、第5図は第1図の動作を説明す
る説明図、第6〜9図は第1図の動作状態を等価回路に
よつて示す説明図、第10図は薄膜EL表示装置の一部
切欠き斜視図、第11図は薄膜EL表示装置の印加電圧
に対する輝度特性を示すグラフである。 (10)……薄膜EL表示装置、 (20)(30)……走査側Nch高耐圧MOSIC、 (40)(50)……走査側Pch高耐圧MOSIC、 ( 200)……データ側ドライバIC、 ( 300)……走査側Pch高耐圧MOSICのソース電位
切換回路、 ( 400)……走査側Nch高耐圧MOSICのソース電位
切換回路、 (21)(31)(41)(51)( 201)……論理回路。
Claims (1)
- 【請求項1】発光しきい電圧がVWであるEL層を、互
いに交差する方向に配列した走査側電極とデータ側電極
間に介設し、走査側電極とデータ側電極間に画素を形成
して線順次駆動を行う薄膜EL表示装置において、デー
タ側電極に表示データに対応して電圧VM又は接地電圧
を供給する第1回路と、走査側電極に(VM/2+V
W),(VM/2−VW)、およびVM/2を選択的に
供給する第2回路を備え、第1および第2回路は、奇数
番目走査側電極の選択時には、選択した電極に(VM/
2−VW)又は(VM/2+VW)を印加すると共に偶
数番目の全走査側電極にVM/2を印加し、偶数番目走
査側電極の選択時には、選択した電極に(VM/2+V
W)又は(VM/2−VW)を印加すると共に奇数番目
の全走査側電極にVM/2を印加し、データ側電極に
は、発光させる画素に(VM/2+VW)が印加される
ようにVM又は接地電圧を印加して表示フィールドを形
成し、前記表示フィールド形成時において、全走査側電
極にVM/2を印加すると共にデータ側電極にVM又は
接地電圧を印加することによって全画素を一時的にVM
/2まで充電し、次に、発光させる画素の電圧を(VM
/2+VW)まで昇圧させることを特徴とする薄膜EL
表示装置の駆動回路。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60125384A JPH0634151B2 (ja) | 1985-06-10 | 1985-06-10 | 薄膜el表示装置の駆動回路 |
DE19863619366 DE3619366A1 (de) | 1985-06-10 | 1986-06-09 | Treiberschaltung fuer eine duennfilm-el-anzeigeeinrichtung |
GB8614090A GB2177532B (en) | 1985-06-10 | 1986-06-10 | Thin film el display panel drive circuit |
US07/372,135 US5006838A (en) | 1985-06-10 | 1989-06-26 | Thin film EL display panel drive circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60125384A JPH0634151B2 (ja) | 1985-06-10 | 1985-06-10 | 薄膜el表示装置の駆動回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS61282895A JPS61282895A (ja) | 1986-12-13 |
JPH0634151B2 true JPH0634151B2 (ja) | 1994-05-02 |
Family
ID=14908799
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60125384A Expired - Lifetime JPH0634151B2 (ja) | 1985-06-10 | 1985-06-10 | 薄膜el表示装置の駆動回路 |
Country Status (4)
Country | Link |
---|---|
US (1) | US5006838A (ja) |
JP (1) | JPH0634151B2 (ja) |
DE (1) | DE3619366A1 (ja) |
GB (1) | GB2177532B (ja) |
Families Citing this family (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0634152B2 (ja) * | 1985-12-17 | 1994-05-02 | シャープ株式会社 | 薄膜el表示装置の駆動回路 |
DE3724086A1 (de) * | 1986-07-22 | 1988-02-04 | Sharp Kk | Treiberschaltung fuer eine duennschichtige elektrolumineszenzanzeige |
JPH07109798B2 (ja) * | 1987-01-06 | 1995-11-22 | シャープ株式会社 | 薄膜el表示装置の駆動回路 |
JPH0746266B2 (ja) * | 1987-06-17 | 1995-05-17 | シャープ株式会社 | 薄膜elディスプレイユニットの駆動方法および駆動回路 |
JPH0748138B2 (ja) * | 1987-07-27 | 1995-05-24 | シャープ株式会社 | エレクトロルミネッセンス表示装置の駆動方式 |
JPH0748134B2 (ja) * | 1987-08-07 | 1995-05-24 | シャープ株式会社 | 薄膜el表示装置の駆動回路 |
JP2714795B2 (ja) * | 1987-12-22 | 1998-02-16 | 富士通株式会社 | マトリクス表示パネルの駆動方法 |
JP2682886B2 (ja) * | 1990-04-25 | 1997-11-26 | シャープ株式会社 | 表示装置の駆動方法 |
US5969478A (en) * | 1994-04-28 | 1999-10-19 | Matsushita Electronics Corporation | Gas discharge display apparatus and method for driving the same |
US5576726A (en) * | 1994-11-21 | 1996-11-19 | Motorola | Electro-luminescent display device driven by two opposite phase alternating voltages and method therefor |
JPH09245969A (ja) * | 1996-03-01 | 1997-09-19 | Matsushita Electric Ind Co Ltd | 分散型エレクトロ・ルミネセンス素子およびそれを用いた照光式スイッチユニット |
JP2993475B2 (ja) * | 1997-09-16 | 1999-12-20 | 日本電気株式会社 | 有機薄膜el表示装置の駆動方法 |
JP4081912B2 (ja) * | 1999-03-31 | 2008-04-30 | 株式会社デンソー | ディスプレイ装置 |
US6376934B1 (en) | 1999-08-18 | 2002-04-23 | Sipex Corporation | Voltage waveform generator |
JP3424617B2 (ja) * | 1999-09-10 | 2003-07-07 | 株式会社デンソー | 車載用表示器の駆動装置 |
TW591584B (en) * | 1999-10-21 | 2004-06-11 | Semiconductor Energy Lab | Active matrix type display device |
JP2001159881A (ja) * | 1999-12-02 | 2001-06-12 | Nec Corp | 液晶表示コントローラ並びに液晶表示装置 |
KR20020033826A (ko) * | 2000-07-28 | 2002-05-07 | 요트.게.아. 롤페즈 | 전자 발광 디스플레이의 주소 지정 |
KR100556693B1 (ko) * | 2001-09-19 | 2006-03-07 | 엘지전자 주식회사 | 일렉트로 루미네센스 표시소자의 구동장치 및 방법 |
KR100486906B1 (ko) * | 2001-09-19 | 2005-05-03 | 엘지전자 주식회사 | 일렉트로 루미네센스 표시소자의 구동장치 및 방법 |
KR100577993B1 (ko) * | 2001-08-20 | 2006-05-11 | 엘지전자 주식회사 | 일렉트로 루미네센스 표시소자의 구동장치 |
KR20030024994A (ko) * | 2001-09-19 | 2003-03-28 | 엘지전자 주식회사 | 일렉트로 루미네센스 표시소자의 구동장치 및 방법 |
JP2003280586A (ja) * | 2002-03-26 | 2003-10-02 | Univ Toyama | 有機el素子およびその駆動方法 |
AU2003247100A1 (en) * | 2002-08-12 | 2004-02-25 | Koninklijke Philips Electronics N.V. | An electroluminescent display |
KR100649884B1 (ko) * | 2005-06-22 | 2006-11-27 | 삼성전자주식회사 | 구동 전압 편차를 보상하는 amoled용 구동 회로 및그 구동 방법 |
KR100747273B1 (ko) | 2005-11-16 | 2007-08-07 | 엘지전자 주식회사 | 빗살 무늬가 발생되지 않는 패널을 포함하는 유기 전계발광 소자 |
KR100747274B1 (ko) | 2005-11-17 | 2007-08-07 | 엘지전자 주식회사 | 빗살 무늬가 제거된 유기 전계 발광 소자 |
US7760170B2 (en) * | 2005-11-16 | 2010-07-20 | Lg Electronics Inc. | Light emitting device with at least one scan line connecting two scan drivers |
JP7423428B2 (ja) * | 2020-06-05 | 2024-01-29 | シャープ株式会社 | タッチパネル入力装置 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3885196A (en) * | 1972-11-30 | 1975-05-20 | Us Army | Pocketable direct current electroluminescent display device addressed by MOS or MNOS circuitry |
US4032818A (en) * | 1975-11-10 | 1977-06-28 | Burroughs Corporation | Uniform current level control for display panels |
US4234821A (en) * | 1977-09-14 | 1980-11-18 | Sharp Kabushiki Kaisha | Flat panel television receiver implemented with a thin film EL panel |
US4338598A (en) * | 1980-01-07 | 1982-07-06 | Sharp Kabushiki Kaisha | Thin-film EL image display panel with power saving features |
US4367468A (en) * | 1980-12-22 | 1983-01-04 | Ncr Corporation | D.C. Input shift panel driver circuits-biased inputs |
US4485379A (en) * | 1981-02-17 | 1984-11-27 | Sharp Kabushiki Kaisha | Circuit and method for driving a thin-film EL panel |
US4594589A (en) * | 1981-08-31 | 1986-06-10 | Sharp Kabushiki Kaisha | Method and circuit for driving electroluminescent display panels with a stepwise driving voltage |
FI64248C (fi) * | 1982-02-17 | 1983-10-10 | Lohja Ab Oy | Foerfarande och koppling foer styrning av bildaotergivning ochisynnerhet vaexelstroems-elektroluminensaotergivning |
EP0106550B1 (en) * | 1982-09-21 | 1989-04-12 | Fujitsu Limited | Method of driving a matrix type display |
JPS59157693A (ja) * | 1983-02-28 | 1984-09-07 | シチズン時計株式会社 | 表示装置の駆動方法 |
US4652872A (en) * | 1983-07-07 | 1987-03-24 | Nec Kansai, Ltd. | Matrix display panel driving system |
DE3511886A1 (de) * | 1984-04-02 | 1985-10-03 | Sharp K.K., Osaka | Treiberschaltung zum ansteuern eines duennfilm-el-displays |
JPS60247693A (ja) * | 1984-05-23 | 1985-12-07 | シャープ株式会社 | 薄膜el表示装置の駆動方法 |
JPS6183596A (ja) * | 1984-09-28 | 1986-04-28 | シャープ株式会社 | 薄膜el表示装置の駆動方法 |
US4707692A (en) * | 1984-11-30 | 1987-11-17 | Hewlett-Packard Company | Electroluminescent display drive system |
US4633141A (en) * | 1985-02-28 | 1986-12-30 | Motorola, Inc. | Low voltage power source power inverter for an electroluminescent drive |
-
1985
- 1985-06-10 JP JP60125384A patent/JPH0634151B2/ja not_active Expired - Lifetime
-
1986
- 1986-06-09 DE DE19863619366 patent/DE3619366A1/de active Granted
- 1986-06-10 GB GB8614090A patent/GB2177532B/en not_active Expired
-
1989
- 1989-06-26 US US07/372,135 patent/US5006838A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
GB8614090D0 (en) | 1986-07-16 |
DE3619366C2 (ja) | 1989-08-24 |
US5006838A (en) | 1991-04-09 |
GB2177532B (en) | 1989-02-22 |
DE3619366A1 (de) | 1986-12-11 |
GB2177532A (en) | 1987-01-21 |
JPS61282895A (ja) | 1986-12-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0634151B2 (ja) | 薄膜el表示装置の駆動回路 | |
JPH0748137B2 (ja) | 薄膜el表示装置の駆動方法 | |
JPH0634152B2 (ja) | 薄膜el表示装置の駆動回路 | |
US4888523A (en) | Driving circuit of thin membrane EL display apparatus | |
JPH07109798B2 (ja) | 薄膜el表示装置の駆動回路 | |
JPH0546952B2 (ja) | ||
JPH0569433B2 (ja) | ||
JPH0118434B2 (ja) | ||
JP2682886B2 (ja) | 表示装置の駆動方法 | |
JPH0528387B2 (ja) | ||
JPH0650428B2 (ja) | Elパネル駆動装置 | |
JPH0634153B2 (ja) | 薄膜el表示装置の駆動回路 | |
JP2728582B2 (ja) | El表示装置の駆動方法 | |
JPH0748138B2 (ja) | エレクトロルミネッセンス表示装置の駆動方式 | |
JP2618983B2 (ja) | 薄膜el表示装置の駆動方法 | |
JPH0683284A (ja) | El表示装置 | |
JPH0748135B2 (ja) | 薄膜el表示装置の駆動回路 | |
JPH0528386B2 (ja) | ||
JPS63232293A (ja) | 薄膜el表示装置の駆動方法 | |
JPH01117297A (ja) | 薄膜el表示装置の駆動方法 | |
JPH0528385B2 (ja) | ||
JPH0230025B2 (ja) | ||
JPH0748134B2 (ja) | 薄膜el表示装置の駆動回路 | |
JPH0654415B2 (ja) | 薄膜el表示装置の駆動回路 | |
JPS6269294A (ja) | 薄膜el表示装置の駆動回路 |