JP4081912B2 - ディスプレイ装置 - Google Patents
ディスプレイ装置 Download PDFInfo
- Publication number
- JP4081912B2 JP4081912B2 JP09213099A JP9213099A JP4081912B2 JP 4081912 B2 JP4081912 B2 JP 4081912B2 JP 09213099 A JP09213099 A JP 09213099A JP 9213099 A JP9213099 A JP 9213099A JP 4081912 B2 JP4081912 B2 JP 4081912B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- scan
- data
- scanning
- electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0275—Details of drivers for data electrodes, other than drivers for liquid crystal, plasma or OLED displays, not related to handling digital grey scale data or to communication of data to the pixels by means of a current
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of El Displays (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、容量性の発光素子、例えばＥＬ（エレクトロルミネッセンス）素子を発光駆動して表示を行うディスプレイ装置に関する。
【０００２】
【従来の技術】
従来、ＥＬ素子の発光駆動を行う回路として特開平９−５４５６６号公報に示されるものがある。
このものにおいては、ＥＬ素子を画素としてマトリクス配置し、走査側およびデータ側にそれぞれ走査側ドライバＩＣ、データ側ドライバＩＣを備え、それぞれのドライバＩＣにより、正負のフィールド毎に極性の異なる駆動電圧パルスを線順次走査方式でＥＬ素子に印加して画像表示を行うようにしている。
【０００３】
具体的には、正フィールドでは、走査側ドライバＩＣからオフセット電圧（変調電圧Ｖｍと同じ電圧）を基準電圧として走査電極に電圧Ｖｒを順次出力する選択走査を行い、またデータ側ドライバＩＣから、発光させるＥＬ素子には接地電圧を、非発光状態とするＥＬ素子には変調電圧Ｖｍをデータ電極に出力する。また、負フィールドでは、走査側ドライバＩＣから接地電圧を基準電圧として走査電極に−Ｖｒ＋Ｖｍの電圧を順次出力し、データ側ドライバＩＣから、発光させるＥＬ素子には変調電圧Ｖｍを、非発光状態とするＥＬ素子には接地電圧をデータ電極に出力する。
【０００４】
そして、Ｖｒの電圧が印加されたＥＬ素子が発光し、Ｖｒ−Ｖｍの電圧が印加されたＥＬ素子が非発光状態になるようにしておくことにより、マトリクス配置されたＥＬ素子を選択的に発光させて、画像表示が行われるようにしている。
なお、選択走査の終了後、選択走査が行われた走査電極に接続されたＥＬ素子に蓄積された電荷が放電されるようになっている。
【０００５】
【発明が解決しようとする課題】
上記した従来の構成のものによれば、フィールド切替時および選択走査後に、ＥＬ素子に蓄積された電荷が放電されるため、その後に他の走査電極に対する選択走査を行う際にそのＥＬ素子に回り込み電流が流れて充電が行われる。すなわち、正フィールドでは、各走査電極の基準電圧がＶｍの電圧になっているため、データ電極の電圧が接地電圧になると、変調電圧Ｖｍで充電されていないＥＬ素子に電流が流れ、そのＥＬ素子が充電される。また、負フィールドでは、各走査電極の基準電圧が接地電圧になっているため、データ電極の電圧が変調電圧Ｖｍになると、変調電圧Ｖｍで充電されていないＥＬ素子に電流が流れ、そのＥＬ素子が充電される。この充電により流れる電流は、発光に寄与しないため、不要な回り込み電流となる。
【０００６】
このような不要な回り込み電流は、データ側ドライバＩＣがＥＬ素子を発光させようとするときに同時に流れるため、発光駆動用の出力電流が低い場合は、駆動波形がなまり、輝度ムラとなる。その駆動波形のなまりは、発光駆動用の電圧波形およびデータ電圧波形の変化によって生じる。
例えば、走査側ドライバＩＣに電源回路から上記した電圧（すなわち正フィール時におけるＶｒとＶｍの電圧、負フィールド時における−Ｖｒ＋Ｖｍの電圧と接地電圧）が供給され、それぞれのフィールドにおける電圧が単一電源を用いて作成されているときには、電源回路と走査側ドライバＩＣの間のラインの抵抗成分などによって、上記した回り込み電流が流れると正フィールドにおいてはオフセット電圧Ｖｍが低下し、負フィールドにおいては接地電圧が上昇し、それに伴って発光駆動用の電圧Ｖｒ、−Ｖｒ＋Ｖｍが変化するため、ＥＬ素子に十分な発光駆動電圧を印加することができなくなる。特に、何行か非発光画素が続いた直後の行で、発光画素が多いような表示をする場合には、上記した回り込み電流が大きくなるため、発光駆動用の電圧Ｖｒ、−Ｖｒ＋Ｖｍの変化が大きくなる。このような発光駆動用の電圧の変化に加え、回り込み電流によってデータ電圧波形も変化するため、上記した輝度ムラが生じる。なお、このような輝度ムラは、階調制御などでパルス幅を小さくする必要があるときには、選択走査電極上の画素に十分な電圧を印加することができないため、特に大きくなる。
【０００７】
本発明は上記問題に鑑みたもので、選択走査時に不要な回り込み電流が流れるのを防止して、輝度ムラが生じないようにすることを目的とする。
【０００９】
【課題を解決するための手段】
上記目的を達成するため、請求項１に記載の発明においては、選択走査が終了した走査電極に接続された発光素子に、次の走査電極に対する選択走査が開始される前までに、データ電圧の変調電圧分の電圧を充電するようにしたことを特徴としている。
【００１０】
このように選択走査が終了した走査電極に接続された発光素子に、データ電圧の変調電圧分の電圧を充電するようにしておけば、その発光素子には他の走査電極に対する選択走査時に不要な回り込み電流が流れるのを防止することができ、不要な回り込み電流による輝度ムラをなくすことができる。この場合、請求項２に記載の発明のように、１行目の走査電極に対して選択走査を行う前に、全ての発光素子に変調電圧分の電圧を充電するようにしておけば、一層効果的に輝度ムラの防止を行うことができる。
【００１１】
また、請求項３に記載の発明のように、複数の走査電極またはデータ電極のそれぞれに、両端から同時に電圧を印加するようにしておけば、配線抵抗により駆動波形がなまるのを低減することができるため、選択走査後の充電を短時間で行うことが可能になり、次の行の走査に移るまでの時間を短くすることができる。その結果、走査周波数を上げることができるため、輝度を大きくすることができる。
【００１２】
請求項４乃至６に記載の発明においては、選択走査が終了した後、複数のデータ電極をハイインピーダンスにして、選択走査が行われていない走査電極に接続された発光素子に充電が行われるようにしたことを特徴としている。この発明においても選択走査が終了した走査電極に接続された発光素子に充電を行うことができるため、不要な回り込み電流による輝度ムラをなくすことができる。
【００１３】
【発明の実施の形態】
以下、本発明を図に示す実施形態について説明する。
（第１実施形態）
図１に本発明の第１実施形態を示すＥＬ表示装置の全体構成を示す。
表示パネル１は、発光層の一方の側に複数の走査電極２０１、２０２、２０３、…が形成され、他方の側に複数のデータ電極３０１、３０２、３０３、…が形成されたもので、走査電極２０１、２０２、２０３、…は行方向に、データ電極３０１、３０２、３０３、…は列方向に配置されている。そして、走査電極２０１、２０２、２０３、…とデータ電極３０１、３０２、３０３、…のそれぞれの交差領域には、画素としてＥＬ素子１１１、１１２、…１２１、…が形成されている。なお、ＥＬ素子は容量性の素子であるため、図ではコンデンサの記号で表している。
【００１４】
この表示パネル１の表示駆動を行うために、走査側ドライバＩＣ（走査電極駆動回路）２およびデータ側ドライバＩＣ（データ電極駆動回路）３が設けられている。
走査側ドライバＩＣ２は、プッシュプルタイプの駆動回路であって、走査電極２０１、２０２、２０３、…に接続されたＰチャンネルＦＥＴ２１ａ、２２ａ、２３ａ…とＮチャンネルＦＥＴ２１ｂ、２２ｂ、２３ｂ、…を有しており、制御回路２０からの出力信号に従って走査電極２０１、２０２、２０３、…に走査電圧（電圧パルス）を印加する。なお、ＦＥＴ２１ａ、２１ｂ、２２ａ、２２ｂ、２３ａ、２３ｂ、…には、寄生ダイオード２１ｃ、２１ｄ、２２ｃ、２２ｄ、２３ｃ、２３ｄ、…がそれぞれ形成されており、走査電極を所望の基準電圧に設定する。
【００１５】
データ側ドライバＩＣ３も、同様に、ＰチャンネルＦＥＴ３１ａ、３２ａ、３３ａ、…とＮチャンネルＦＥＴ３１ｂ、３２ｂ、３３ｂ、…を有しており、制御回路３０からの出力信号に従ってデータ電極３０１、３０２、３０３、…にデータ電圧を供給する。
走査電圧供給回路５、６は、走査側ドライバＩＣ２に走査電圧を供給する。走査電圧供給回路５は、スイッチング素子５１、５２を有しており、そのオンオフ状態に応じて、書き込み電圧Ｖｒまたは接地電圧（０Ｖ）を、走査側ドライバＩＣ２におけるＰチャンネルＦＥＴソース側共通線Ｌ１に供給する。走査電圧供給回路６は、スイッチング素子６１、６２を有しており、そのオンオフ状態に応じて、書き込み電圧−Ｖｒ＋Ｖｍまたはオフセット電圧Ｖｍを、走査側ドライバＩＣ２におけるＮチャンネルＦＥＴソース側共通線Ｌ２に供給する。
【００１６】
データ電圧供給回路７は、データ側ドライバＩＣ３にデータ電圧を供給するもので、具体的には、データ側ドライバＩＣ３のＰチャンネルＦＥＴソース側共通線に変調電圧Ｖｍを供給し、ＮチャンネルＦＥＴソース側共通線に接地電圧を供給する。
上記構成において、ＥＬ素子を発光させるには、走査電極とデータ電極との間に交流のパルス電圧を印加する必要があり、このためフィールド毎に正負に極性反転するパルス電圧を各走査線毎に作成して駆動を行うようにしている。以下、図２に示すタイミングチャートを参照して、正負フィールドでの作動について説明する。
（正フィールド）
スイッチング素子５１、６２をオン、５２、６１をオフにする。この時、走査電極２０１、２０２、２０３、…の基準電圧は、走査側ドライバＩＣ２のＦＥＴの寄生ダイオード２１ｄ、２２ｄ、２３ｄ、…の作動により、電圧Ｖｍとなっている。また、データ側ドライバＩＣ３のＦＥＴ３１ａ、３２ａ、３３ａ、…をオンし、データ電極３０１、３０２、３０３、…の電圧をＶｍにする。この状態では、全てのＥＬ素子に印加される電圧が０Ｖになるため、ＥＬ素子は発光しない。
【００１７】
次に、データ側ドライバＩＣ３のＦＥＴ３１ｂ、３２ｂ、３３ｂ、…をオンし、データ電極３０１、３０２、３０３、…を接地電圧とする。このとき、走査側ドライバＩＣ２の寄生ダイオード２１ｄ、２２ｄ、２３ｄ、…の作動により、全ての走査電極からＥＬ素子を介してデータ側ドライバＩＣ３に電流が流れ、全てのＥＬ素子が変調電圧Ｖｍ分充電される。その後、再びデータ側ドライバＩＣ３のＦＥＴ３１ａ、３２ａ、３３ａ、…をオンし、データ電極３０１、３０２、３０３、…の電圧をＶｍにする。このとき、走査側ドライバＩＣ２の寄生ダイオードの極性により、ＥＬ素子に充電された電荷は放電しない。
【００１８】
この後、正フィールドでの発光動作を開始する。まず、１行目の走査電極２０１に接続されている走査側ドライバＩＣ２のＰチャンネルＦＥＴ２１ａをオンにして、走査電極２０１の電圧をＶｒにする。また、他の走査電極に接続されている走査側ドライバＩＣ２の出力段ＦＥＴを全てオフにしそれらの走査電極をフローティング状態にする。
【００１９】
一方、データ電極３０１、３０２、３０３、…のうち発光させたいＥＬ素子のデータ電極に接続されているデータ側ドライバＩＣ３のＰチャンネルＦＥＴをオフ、ＮチャンネルＦＥＴをオンにし、発光させたくないＥＬ素子のデータ電極に接続されているデータ側ドライバＩＣ３のＰチャンネルＦＥＴをオン、ＮチャンネルＦＥＴをオフにする。
【００２０】
このことにより、発光させたいＥＬ素子のデータ電極の電圧が接地電圧になるため、ＥＬ素子にしきい値電圧以上の電圧Ｖｒがかかり、ＥＬ素子が発光する。また、発光させたくないＥＬ素子のデータ電極の電圧はＶｍのままとなり、ＥＬ素子にはしきい値電圧より低いＶｒ−Ｖｍの電圧が印加されるため、ＥＬ素子は発光しない。
【００２１】
図２のタイミングチャートでは、データ側ドライバＩＣ３のＰチャンネルＦＥＴ３１ａをオフ、ＮチャンネルＦＥＴ３１ｂをオンにして、ＥＬ素子１１１にＶｒの電圧を印加し、ＥＬ素子１１１を発光させる状態を示している。
この後、１行目の走査電極２０１に接続されている走査側ドライバＩＣ２のＰチャンネルＦＥＴ２１ａをオフ、ＮチャンネルＦＥＴ２１ｂをオンにし、データ側ドライバＩＣ３のＰチャンネルＦＥＴ３１ａ、３２ａ、３３ａ、…をオン、ＮチャンネルＦＥＴ３１ｂ、３２ｂ、３３ｂ、…をオフにすることにより、走査電極２０１上のＥＬ素子に蓄積した電荷を放電させ、そのＥＬ素子にかかる電圧を一旦０Ｖにする。
【００２２】
次に、データ側ドライバＩＣ３のＦＥＴ３１ｂ、３２ｂ、３３ｂ、…をオンし、データ電極３０１、３０２、３０３、…を接地電圧とする。すると、走査電極２０１に接続される走査側ドライバＩＣ２内の寄生ダイオード２１ｄの作動により、走査電極２０１から、選択走査終了後に電荷が放電されたＥＬ素子１１１、１１２、…を介してデータ側ドライバＩＣ３に電流が流れ、ＥＬ素子１１１、１１２、…が変調電圧Ｖｍ分充電される。このことにより、再び全てのＥＬ素子が変調電圧Ｖｍ分充電される。そして、データ側ドライバＩＣ３のＦＥＴ３１ａ、３２ａ、３３ａ、…をオンし、データ電極３０１、３０２、３０３、…の電圧をＶｍにする。このとき、走査側ドライバＩＣ２の寄生ダイオードの極性により、ＥＬ素子に充電された電荷は放電しない。
【００２３】
次に、２行目の走査電極２０２に接続されている走査側ドライバＩＣ２のＰチャンネルＦＥＴ２２ａをオンして、走査電極２０２の電圧をＶｒにする。また、他の走査電極に接続されている走査側ドライバＩＣ２の出力段ＦＥＴを全てオフにしそれらの走査電極をフローティング状態にする。
また、データ電極３０１、３０２、３０３、…の電圧レベルを、発光させたいＥＬ素子と発光させたくないＥＬ素子に応じた電圧レベルとすることにより、上記したのと同様にして２行目のＥＬ素子の発光駆動を行う。
【００２４】
図２のタイミングチャートでは、データ側ドライバＩＣ３のＰチャンネルＦＥＴ３１ａをオン、ＮチャンネルＦＥＴ３１ｂをオフにし、データ電極３０１の電圧をＶｍとして、ＥＬ素子１２１にＶｒ−Ｖｍの電圧を印加し、ＥＬ素子１２１を発光させない状態を示している。
この後、２行目の走査電極２０２に接続されている走査側ドライバＩＣ２のＰチャンネルＦＥＴ２２ａをオフ、ＮチャンネルＦＥＴ２２ｂをオンにし、データ側ドライバＩＣ３のＰチャンネルＦＥＴ３１ａ、３２ａ、３３ａ…をオン、ＮチャンネルＦＥＴ３１ｂ、３２ｂ、３３ｂ…をオフにすることにより、走査電極２０２上のＥＬ素子に蓄積した電荷を放電させる。
【００２５】
次に、データ側ドライバＩＣ３のＦＥＴ３１ｂ、３２ｂ、３３ｂ、…をオンし、データ電極３０１、３０２、３０３、…を接地電圧とする。すると、走査電極２０２に接続される走査側ドライバＩＣ２内の寄生ダイオード２２ｄの作動により、走査電極２０２からＥＬ素子１２１、…を介してデータ側ドライバＩＣ３に電流が流れ、ＥＬ素子１２１、…が変調電圧Ｖｍ分充電される。このことにより、再び全てのＥＬ素子が変調電圧Ｖｍ分充電される。そして、データ側ドライバＩＣ３のＦＥＴ３１ａ、３２ａ、３３ａ、…をオンし、データ電極３０１、３０２、３０３、…の電圧をＶｍにする。このとき、走査側ドライバＩＣ２の寄生ダイオードの極性により、ＥＬ素子に充電された電荷は放電しない。
【００２６】
以後、同様にして、最後の走査線に至るまで上記した正フィールドでの作動を繰り返す、線順次走査を行う。
（負フィールド）
スイッチング素子５２、６１をオン、５１、６２をオフにし、極性を反転させて正フィールドと同様な動作を行う。この時、走査電極の基準電圧は接地電圧となる。また、データ側ドライバＩＣ３のＦＥＴ３１ｂ、３２ｂ、３３ｂ…をオンし、データ電極３０１、３０２、３０３、…の電圧を接地電圧にする。この状態では、全てのＥＬ素子に印加される電圧が０Ｖになるため、ＥＬ素子は発光しない。
【００２７】
次に、データ側ドライバＩＣ３のＦＥＴ３１ａ、３２ａ、３３ａ、…をオンし、データ電極３０１、３０２、３０３、…を変調電圧Ｖｍとする。このとき、走査側ドライバＩＣ２の寄生ダイオード２１ｃ、２２ｃ、２３ｃ、…の作動により、全てのＥＬ素子から走査電極を介して走査側ドライバＩＣ２に電流が流れ、全てのＥＬ素子が変調電圧Ｖｍ分充電される。その後、再びデータ側ドライバＩＣ３のＦＥＴ３１ｂ、３２ｂ、３３ｂ、…をオンし、データ電極３０１、３０２、３０３、…の電圧を接地電圧にする。このとき、走査側ドライバＩＣ２の寄生ダイオードの極性により、ＥＬ素子に充電された電荷は放電しない。
【００２８】
この後、負フィールドでの発光動作を開始する。まず、１行目の走査電極２０１に接続されている走査側ドライバＩＣ２のＮチャンネルＦＥＴ２１ｂをオンにして、走査電極２０１の電圧を−Ｖｒ＋Ｖｍにする。また、他の走査電極に接続されている走査側ドライバＩＣ２の出力段ＦＥＴを全てオフにしそれらの走査電極をフローティング状態にする。
【００２９】
一方、データ電極３０１、３０２、３０３、…のうち発光させたいＥＬ素子のデータ電極に接続されているデータ側ドライバＩＣ３のＰチャンネルＦＥＴをオン、ＮチャンネルＦＥＴをオフにし、発光させたくないＥＬ素子のデータ電極に接続されているデータ側ドライバＩＣ３のＰチャンネルＦＥＴをオフ、ＮチャンネルＦＥＴをオンにする。
【００３０】
このことにより、発光させたいＥＬ素子のデータ電極の電圧がＶｍになるため、ＥＬ素子に電圧Ｖｒがかかり、ＥＬ素子が発光する。また、発光させたくないＥＬ素子のデータ電極の電圧は接地電圧のままとなり、ＥＬ素子にはＶｒ−Ｖｍの電圧が印加されるため、ＥＬ素子は発光しない。
図２のタイミングチャートでは、データ側ドライバＩＣ３のＰチャンネルＦＥＴ３１ａをオン、ＮチャンネルＦＥＴ３１ｂをオフにして、ＥＬ素子１１１にＶｒの電圧を印加し、ＥＬ素子１１１を発光させる状態を示している。この後、１行目の走査電極２０１に接続されている走査側ドライバＩＣ２のＰチャンネルＦＥＴ２１ａをオン、ＮチャンネルＦＥＴ２１ｂをオフにし、データ側ドライバＩＣ３のＰチャンネルＦＥＴ３１ａ、３２ａ、３３ａ…側をオフ、ＮチャンネルＦＥＴ３１ｂ、３２ｂ、３３ｂ…側をオンにすることにより、走査電極２０１上のＥＬ素子に蓄積した電荷を放電させる。
【００３１】
次に、データ側ドライバＩＣ３のＦＥＴ３１ａ、３２ａ、３３ａ、…をオンし、データ電極３０１、３０２、３０３、…の電圧をＶｍとする。すると、走査電極２０１に接続される走査側ドライバＩＣ２内の寄生ダイオード２１ｃの作動により、ＥＬ素子１１１、１１２、…から走査電極２０１を介して走査側ドライバＩＣ２に電流が流れ、ＥＬ素子１１１、１１２、…が変調電圧Ｖｍ分充電される。このことにより、再び全てのＥＬ素子が変調電圧Ｖｍ分充電される。そして、データ側ドライバＩＣ３のＦＥＴ３１ｂ、３２ｂ、３３ｂ、…をオンし、データ電極３０１、３０２、３０３、…を接地電圧にする。このとき、走査側ドライバＩＣ２の寄生ダイオードの極性により、ＥＬ素子に充電された電荷は放電しない。
【００３２】
次に、２行目の走査電極２０２に接続されている走査側ドライバＩＣ２のＮチャンネルＦＥＴ３１ａをオンして、走査電極２０２の電圧を−Ｖｒ＋Ｖｍにする。また、他の走査電極に接続されている走査側ドライバＩＣ２の出力段ＦＥＴを全てオフにしそれらの走査電極をフローティング状態にする。
また、データ電極３０１、３０２、３０３、…の電圧レベルを、発光させたいＥＬ素子と発光させたくないＥＬ素子に応じた電圧レベルとすることにより、上記したのと同様にして２行目のＥＬ素子の発光駆動を行う。
【００３３】
図２のタイミングチャートでは、データ側ドライバＩＣ３のＰチャンネルＦＥＴ３１ａをオフ、ＮチャンネルＦＥＴ３１ｂをオンにし、データ電極３０１を接地電圧として、ＥＬ素子１２１にＶｒ−Ｖｍの電圧を印加し、ＥＬ素子１２１を発光させない状態を示している。
この後、２行目の走査電極２０２に接続されている走査側ドライバＩＣ２のＰチャンネルＦＥＴ２１ａをオン、ＮチャンネルＦＥＴ２１ｂをオフにし、データ側ドライバＩＣ３のＰチャンネルＦＥＴ３１ａ、３２ａ、３３ａ…をオフ、ＮチャンネルＦＥＴ３１ｂ、３２ｂ、３３ｂ…をオンにすることにより、走査電極２０２上のＥＬ素子に蓄積した電荷を放電させる。
【００３４】
次に、データ側ドライバＩＣ３のＦＥＴ３１ａ、３２ａ、３３ａ、…をオンし、データ電極３０１、３０２、３０３、…の電圧をＶｍとする。すると、走査電極２０２に接続される走査側ドライバＩＣ２内の寄生ダイオード２２ｃの作動により、ＥＬ素子１２１、…から走査電極２０２を介して走査側ドライバＩＣ２に電流が流れ、ＥＬ素子１２１、…が変調電圧Ｖｍ分充電される。このことにより、再び全てのＥＬ素子が変調電圧Ｖｍ分充電される。そして、データ側ドライバＩＣ３のＦＥＴ３１ｂ、３２ｂ、３３ｂ、…をオンし、データ電極３０１、３０２、３０３、…を接地電圧にする。このとき、走査側ドライバＩＣ２の寄生ダイオードの極性により、ＥＬ素子に充電された電荷は放電しない。
【００３５】
以後、同様にして、最後の走査線に至るまで上記した負フィールドでの作動を繰り返す。
そして、上記した正負フィールドでの駆動により１サイクルの表示動作が終了し、これを繰り返し行う。
従って、この実施形態によれば、正負のフィールドにおいて１行目の走査を開始する前に、全てのＥＬ素子を変調電圧Ｖｍ分充電し、また選択走査終了後に、逐次、選択走査が行われた走査電極に接続されたＥＬ素子を変調電圧Ｖｍ分充電するようにしているから、ある行の選択走査を行うときに他の行のＥＬ素子に不要な回り込み電流が流れるのを防止し、各行間で輝度ムラが生じないようにすることができる。
【００３６】
特に、走査側ドライバＩＣ２、データ側ドライバＩＣ３の出力段にＦＥＴなどの電流を制限する機能を有する素子を用いた場合や、抵抗やインダクタ等で出力電流を制限しながら駆動を行う場合には、不要な回り込み電流による輝度ムラの影響が大きいため、上記実施形態のように構成するこによって輝度ムラを低減する効果は大きい。
【００３７】
次に、上記した変調電圧Ｖｍ分の充電を行うためのデータ側ドライバＩＣ３の構成について説明する。
図３にその具体的な構成を示す。データ側ドライバＩＣ３は、シフトレジスタ回路３１１、ラッチ回路３１２、カウンタ３１３、コンパレータ３１４、アンド回路３１５、排他的論理和回路３１６、出力回路３１７、および図１に示すＰチャンネルＦＥＴ３１ａ、３２ａ、…、ＮチャンネルＦＥＴ３１ｂ、３２ｂ、…から構成されている。
【００３８】
シフトレジスタ回路３１１には、Ａ PORT IN、Ｂ PORT INに４ビットのカラムデータ信号（階調表示を行うための階調データ）が入力される。その入力されたカラムデータ信号は、ドットクロック信号ＣＫ１の立ち上がりに同期して、図に示す各シフトレジスタに転送される。。
シフトレジスタ回路３１１に全てのカラムデータ信号が転送された後、水平同期信号をなすＳＴＢ（ストローブ）バー信号がＬ（ロー）レベルになると、その時のシフトレジスタ回路３１１の出力がラッチ回路３１２にラッチされ、ＳＴＢバー信号がＬレベルの期間中そのデータが保持される。
【００３９】
次に、ＣＬ（クリア）バー信号がＬレベルからＨ（ハイ）レベルになると、発光層に印加する電圧のパルス幅を決定するカウンタ３１３とコンパレータ３１４が動作可能になる。このとき、コンパレータ３１４からは、カラムデータ信号が０Ｖ（表示を行わないデータ）以外のとき、Ｈレベル信号が出力される。
カウンタ３１３は、クロック信号ＣＫ２によりカウントアップを行い、コンパレータ３１４は、カウンタ３１３のカウント値とラッチ回路３１２にラッチされた出力Ｑ1 、…Ｑ1 とをそれぞれ比較し、値が一致したものの出力をＨレベルからＬレベルにする。
【００４０】
コンパレータ３１４の出力は、アンド回路３１５に入力される。この実施形態においては、ＢＬＫ（ブランキング）信号は常にＨレベルになっており、コンパレータ３１４の出力は、そのまま排他的論理和回路３１５の各論理素子の一方の端子に入力される。
また、排他的論理和回路３１５の各論理素子の他方の端子には、ＰＣバー信号を反転した信号が入力される。このＰＣバー信号は、図２に示す波形になるように設定されている。すなわち、ＰＣバー信号は、正フィールドでは、１行目の走査開始前および各行の選択走査終了後に所定期間Ｌレベルになり、それ以外はＨレベルになるように変化し、また負フィールドでは、１行目の走査開始前および各行の選択走査終了後に所定期間Ｈレベルになり、それ以外はＬレベルになる。その結果、正フィールドにおいては、１行目の走査開始前および各行の選択走査終了後に、Ｈレベルの信号が出力回路３１７に出力され、それ以外の時には、コンパレータ３１４の出力信号が出力回路３１７に出力される。また、負フィールドにおいては、１行目の走査開始前および各行の選択走査終了後に、Ｌレベルの信号が出力回路３１７に出力され、それ以外の時には、コンパレータ３１４の出力を反転した信号が出力回路３１７に出力される。
【００４１】
出力回路３１７の各論理素子には、ＯＥ（出力イネーブル）信号が入力されており、この実施形態ではＯＥ信号は常にＨレベルになっている。従って、排他的論理和回路３１５からの出力信号に応じ、出力信号がＨレベルのときにはＮチャンネルＦＥＴ側がオンし、出力信号がＬレベルのときにはＰチャンネルＦＥＴ側がオンする。
【００４２】
その結果、正負のフィールドにおいて、階調データに応じたデータ電圧がデータ電極３０１、３０２、３０３、…に出力されるとともに、正フィールドにおいては、１行目の走査開始前および各行の選択走査終了後に、データ側ドライバＩＣ３のＮチャンネルＦＥＴ３１ｂ、３２ｂ、３３ｂ、…側のみがオンし、データ電極３０１、３０２、３０３、…が接地電圧になって上記した変調電圧Ｖｍ分の充電が行われ、また負フィールドにおいては、１行目の走査開始前および各行の選択走査終了後に、データ側ドライバＩＣ３のＰチャンネルＦＥＴ３１ａ、３２ａ、３３ａ、…側のみがオンし、データ電極３０１、３０２、３０３、…の電圧がＶｍになって上記した変調電圧Ｖｍ分の充電が行われる。
【００４３】
なお、図３では４０個の出力を行う１つのデータ側ドライバＩＣについて示しているが、このドライバＩＣのＡ PORT OUT 、Ｂ PORT OUT を、後段のドライバＩＣのＡ PORT IN、Ｂ PORT INに接続するようにしていけば、複数のデータ側ドライバＩＣにて所望数の出力を得ることができる。
次に、図１に示す走査電圧供給回路５、６、データ電圧供給回路７の具体的な構成について説明する。
【００４４】
図４にその具体的な構成を示す。電圧供給回路（電源回路）５〜７は、Ｖｍの電圧を有する第１の電源８１と、Ｖｒ−Ｖｍの電圧を有する第２の電源８２を有しており、第１の電源８１の陽極と第２の電源８２の陰極とがＰチャンネルＦＥＴ（第１のスイッチング手段）８４を介して接続されている。また、第２の電源８２の陽極はＮチャンネルＦＥＴ（第２のスイッチング手段）８３を介して接地されている。
【００４５】
ＰチャンネルＦＥＴ８４には、入力端子Ｓ２からカップリングコンデンサ８５、入力保護用のツェナーダイオード８６、抵抗８７、およびフィルタ回路８８を介して制御信号が入力される。また、ＮチャンネルＦＥＴ８３には、入力端子Ｓ１からフィルタ回路８９を介して制御信号が入力される。
正フィールドにおいては、入力端子Ｓ１、Ｓ２共にローレベルの制御信号が入力され、ＮチャンネルＦＥＴ８３がオフし、ＰチャンネルＦＥＴ８４がオンする。この時、第２の電源８２の陰極から第１の電源８１の電圧Ｖｍがオフセット電圧としてＮチャンネルＦＥＴソース側共通線Ｌ２に出力され、また第２の電源８２の陽極から電圧Ｖｒ（＝Ｖｒ−Ｖｍ＋Ｖｍ）がＰチャンネルＦＥＴソース側共通線Ｌ１に出力される。また、第１の電源８１の陽極、陰極から電圧Ｖｍ、接地電圧がそれぞれデータ側ドライバＩＣ３に供給される。
【００４６】
従って、上記した電圧により、正フィールドでの駆動電圧が作成される。
また、負フィールドにおいては、入力端子Ｓ１、Ｓ２共にハイレベルの制御信号が入力され、ＮチャンネルＦＥＴ８３がオンし、ＰチャンネルＦＥＴ８４がオフする。このことにより、第２の電源８２の陰極から−Ｖｒ＋Ｖｍの電圧がＮチャンネルＦＥＴソース側共通線Ｌ２に出力され、また第２の電源８２の陽極から接地電圧がＰチャンネルＦＥＴソース側Ｌ１に出力される。
【００４７】
従って、これらの電圧により負フィールドでの駆動電圧が作成される。
このように単一の電源手段８２を用いて、正フィール時におけるＶｒとＶｍの電圧、負フィールド時における−Ｖｒ＋Ｖｍの電圧と接地電圧を走査側ドライバＩＣ２に供給するようにした場合、電源回路５〜７と走査側ドライバＩＣ３の間のラインＬ１、Ｌ２の抵抗成分（ラインＬ１、Ｌ２に抵抗を設ける場合もある）やＦＥＴ８３、８４のオン抵抗により、上記した実施形態のように各ＥＬ素子に予め変調電圧Ｖｍ分の充電を行っておかないと、選択走査時に流れる回り込み電流によって正フィールドにおいてはオフセット電圧Ｖｍが低下し、負フィールドにおいては接地電圧が上昇し、それに伴って発光駆動用の電圧Ｖｒ、−Ｖｒ＋Ｖｍが変化する。このため、ＥＬ素子に十分な発光駆動電圧を印加することができなくなるという問題が生じるが、上記実施形態のように各ＥＬ素子に予め変調電圧Ｖｍ分の充電を行っておくことにより、選択走査時には回り込み電流が流れないため、発光駆動用の電圧Ｖｒ、−Ｖｒ＋Ｖｍを安定させることができる。
【００４８】
なお、上記した実施形態における走査側ドライバＩＣ２、データ側ドライバＩＣ３、電源回路５〜７は、図示しないコントロール回路からの種々の制御信号によって制御される。
また、電源回路５〜７としては、上記したような単一の電源手段８２を用いずに、独立した電圧構成のものとすることもできる。但し、この場合には、正のフィールドにおいて、ＮチャンネルＦＥＴソース側共通線Ｌ２の電圧がＶｍより低下したときでもＰチャンネルＦＥＴソース側Ｌ１の電圧Ｖｒは変化しないため、走査側ドライバＩＣ２に印加される電圧がＶｒ−Ｖｍより大きくなる。また負のフィールドにおいて、ＰチャンネルＦＥＴソース側Ｌ１の電圧が接地電圧より高くなったときでもＮチャンネルＦＥＴソース側共通線Ｌ２の−Ｖｒ＋Ｖｍは変化しないため、走査側ドライバＩＣ２に印加される電圧がＶｒ−Ｖｍより大きくなる。
【００４９】
従って、この場合には、走査側ドライバＩＣ２の耐圧を大きくしておく必要があるが、図５に示すように、正のフィールドにおいて、走査電圧を印加するときにスイッチング素子５１をオン、スイッチング素子６２をオフするようにしておけば、ＮチャンネルＦＥＴソース側共通線Ｌ２の電圧をＶｍにすることができるため、走査側ドライバＩＣ２に印加される電圧をＶｒ−Ｖｍにすることができ、また負のフィールドにおいても、走査電圧を印加するときにスイッチング素子６１をオン、スイッチング素子５２をオフするようにしておけば、ＰチャンネルＦＥＴソース側Ｌ１の電圧を接地電圧にすることができるため、走査側ドライバＩＣ２に印加される電圧をＶｒ−Ｖｍにすることができる。このため、上記した走査側ドライバＩＣ２の耐圧の問題を解決することができる。
【００５０】
なお、この第１実施形態において、図６に示すように、走査電圧、データ電圧を、走査電極、データ電極の両側から印加するようにしてもよい。この場合、配線抵抗により駆動波形がなまるのを低減することができるため、選択走査後の画素への充電を短時間で行うことが可能になり、次の行の走査に移るまでの時間を短くすることができる。その結果、走査周波数を上げることができるため、輝度を大きくすることができる。
（第２実施形態）
次に、本発明の第２実施形態について説明する。この実施形態では、走査電圧パルスの印加終了直後に、全てのデータ電極３０１、３０２、３０３、…をハイインピーダンスにして、選択走査が終了した走査電極（以下、選択走査電極という）に接続されたＥＬ素子に蓄積された電荷を、選択走査されていない走査電極（以下、非選択走査電極という）に接続されたＥＬ素子に移動させ、そのＥＬ素子に回り込み電流を流して変調電圧Ｖｍ分の充電を行うようにしている。
【００５１】
このため、この実施形態においては、選択走査電極に接続された走査側ドライバＩＣ２におけるＰチャンネルＦＥＴをオンして選択走査電極に走査電圧パルスを印加した後、その選択走査電極に接続されたＮチャンネルＦＥＴをオンして選択走査電極に接続された各ＥＬ素子の放電を行うタイミングで、データ電極３０１、３０２、３０３、…をハイインピーダンスにしている。
【００５２】
具体的には、図３に示すデータ側ドライバＩＣ３の構成において、ＰＣバー信号を正フィールドではＨレベル、負フィールドではローレベルに固定して従来のものと同様のものとし、その代わりに、選択走査電極に接続された各ＥＬ素子を放電するとき、すなわち選択走査電極に接続された走査側ドライバＩＣ２におけるＮチャンネルＦＥＴをオンして放電を行うときに、ＯＥバー信号を、図７に示すようにＬレベルにして、全てのデータ電極３０１、３０２、３０３、…をハイインピーダンスにしている。すなわち、ＯＥバー信号がＬレベルになると、出力回路３１７におけるオアゲートの出力がＨレベル、アンドゲートの出力がＬレベルになって、データ側ドライバＩＣ３の出力段であるＰチャンネルＦＥＴ３１ａ、３２ａ、３３ａ、…、ＮチャンネルＦＥＴ３１ｂ、３２ｂ、３３ｂ、…が全てオフし、全てのデータ電極３０１、３０２、３０３、…がハイインピーダンスになる。
【００５３】
このように選択走査電極に走査電圧パルスを印加して選択走査電極に接続されたＥＬ素子の放電を行うときに、全てのデータ電極３０１、３０２、３０３、…をハイインピーダンスにすることによって、選択走査電極に接続されたＥＬ素子に蓄積された電荷を、非選択走査電極に接続されたＥＬ素子に移動させ、そのＥＬ素子に回り込み電流を流して変調電圧Ｖｍ分の充電を行うことができる。
【００５４】
すなわち、選択走査電極に走査電圧パルスが印加されると、その選択走査電極に接続された各ＥＬ素子の走査電極側にはプラスの電荷が蓄積され、データ電極側にはマイナスの電荷が蓄積される。そして、そのＥＬ素子に蓄積された電荷を放電するときに、走査電極側に蓄積されたプラスの電荷は、走査電極を介した放電経路の形成によって放電されるが、データ電極側に蓄積されたマイナスの電荷は、データ電極がハイインピーダンスになっているため、非選択電極に接続されたＥＬ素子に回り込む。その結果、そのＥＬ素子に回り込み電流が流れ、変調電圧Ｖｍ分充電される。
【００５５】
このように、この実施形態においても各ＥＬ素子に変調電圧Ｖｍ分の充電を行っているから、第１実施形態と同様、輝度ムラを低減することができる。この場合、選択走査に接続されたＥＬ素子に蓄積された電荷を利用して非選択電極に接続されたＥＬ素子に回り込み電流を流して充電を行うようにしているから、第１実施形態に比べて消費電力を少なくすることができる。
【００５６】
なお、データ電極３０１、３０２、３０３、…をハイインピーダンスにするタイミングは、非選択電極に接続されたＥＬ素子に変調電圧Ｖｍ分の充電ができるのであれば、選択走査電極に接続された各ＥＬ素子を放電するタイミングと異なっていてもよい。
また、この実施形態においても、第１実施形態と同様、正負のフィールドにおける１行目の走査開始前に全てのＥＬ素子に変調電圧Ｖｍ分の充電を行うようにしてもよい。
【図面の簡単な説明】
【図１】本発明の第１実施形態に係るＥＬ表示装置の構成図である。
【図２】図１に示すものの駆動タイミングチャートを示す図である。
【図３】データ側ドライバＩＣ３の具体的構成を示す図である。
【図４】走査電圧供給回路５、６、データ電圧供給回路７の具体的な構成を示す図である。
【図５】本発明の第１実施形態の変形例における駆動タイミングチャートを示す図である。
【図６】本発明の第１実施形態の変形例を示すＥＬ表示装置の構成図である。
【図７】本発明の第２実施形態における駆動タイミングチャートを示す図である。
【符号の説明】
１…ＥＬ表示パネル、２…走査側ドライバＩＣ、３…データ側ドライバＩＣ、５、６…走査電圧供給回路、７…データ電圧供給回路。
【発明の属する技術分野】
本発明は、容量性の発光素子、例えばＥＬ（エレクトロルミネッセンス）素子を発光駆動して表示を行うディスプレイ装置に関する。
【０００２】
【従来の技術】
従来、ＥＬ素子の発光駆動を行う回路として特開平９−５４５６６号公報に示されるものがある。
このものにおいては、ＥＬ素子を画素としてマトリクス配置し、走査側およびデータ側にそれぞれ走査側ドライバＩＣ、データ側ドライバＩＣを備え、それぞれのドライバＩＣにより、正負のフィールド毎に極性の異なる駆動電圧パルスを線順次走査方式でＥＬ素子に印加して画像表示を行うようにしている。
【０００３】
具体的には、正フィールドでは、走査側ドライバＩＣからオフセット電圧（変調電圧Ｖｍと同じ電圧）を基準電圧として走査電極に電圧Ｖｒを順次出力する選択走査を行い、またデータ側ドライバＩＣから、発光させるＥＬ素子には接地電圧を、非発光状態とするＥＬ素子には変調電圧Ｖｍをデータ電極に出力する。また、負フィールドでは、走査側ドライバＩＣから接地電圧を基準電圧として走査電極に−Ｖｒ＋Ｖｍの電圧を順次出力し、データ側ドライバＩＣから、発光させるＥＬ素子には変調電圧Ｖｍを、非発光状態とするＥＬ素子には接地電圧をデータ電極に出力する。
【０００４】
そして、Ｖｒの電圧が印加されたＥＬ素子が発光し、Ｖｒ−Ｖｍの電圧が印加されたＥＬ素子が非発光状態になるようにしておくことにより、マトリクス配置されたＥＬ素子を選択的に発光させて、画像表示が行われるようにしている。
なお、選択走査の終了後、選択走査が行われた走査電極に接続されたＥＬ素子に蓄積された電荷が放電されるようになっている。
【０００５】
【発明が解決しようとする課題】
上記した従来の構成のものによれば、フィールド切替時および選択走査後に、ＥＬ素子に蓄積された電荷が放電されるため、その後に他の走査電極に対する選択走査を行う際にそのＥＬ素子に回り込み電流が流れて充電が行われる。すなわち、正フィールドでは、各走査電極の基準電圧がＶｍの電圧になっているため、データ電極の電圧が接地電圧になると、変調電圧Ｖｍで充電されていないＥＬ素子に電流が流れ、そのＥＬ素子が充電される。また、負フィールドでは、各走査電極の基準電圧が接地電圧になっているため、データ電極の電圧が変調電圧Ｖｍになると、変調電圧Ｖｍで充電されていないＥＬ素子に電流が流れ、そのＥＬ素子が充電される。この充電により流れる電流は、発光に寄与しないため、不要な回り込み電流となる。
【０００６】
このような不要な回り込み電流は、データ側ドライバＩＣがＥＬ素子を発光させようとするときに同時に流れるため、発光駆動用の出力電流が低い場合は、駆動波形がなまり、輝度ムラとなる。その駆動波形のなまりは、発光駆動用の電圧波形およびデータ電圧波形の変化によって生じる。
例えば、走査側ドライバＩＣに電源回路から上記した電圧（すなわち正フィール時におけるＶｒとＶｍの電圧、負フィールド時における−Ｖｒ＋Ｖｍの電圧と接地電圧）が供給され、それぞれのフィールドにおける電圧が単一電源を用いて作成されているときには、電源回路と走査側ドライバＩＣの間のラインの抵抗成分などによって、上記した回り込み電流が流れると正フィールドにおいてはオフセット電圧Ｖｍが低下し、負フィールドにおいては接地電圧が上昇し、それに伴って発光駆動用の電圧Ｖｒ、−Ｖｒ＋Ｖｍが変化するため、ＥＬ素子に十分な発光駆動電圧を印加することができなくなる。特に、何行か非発光画素が続いた直後の行で、発光画素が多いような表示をする場合には、上記した回り込み電流が大きくなるため、発光駆動用の電圧Ｖｒ、−Ｖｒ＋Ｖｍの変化が大きくなる。このような発光駆動用の電圧の変化に加え、回り込み電流によってデータ電圧波形も変化するため、上記した輝度ムラが生じる。なお、このような輝度ムラは、階調制御などでパルス幅を小さくする必要があるときには、選択走査電極上の画素に十分な電圧を印加することができないため、特に大きくなる。
【０００７】
本発明は上記問題に鑑みたもので、選択走査時に不要な回り込み電流が流れるのを防止して、輝度ムラが生じないようにすることを目的とする。
【０００９】
【課題を解決するための手段】
上記目的を達成するため、請求項１に記載の発明においては、選択走査が終了した走査電極に接続された発光素子に、次の走査電極に対する選択走査が開始される前までに、データ電圧の変調電圧分の電圧を充電するようにしたことを特徴としている。
【００１０】
このように選択走査が終了した走査電極に接続された発光素子に、データ電圧の変調電圧分の電圧を充電するようにしておけば、その発光素子には他の走査電極に対する選択走査時に不要な回り込み電流が流れるのを防止することができ、不要な回り込み電流による輝度ムラをなくすことができる。この場合、請求項２に記載の発明のように、１行目の走査電極に対して選択走査を行う前に、全ての発光素子に変調電圧分の電圧を充電するようにしておけば、一層効果的に輝度ムラの防止を行うことができる。
【００１１】
また、請求項３に記載の発明のように、複数の走査電極またはデータ電極のそれぞれに、両端から同時に電圧を印加するようにしておけば、配線抵抗により駆動波形がなまるのを低減することができるため、選択走査後の充電を短時間で行うことが可能になり、次の行の走査に移るまでの時間を短くすることができる。その結果、走査周波数を上げることができるため、輝度を大きくすることができる。
【００１２】
請求項４乃至６に記載の発明においては、選択走査が終了した後、複数のデータ電極をハイインピーダンスにして、選択走査が行われていない走査電極に接続された発光素子に充電が行われるようにしたことを特徴としている。この発明においても選択走査が終了した走査電極に接続された発光素子に充電を行うことができるため、不要な回り込み電流による輝度ムラをなくすことができる。
【００１３】
【発明の実施の形態】
以下、本発明を図に示す実施形態について説明する。
（第１実施形態）
図１に本発明の第１実施形態を示すＥＬ表示装置の全体構成を示す。
表示パネル１は、発光層の一方の側に複数の走査電極２０１、２０２、２０３、…が形成され、他方の側に複数のデータ電極３０１、３０２、３０３、…が形成されたもので、走査電極２０１、２０２、２０３、…は行方向に、データ電極３０１、３０２、３０３、…は列方向に配置されている。そして、走査電極２０１、２０２、２０３、…とデータ電極３０１、３０２、３０３、…のそれぞれの交差領域には、画素としてＥＬ素子１１１、１１２、…１２１、…が形成されている。なお、ＥＬ素子は容量性の素子であるため、図ではコンデンサの記号で表している。
【００１４】
この表示パネル１の表示駆動を行うために、走査側ドライバＩＣ（走査電極駆動回路）２およびデータ側ドライバＩＣ（データ電極駆動回路）３が設けられている。
走査側ドライバＩＣ２は、プッシュプルタイプの駆動回路であって、走査電極２０１、２０２、２０３、…に接続されたＰチャンネルＦＥＴ２１ａ、２２ａ、２３ａ…とＮチャンネルＦＥＴ２１ｂ、２２ｂ、２３ｂ、…を有しており、制御回路２０からの出力信号に従って走査電極２０１、２０２、２０３、…に走査電圧（電圧パルス）を印加する。なお、ＦＥＴ２１ａ、２１ｂ、２２ａ、２２ｂ、２３ａ、２３ｂ、…には、寄生ダイオード２１ｃ、２１ｄ、２２ｃ、２２ｄ、２３ｃ、２３ｄ、…がそれぞれ形成されており、走査電極を所望の基準電圧に設定する。
【００１５】
データ側ドライバＩＣ３も、同様に、ＰチャンネルＦＥＴ３１ａ、３２ａ、３３ａ、…とＮチャンネルＦＥＴ３１ｂ、３２ｂ、３３ｂ、…を有しており、制御回路３０からの出力信号に従ってデータ電極３０１、３０２、３０３、…にデータ電圧を供給する。
走査電圧供給回路５、６は、走査側ドライバＩＣ２に走査電圧を供給する。走査電圧供給回路５は、スイッチング素子５１、５２を有しており、そのオンオフ状態に応じて、書き込み電圧Ｖｒまたは接地電圧（０Ｖ）を、走査側ドライバＩＣ２におけるＰチャンネルＦＥＴソース側共通線Ｌ１に供給する。走査電圧供給回路６は、スイッチング素子６１、６２を有しており、そのオンオフ状態に応じて、書き込み電圧−Ｖｒ＋Ｖｍまたはオフセット電圧Ｖｍを、走査側ドライバＩＣ２におけるＮチャンネルＦＥＴソース側共通線Ｌ２に供給する。
【００１６】
データ電圧供給回路７は、データ側ドライバＩＣ３にデータ電圧を供給するもので、具体的には、データ側ドライバＩＣ３のＰチャンネルＦＥＴソース側共通線に変調電圧Ｖｍを供給し、ＮチャンネルＦＥＴソース側共通線に接地電圧を供給する。
上記構成において、ＥＬ素子を発光させるには、走査電極とデータ電極との間に交流のパルス電圧を印加する必要があり、このためフィールド毎に正負に極性反転するパルス電圧を各走査線毎に作成して駆動を行うようにしている。以下、図２に示すタイミングチャートを参照して、正負フィールドでの作動について説明する。
（正フィールド）
スイッチング素子５１、６２をオン、５２、６１をオフにする。この時、走査電極２０１、２０２、２０３、…の基準電圧は、走査側ドライバＩＣ２のＦＥＴの寄生ダイオード２１ｄ、２２ｄ、２３ｄ、…の作動により、電圧Ｖｍとなっている。また、データ側ドライバＩＣ３のＦＥＴ３１ａ、３２ａ、３３ａ、…をオンし、データ電極３０１、３０２、３０３、…の電圧をＶｍにする。この状態では、全てのＥＬ素子に印加される電圧が０Ｖになるため、ＥＬ素子は発光しない。
【００１７】
次に、データ側ドライバＩＣ３のＦＥＴ３１ｂ、３２ｂ、３３ｂ、…をオンし、データ電極３０１、３０２、３０３、…を接地電圧とする。このとき、走査側ドライバＩＣ２の寄生ダイオード２１ｄ、２２ｄ、２３ｄ、…の作動により、全ての走査電極からＥＬ素子を介してデータ側ドライバＩＣ３に電流が流れ、全てのＥＬ素子が変調電圧Ｖｍ分充電される。その後、再びデータ側ドライバＩＣ３のＦＥＴ３１ａ、３２ａ、３３ａ、…をオンし、データ電極３０１、３０２、３０３、…の電圧をＶｍにする。このとき、走査側ドライバＩＣ２の寄生ダイオードの極性により、ＥＬ素子に充電された電荷は放電しない。
【００１８】
この後、正フィールドでの発光動作を開始する。まず、１行目の走査電極２０１に接続されている走査側ドライバＩＣ２のＰチャンネルＦＥＴ２１ａをオンにして、走査電極２０１の電圧をＶｒにする。また、他の走査電極に接続されている走査側ドライバＩＣ２の出力段ＦＥＴを全てオフにしそれらの走査電極をフローティング状態にする。
【００１９】
一方、データ電極３０１、３０２、３０３、…のうち発光させたいＥＬ素子のデータ電極に接続されているデータ側ドライバＩＣ３のＰチャンネルＦＥＴをオフ、ＮチャンネルＦＥＴをオンにし、発光させたくないＥＬ素子のデータ電極に接続されているデータ側ドライバＩＣ３のＰチャンネルＦＥＴをオン、ＮチャンネルＦＥＴをオフにする。
【００２０】
このことにより、発光させたいＥＬ素子のデータ電極の電圧が接地電圧になるため、ＥＬ素子にしきい値電圧以上の電圧Ｖｒがかかり、ＥＬ素子が発光する。また、発光させたくないＥＬ素子のデータ電極の電圧はＶｍのままとなり、ＥＬ素子にはしきい値電圧より低いＶｒ−Ｖｍの電圧が印加されるため、ＥＬ素子は発光しない。
【００２１】
図２のタイミングチャートでは、データ側ドライバＩＣ３のＰチャンネルＦＥＴ３１ａをオフ、ＮチャンネルＦＥＴ３１ｂをオンにして、ＥＬ素子１１１にＶｒの電圧を印加し、ＥＬ素子１１１を発光させる状態を示している。
この後、１行目の走査電極２０１に接続されている走査側ドライバＩＣ２のＰチャンネルＦＥＴ２１ａをオフ、ＮチャンネルＦＥＴ２１ｂをオンにし、データ側ドライバＩＣ３のＰチャンネルＦＥＴ３１ａ、３２ａ、３３ａ、…をオン、ＮチャンネルＦＥＴ３１ｂ、３２ｂ、３３ｂ、…をオフにすることにより、走査電極２０１上のＥＬ素子に蓄積した電荷を放電させ、そのＥＬ素子にかかる電圧を一旦０Ｖにする。
【００２２】
次に、データ側ドライバＩＣ３のＦＥＴ３１ｂ、３２ｂ、３３ｂ、…をオンし、データ電極３０１、３０２、３０３、…を接地電圧とする。すると、走査電極２０１に接続される走査側ドライバＩＣ２内の寄生ダイオード２１ｄの作動により、走査電極２０１から、選択走査終了後に電荷が放電されたＥＬ素子１１１、１１２、…を介してデータ側ドライバＩＣ３に電流が流れ、ＥＬ素子１１１、１１２、…が変調電圧Ｖｍ分充電される。このことにより、再び全てのＥＬ素子が変調電圧Ｖｍ分充電される。そして、データ側ドライバＩＣ３のＦＥＴ３１ａ、３２ａ、３３ａ、…をオンし、データ電極３０１、３０２、３０３、…の電圧をＶｍにする。このとき、走査側ドライバＩＣ２の寄生ダイオードの極性により、ＥＬ素子に充電された電荷は放電しない。
【００２３】
次に、２行目の走査電極２０２に接続されている走査側ドライバＩＣ２のＰチャンネルＦＥＴ２２ａをオンして、走査電極２０２の電圧をＶｒにする。また、他の走査電極に接続されている走査側ドライバＩＣ２の出力段ＦＥＴを全てオフにしそれらの走査電極をフローティング状態にする。
また、データ電極３０１、３０２、３０３、…の電圧レベルを、発光させたいＥＬ素子と発光させたくないＥＬ素子に応じた電圧レベルとすることにより、上記したのと同様にして２行目のＥＬ素子の発光駆動を行う。
【００２４】
図２のタイミングチャートでは、データ側ドライバＩＣ３のＰチャンネルＦＥＴ３１ａをオン、ＮチャンネルＦＥＴ３１ｂをオフにし、データ電極３０１の電圧をＶｍとして、ＥＬ素子１２１にＶｒ−Ｖｍの電圧を印加し、ＥＬ素子１２１を発光させない状態を示している。
この後、２行目の走査電極２０２に接続されている走査側ドライバＩＣ２のＰチャンネルＦＥＴ２２ａをオフ、ＮチャンネルＦＥＴ２２ｂをオンにし、データ側ドライバＩＣ３のＰチャンネルＦＥＴ３１ａ、３２ａ、３３ａ…をオン、ＮチャンネルＦＥＴ３１ｂ、３２ｂ、３３ｂ…をオフにすることにより、走査電極２０２上のＥＬ素子に蓄積した電荷を放電させる。
【００２５】
次に、データ側ドライバＩＣ３のＦＥＴ３１ｂ、３２ｂ、３３ｂ、…をオンし、データ電極３０１、３０２、３０３、…を接地電圧とする。すると、走査電極２０２に接続される走査側ドライバＩＣ２内の寄生ダイオード２２ｄの作動により、走査電極２０２からＥＬ素子１２１、…を介してデータ側ドライバＩＣ３に電流が流れ、ＥＬ素子１２１、…が変調電圧Ｖｍ分充電される。このことにより、再び全てのＥＬ素子が変調電圧Ｖｍ分充電される。そして、データ側ドライバＩＣ３のＦＥＴ３１ａ、３２ａ、３３ａ、…をオンし、データ電極３０１、３０２、３０３、…の電圧をＶｍにする。このとき、走査側ドライバＩＣ２の寄生ダイオードの極性により、ＥＬ素子に充電された電荷は放電しない。
【００２６】
以後、同様にして、最後の走査線に至るまで上記した正フィールドでの作動を繰り返す、線順次走査を行う。
（負フィールド）
スイッチング素子５２、６１をオン、５１、６２をオフにし、極性を反転させて正フィールドと同様な動作を行う。この時、走査電極の基準電圧は接地電圧となる。また、データ側ドライバＩＣ３のＦＥＴ３１ｂ、３２ｂ、３３ｂ…をオンし、データ電極３０１、３０２、３０３、…の電圧を接地電圧にする。この状態では、全てのＥＬ素子に印加される電圧が０Ｖになるため、ＥＬ素子は発光しない。
【００２７】
次に、データ側ドライバＩＣ３のＦＥＴ３１ａ、３２ａ、３３ａ、…をオンし、データ電極３０１、３０２、３０３、…を変調電圧Ｖｍとする。このとき、走査側ドライバＩＣ２の寄生ダイオード２１ｃ、２２ｃ、２３ｃ、…の作動により、全てのＥＬ素子から走査電極を介して走査側ドライバＩＣ２に電流が流れ、全てのＥＬ素子が変調電圧Ｖｍ分充電される。その後、再びデータ側ドライバＩＣ３のＦＥＴ３１ｂ、３２ｂ、３３ｂ、…をオンし、データ電極３０１、３０２、３０３、…の電圧を接地電圧にする。このとき、走査側ドライバＩＣ２の寄生ダイオードの極性により、ＥＬ素子に充電された電荷は放電しない。
【００２８】
この後、負フィールドでの発光動作を開始する。まず、１行目の走査電極２０１に接続されている走査側ドライバＩＣ２のＮチャンネルＦＥＴ２１ｂをオンにして、走査電極２０１の電圧を−Ｖｒ＋Ｖｍにする。また、他の走査電極に接続されている走査側ドライバＩＣ２の出力段ＦＥＴを全てオフにしそれらの走査電極をフローティング状態にする。
【００２９】
一方、データ電極３０１、３０２、３０３、…のうち発光させたいＥＬ素子のデータ電極に接続されているデータ側ドライバＩＣ３のＰチャンネルＦＥＴをオン、ＮチャンネルＦＥＴをオフにし、発光させたくないＥＬ素子のデータ電極に接続されているデータ側ドライバＩＣ３のＰチャンネルＦＥＴをオフ、ＮチャンネルＦＥＴをオンにする。
【００３０】
このことにより、発光させたいＥＬ素子のデータ電極の電圧がＶｍになるため、ＥＬ素子に電圧Ｖｒがかかり、ＥＬ素子が発光する。また、発光させたくないＥＬ素子のデータ電極の電圧は接地電圧のままとなり、ＥＬ素子にはＶｒ−Ｖｍの電圧が印加されるため、ＥＬ素子は発光しない。
図２のタイミングチャートでは、データ側ドライバＩＣ３のＰチャンネルＦＥＴ３１ａをオン、ＮチャンネルＦＥＴ３１ｂをオフにして、ＥＬ素子１１１にＶｒの電圧を印加し、ＥＬ素子１１１を発光させる状態を示している。この後、１行目の走査電極２０１に接続されている走査側ドライバＩＣ２のＰチャンネルＦＥＴ２１ａをオン、ＮチャンネルＦＥＴ２１ｂをオフにし、データ側ドライバＩＣ３のＰチャンネルＦＥＴ３１ａ、３２ａ、３３ａ…側をオフ、ＮチャンネルＦＥＴ３１ｂ、３２ｂ、３３ｂ…側をオンにすることにより、走査電極２０１上のＥＬ素子に蓄積した電荷を放電させる。
【００３１】
次に、データ側ドライバＩＣ３のＦＥＴ３１ａ、３２ａ、３３ａ、…をオンし、データ電極３０１、３０２、３０３、…の電圧をＶｍとする。すると、走査電極２０１に接続される走査側ドライバＩＣ２内の寄生ダイオード２１ｃの作動により、ＥＬ素子１１１、１１２、…から走査電極２０１を介して走査側ドライバＩＣ２に電流が流れ、ＥＬ素子１１１、１１２、…が変調電圧Ｖｍ分充電される。このことにより、再び全てのＥＬ素子が変調電圧Ｖｍ分充電される。そして、データ側ドライバＩＣ３のＦＥＴ３１ｂ、３２ｂ、３３ｂ、…をオンし、データ電極３０１、３０２、３０３、…を接地電圧にする。このとき、走査側ドライバＩＣ２の寄生ダイオードの極性により、ＥＬ素子に充電された電荷は放電しない。
【００３２】
次に、２行目の走査電極２０２に接続されている走査側ドライバＩＣ２のＮチャンネルＦＥＴ３１ａをオンして、走査電極２０２の電圧を−Ｖｒ＋Ｖｍにする。また、他の走査電極に接続されている走査側ドライバＩＣ２の出力段ＦＥＴを全てオフにしそれらの走査電極をフローティング状態にする。
また、データ電極３０１、３０２、３０３、…の電圧レベルを、発光させたいＥＬ素子と発光させたくないＥＬ素子に応じた電圧レベルとすることにより、上記したのと同様にして２行目のＥＬ素子の発光駆動を行う。
【００３３】
図２のタイミングチャートでは、データ側ドライバＩＣ３のＰチャンネルＦＥＴ３１ａをオフ、ＮチャンネルＦＥＴ３１ｂをオンにし、データ電極３０１を接地電圧として、ＥＬ素子１２１にＶｒ−Ｖｍの電圧を印加し、ＥＬ素子１２１を発光させない状態を示している。
この後、２行目の走査電極２０２に接続されている走査側ドライバＩＣ２のＰチャンネルＦＥＴ２１ａをオン、ＮチャンネルＦＥＴ２１ｂをオフにし、データ側ドライバＩＣ３のＰチャンネルＦＥＴ３１ａ、３２ａ、３３ａ…をオフ、ＮチャンネルＦＥＴ３１ｂ、３２ｂ、３３ｂ…をオンにすることにより、走査電極２０２上のＥＬ素子に蓄積した電荷を放電させる。
【００３４】
次に、データ側ドライバＩＣ３のＦＥＴ３１ａ、３２ａ、３３ａ、…をオンし、データ電極３０１、３０２、３０３、…の電圧をＶｍとする。すると、走査電極２０２に接続される走査側ドライバＩＣ２内の寄生ダイオード２２ｃの作動により、ＥＬ素子１２１、…から走査電極２０２を介して走査側ドライバＩＣ２に電流が流れ、ＥＬ素子１２１、…が変調電圧Ｖｍ分充電される。このことにより、再び全てのＥＬ素子が変調電圧Ｖｍ分充電される。そして、データ側ドライバＩＣ３のＦＥＴ３１ｂ、３２ｂ、３３ｂ、…をオンし、データ電極３０１、３０２、３０３、…を接地電圧にする。このとき、走査側ドライバＩＣ２の寄生ダイオードの極性により、ＥＬ素子に充電された電荷は放電しない。
【００３５】
以後、同様にして、最後の走査線に至るまで上記した負フィールドでの作動を繰り返す。
そして、上記した正負フィールドでの駆動により１サイクルの表示動作が終了し、これを繰り返し行う。
従って、この実施形態によれば、正負のフィールドにおいて１行目の走査を開始する前に、全てのＥＬ素子を変調電圧Ｖｍ分充電し、また選択走査終了後に、逐次、選択走査が行われた走査電極に接続されたＥＬ素子を変調電圧Ｖｍ分充電するようにしているから、ある行の選択走査を行うときに他の行のＥＬ素子に不要な回り込み電流が流れるのを防止し、各行間で輝度ムラが生じないようにすることができる。
【００３６】
特に、走査側ドライバＩＣ２、データ側ドライバＩＣ３の出力段にＦＥＴなどの電流を制限する機能を有する素子を用いた場合や、抵抗やインダクタ等で出力電流を制限しながら駆動を行う場合には、不要な回り込み電流による輝度ムラの影響が大きいため、上記実施形態のように構成するこによって輝度ムラを低減する効果は大きい。
【００３７】
次に、上記した変調電圧Ｖｍ分の充電を行うためのデータ側ドライバＩＣ３の構成について説明する。
図３にその具体的な構成を示す。データ側ドライバＩＣ３は、シフトレジスタ回路３１１、ラッチ回路３１２、カウンタ３１３、コンパレータ３１４、アンド回路３１５、排他的論理和回路３１６、出力回路３１７、および図１に示すＰチャンネルＦＥＴ３１ａ、３２ａ、…、ＮチャンネルＦＥＴ３１ｂ、３２ｂ、…から構成されている。
【００３８】
シフトレジスタ回路３１１には、Ａ PORT IN、Ｂ PORT INに４ビットのカラムデータ信号（階調表示を行うための階調データ）が入力される。その入力されたカラムデータ信号は、ドットクロック信号ＣＫ１の立ち上がりに同期して、図に示す各シフトレジスタに転送される。。
シフトレジスタ回路３１１に全てのカラムデータ信号が転送された後、水平同期信号をなすＳＴＢ（ストローブ）バー信号がＬ（ロー）レベルになると、その時のシフトレジスタ回路３１１の出力がラッチ回路３１２にラッチされ、ＳＴＢバー信号がＬレベルの期間中そのデータが保持される。
【００３９】
次に、ＣＬ（クリア）バー信号がＬレベルからＨ（ハイ）レベルになると、発光層に印加する電圧のパルス幅を決定するカウンタ３１３とコンパレータ３１４が動作可能になる。このとき、コンパレータ３１４からは、カラムデータ信号が０Ｖ（表示を行わないデータ）以外のとき、Ｈレベル信号が出力される。
カウンタ３１３は、クロック信号ＣＫ２によりカウントアップを行い、コンパレータ３１４は、カウンタ３１３のカウント値とラッチ回路３１２にラッチされた出力Ｑ1 、…Ｑ1 とをそれぞれ比較し、値が一致したものの出力をＨレベルからＬレベルにする。
【００４０】
コンパレータ３１４の出力は、アンド回路３１５に入力される。この実施形態においては、ＢＬＫ（ブランキング）信号は常にＨレベルになっており、コンパレータ３１４の出力は、そのまま排他的論理和回路３１５の各論理素子の一方の端子に入力される。
また、排他的論理和回路３１５の各論理素子の他方の端子には、ＰＣバー信号を反転した信号が入力される。このＰＣバー信号は、図２に示す波形になるように設定されている。すなわち、ＰＣバー信号は、正フィールドでは、１行目の走査開始前および各行の選択走査終了後に所定期間Ｌレベルになり、それ以外はＨレベルになるように変化し、また負フィールドでは、１行目の走査開始前および各行の選択走査終了後に所定期間Ｈレベルになり、それ以外はＬレベルになる。その結果、正フィールドにおいては、１行目の走査開始前および各行の選択走査終了後に、Ｈレベルの信号が出力回路３１７に出力され、それ以外の時には、コンパレータ３１４の出力信号が出力回路３１７に出力される。また、負フィールドにおいては、１行目の走査開始前および各行の選択走査終了後に、Ｌレベルの信号が出力回路３１７に出力され、それ以外の時には、コンパレータ３１４の出力を反転した信号が出力回路３１７に出力される。
【００４１】
出力回路３１７の各論理素子には、ＯＥ（出力イネーブル）信号が入力されており、この実施形態ではＯＥ信号は常にＨレベルになっている。従って、排他的論理和回路３１５からの出力信号に応じ、出力信号がＨレベルのときにはＮチャンネルＦＥＴ側がオンし、出力信号がＬレベルのときにはＰチャンネルＦＥＴ側がオンする。
【００４２】
その結果、正負のフィールドにおいて、階調データに応じたデータ電圧がデータ電極３０１、３０２、３０３、…に出力されるとともに、正フィールドにおいては、１行目の走査開始前および各行の選択走査終了後に、データ側ドライバＩＣ３のＮチャンネルＦＥＴ３１ｂ、３２ｂ、３３ｂ、…側のみがオンし、データ電極３０１、３０２、３０３、…が接地電圧になって上記した変調電圧Ｖｍ分の充電が行われ、また負フィールドにおいては、１行目の走査開始前および各行の選択走査終了後に、データ側ドライバＩＣ３のＰチャンネルＦＥＴ３１ａ、３２ａ、３３ａ、…側のみがオンし、データ電極３０１、３０２、３０３、…の電圧がＶｍになって上記した変調電圧Ｖｍ分の充電が行われる。
【００４３】
なお、図３では４０個の出力を行う１つのデータ側ドライバＩＣについて示しているが、このドライバＩＣのＡ PORT OUT 、Ｂ PORT OUT を、後段のドライバＩＣのＡ PORT IN、Ｂ PORT INに接続するようにしていけば、複数のデータ側ドライバＩＣにて所望数の出力を得ることができる。
次に、図１に示す走査電圧供給回路５、６、データ電圧供給回路７の具体的な構成について説明する。
【００４４】
図４にその具体的な構成を示す。電圧供給回路（電源回路）５〜７は、Ｖｍの電圧を有する第１の電源８１と、Ｖｒ−Ｖｍの電圧を有する第２の電源８２を有しており、第１の電源８１の陽極と第２の電源８２の陰極とがＰチャンネルＦＥＴ（第１のスイッチング手段）８４を介して接続されている。また、第２の電源８２の陽極はＮチャンネルＦＥＴ（第２のスイッチング手段）８３を介して接地されている。
【００４５】
ＰチャンネルＦＥＴ８４には、入力端子Ｓ２からカップリングコンデンサ８５、入力保護用のツェナーダイオード８６、抵抗８７、およびフィルタ回路８８を介して制御信号が入力される。また、ＮチャンネルＦＥＴ８３には、入力端子Ｓ１からフィルタ回路８９を介して制御信号が入力される。
正フィールドにおいては、入力端子Ｓ１、Ｓ２共にローレベルの制御信号が入力され、ＮチャンネルＦＥＴ８３がオフし、ＰチャンネルＦＥＴ８４がオンする。この時、第２の電源８２の陰極から第１の電源８１の電圧Ｖｍがオフセット電圧としてＮチャンネルＦＥＴソース側共通線Ｌ２に出力され、また第２の電源８２の陽極から電圧Ｖｒ（＝Ｖｒ−Ｖｍ＋Ｖｍ）がＰチャンネルＦＥＴソース側共通線Ｌ１に出力される。また、第１の電源８１の陽極、陰極から電圧Ｖｍ、接地電圧がそれぞれデータ側ドライバＩＣ３に供給される。
【００４６】
従って、上記した電圧により、正フィールドでの駆動電圧が作成される。
また、負フィールドにおいては、入力端子Ｓ１、Ｓ２共にハイレベルの制御信号が入力され、ＮチャンネルＦＥＴ８３がオンし、ＰチャンネルＦＥＴ８４がオフする。このことにより、第２の電源８２の陰極から−Ｖｒ＋Ｖｍの電圧がＮチャンネルＦＥＴソース側共通線Ｌ２に出力され、また第２の電源８２の陽極から接地電圧がＰチャンネルＦＥＴソース側Ｌ１に出力される。
【００４７】
従って、これらの電圧により負フィールドでの駆動電圧が作成される。
このように単一の電源手段８２を用いて、正フィール時におけるＶｒとＶｍの電圧、負フィールド時における−Ｖｒ＋Ｖｍの電圧と接地電圧を走査側ドライバＩＣ２に供給するようにした場合、電源回路５〜７と走査側ドライバＩＣ３の間のラインＬ１、Ｌ２の抵抗成分（ラインＬ１、Ｌ２に抵抗を設ける場合もある）やＦＥＴ８３、８４のオン抵抗により、上記した実施形態のように各ＥＬ素子に予め変調電圧Ｖｍ分の充電を行っておかないと、選択走査時に流れる回り込み電流によって正フィールドにおいてはオフセット電圧Ｖｍが低下し、負フィールドにおいては接地電圧が上昇し、それに伴って発光駆動用の電圧Ｖｒ、−Ｖｒ＋Ｖｍが変化する。このため、ＥＬ素子に十分な発光駆動電圧を印加することができなくなるという問題が生じるが、上記実施形態のように各ＥＬ素子に予め変調電圧Ｖｍ分の充電を行っておくことにより、選択走査時には回り込み電流が流れないため、発光駆動用の電圧Ｖｒ、−Ｖｒ＋Ｖｍを安定させることができる。
【００４８】
なお、上記した実施形態における走査側ドライバＩＣ２、データ側ドライバＩＣ３、電源回路５〜７は、図示しないコントロール回路からの種々の制御信号によって制御される。
また、電源回路５〜７としては、上記したような単一の電源手段８２を用いずに、独立した電圧構成のものとすることもできる。但し、この場合には、正のフィールドにおいて、ＮチャンネルＦＥＴソース側共通線Ｌ２の電圧がＶｍより低下したときでもＰチャンネルＦＥＴソース側Ｌ１の電圧Ｖｒは変化しないため、走査側ドライバＩＣ２に印加される電圧がＶｒ−Ｖｍより大きくなる。また負のフィールドにおいて、ＰチャンネルＦＥＴソース側Ｌ１の電圧が接地電圧より高くなったときでもＮチャンネルＦＥＴソース側共通線Ｌ２の−Ｖｒ＋Ｖｍは変化しないため、走査側ドライバＩＣ２に印加される電圧がＶｒ−Ｖｍより大きくなる。
【００４９】
従って、この場合には、走査側ドライバＩＣ２の耐圧を大きくしておく必要があるが、図５に示すように、正のフィールドにおいて、走査電圧を印加するときにスイッチング素子５１をオン、スイッチング素子６２をオフするようにしておけば、ＮチャンネルＦＥＴソース側共通線Ｌ２の電圧をＶｍにすることができるため、走査側ドライバＩＣ２に印加される電圧をＶｒ−Ｖｍにすることができ、また負のフィールドにおいても、走査電圧を印加するときにスイッチング素子６１をオン、スイッチング素子５２をオフするようにしておけば、ＰチャンネルＦＥＴソース側Ｌ１の電圧を接地電圧にすることができるため、走査側ドライバＩＣ２に印加される電圧をＶｒ−Ｖｍにすることができる。このため、上記した走査側ドライバＩＣ２の耐圧の問題を解決することができる。
【００５０】
なお、この第１実施形態において、図６に示すように、走査電圧、データ電圧を、走査電極、データ電極の両側から印加するようにしてもよい。この場合、配線抵抗により駆動波形がなまるのを低減することができるため、選択走査後の画素への充電を短時間で行うことが可能になり、次の行の走査に移るまでの時間を短くすることができる。その結果、走査周波数を上げることができるため、輝度を大きくすることができる。
（第２実施形態）
次に、本発明の第２実施形態について説明する。この実施形態では、走査電圧パルスの印加終了直後に、全てのデータ電極３０１、３０２、３０３、…をハイインピーダンスにして、選択走査が終了した走査電極（以下、選択走査電極という）に接続されたＥＬ素子に蓄積された電荷を、選択走査されていない走査電極（以下、非選択走査電極という）に接続されたＥＬ素子に移動させ、そのＥＬ素子に回り込み電流を流して変調電圧Ｖｍ分の充電を行うようにしている。
【００５１】
このため、この実施形態においては、選択走査電極に接続された走査側ドライバＩＣ２におけるＰチャンネルＦＥＴをオンして選択走査電極に走査電圧パルスを印加した後、その選択走査電極に接続されたＮチャンネルＦＥＴをオンして選択走査電極に接続された各ＥＬ素子の放電を行うタイミングで、データ電極３０１、３０２、３０３、…をハイインピーダンスにしている。
【００５２】
具体的には、図３に示すデータ側ドライバＩＣ３の構成において、ＰＣバー信号を正フィールドではＨレベル、負フィールドではローレベルに固定して従来のものと同様のものとし、その代わりに、選択走査電極に接続された各ＥＬ素子を放電するとき、すなわち選択走査電極に接続された走査側ドライバＩＣ２におけるＮチャンネルＦＥＴをオンして放電を行うときに、ＯＥバー信号を、図７に示すようにＬレベルにして、全てのデータ電極３０１、３０２、３０３、…をハイインピーダンスにしている。すなわち、ＯＥバー信号がＬレベルになると、出力回路３１７におけるオアゲートの出力がＨレベル、アンドゲートの出力がＬレベルになって、データ側ドライバＩＣ３の出力段であるＰチャンネルＦＥＴ３１ａ、３２ａ、３３ａ、…、ＮチャンネルＦＥＴ３１ｂ、３２ｂ、３３ｂ、…が全てオフし、全てのデータ電極３０１、３０２、３０３、…がハイインピーダンスになる。
【００５３】
このように選択走査電極に走査電圧パルスを印加して選択走査電極に接続されたＥＬ素子の放電を行うときに、全てのデータ電極３０１、３０２、３０３、…をハイインピーダンスにすることによって、選択走査電極に接続されたＥＬ素子に蓄積された電荷を、非選択走査電極に接続されたＥＬ素子に移動させ、そのＥＬ素子に回り込み電流を流して変調電圧Ｖｍ分の充電を行うことができる。
【００５４】
すなわち、選択走査電極に走査電圧パルスが印加されると、その選択走査電極に接続された各ＥＬ素子の走査電極側にはプラスの電荷が蓄積され、データ電極側にはマイナスの電荷が蓄積される。そして、そのＥＬ素子に蓄積された電荷を放電するときに、走査電極側に蓄積されたプラスの電荷は、走査電極を介した放電経路の形成によって放電されるが、データ電極側に蓄積されたマイナスの電荷は、データ電極がハイインピーダンスになっているため、非選択電極に接続されたＥＬ素子に回り込む。その結果、そのＥＬ素子に回り込み電流が流れ、変調電圧Ｖｍ分充電される。
【００５５】
このように、この実施形態においても各ＥＬ素子に変調電圧Ｖｍ分の充電を行っているから、第１実施形態と同様、輝度ムラを低減することができる。この場合、選択走査に接続されたＥＬ素子に蓄積された電荷を利用して非選択電極に接続されたＥＬ素子に回り込み電流を流して充電を行うようにしているから、第１実施形態に比べて消費電力を少なくすることができる。
【００５６】
なお、データ電極３０１、３０２、３０３、…をハイインピーダンスにするタイミングは、非選択電極に接続されたＥＬ素子に変調電圧Ｖｍ分の充電ができるのであれば、選択走査電極に接続された各ＥＬ素子を放電するタイミングと異なっていてもよい。
また、この実施形態においても、第１実施形態と同様、正負のフィールドにおける１行目の走査開始前に全てのＥＬ素子に変調電圧Ｖｍ分の充電を行うようにしてもよい。
【図面の簡単な説明】
【図１】本発明の第１実施形態に係るＥＬ表示装置の構成図である。
【図２】図１に示すものの駆動タイミングチャートを示す図である。
【図３】データ側ドライバＩＣ３の具体的構成を示す図である。
【図４】走査電圧供給回路５、６、データ電圧供給回路７の具体的な構成を示す図である。
【図５】本発明の第１実施形態の変形例における駆動タイミングチャートを示す図である。
【図６】本発明の第１実施形態の変形例を示すＥＬ表示装置の構成図である。
【図７】本発明の第２実施形態における駆動タイミングチャートを示す図である。
【符号の説明】
１…ＥＬ表示パネル、２…走査側ドライバＩＣ、３…データ側ドライバＩＣ、５、６…走査電圧供給回路、７…データ電圧供給回路。
Claims (6)
- 複数の走査電極と複数のデータ電極を有し、前記走査電極と前記データ電極が交差する位置にて容量性の発光素子がマトリクス配置されてなる表示パネルと、
前記複数の走査電極に対し正負のフィールド毎に異なる極性にて選択的に走査電圧を出力して選択走査を行う走査電極駆動回路と、
前記複数のデータ電極に対しデータ電圧を出力するデータ電極駆動回路とを備え、
前記走査電圧と前記データ電圧の合成波形を前記発光素子に線順次走査方式で印加して表示を行うようにしたディスプレイ装置において、
前記データ電極駆動回路は、前記データ電圧として変調電圧と接地電圧のいずれかを前記データ電極に出力するようになっており、
前記走査電極駆動回路は、前記正のフィールドにおいて、前記走査電極の電圧を前記変調電圧と同じ電圧にするとともに、選択走査を行う走査電極に対して正極性の走査電圧を出力し、前記負のフィールドにおいて、前記走査電極の電圧を前記接地電圧にするとともに、選択走査を行う走査電極に対して前記正極性の走査電圧と前記変調電圧の差の電圧を接地電圧から引いた負極性の走査電圧を出力するようになっており、
前記走査電極駆動回路および前記データ電極駆動回路は、前記選択走査を行った後、次の選択走査を行う前に、前記選択走査が行われた走査電極に接続された発光素子に蓄積した電荷を放電する経路を形成するようになっており、
前記データ電極駆動回路は、前記放電後に、前記複数のデータ電極の電圧を、前記正フィールドにおいては前記接地電圧にし、前記負フィールドにおいては前記変調電圧にして、前記選択走査が行われた走査電極に接続された発光素子に前記変調電圧分の電圧を充電するようになっていることを特徴とするディスプレイ装置。 - 前記複数の走査電極のうち１行目の走査電極に対して選択走査を行う前に、全ての発光素子に前記変調電圧分の電圧が充電されるようになっていることを特徴とする請求項１に記載のディスプレイ装置。
- 前記複数の走査電極または前記複数のデータ電極のそれぞれは両端から同時に電圧が印加されるようになっていることを特徴とする請求項１または２に記載のディスプレイ装置。
- 複数の走査電極と複数のデータ電極を有し、前記走査電極と前記データ電極が交差する位置にて容量性の発光素子がマトリクス配置されてなる表示パネルと、
前記複数の走査電極に対し選択的に走査電圧を出力して選択走査を行う走査電極駆動回路と、
前記複数のデータ電極に対しデータ電圧を出力するデータ電極駆動回路とを備え、
前記走査電圧と前記データ電圧の合成波形を前記発光素子に線順次走査方式で印加して表示を行うようにしたディスプレイ装置において、
前記選択走査が終了した後、次の選択走査を行う前に、前記複数のデータ電極をハイインピーダンスにして、前記選択走査が行われていない走査電極に接続された発光素子に充電が行われるようにしたことを特徴とするディスプレイ装置。 - 前記選択走査が行われた走査電極には、前記選択走査の終了後、次の選択走査を行う前に、前記選択走査が行われた走査電極に接続された発光素子に蓄積された電荷を放電する経路が形成されるようになっており、前記複数のデータ電極は、前記放電経路の形成と同じタイミングでハイインピーダンスになるようになっていることを特徴とする請求項４に記載のディスプレイ装置。
- 複数の走査電極と複数のデータ電極を有し、前記走査電極と前記データ電極が交差する位置にて容量性の発光素子がマトリクス配置されてなる表示パネルと、
前記複数の走査電極に対し正負のフィールド毎に異なる極性にて選択的に走査電圧を出力して選択走査を行う走査電極駆動回路と、
前記複数のデータ電極に対しデータ電圧を出力するデータ電極駆動回路とを備え、
前記走査電圧と前記データ電圧の合成波形を前記発光素子に線順次走査方式で印加して表示を行うようにしたディスプレイ装置において、
前記データ電極駆動回路は、前記データ電圧として変調電圧と接地電圧のいずれかを前記データ電極に出力するようになっており、
前記走査電極駆動回路は、前記正のフィールドにおいて、前記走査電極の電圧を前記変調電圧と同じ電圧にするとともに、選択走査を行う走査電極に対して正極性の走査電圧を出力し、前記負のフィールドにおいて、前記走査電極の電圧を前記接地電圧にするとともに、選択走査を行う走査電極に対して前記正極性の走査電圧と前記変調電圧の差の電圧を接地電圧から引いた負極性の走査電圧を出力するようになっており、
前記走査電極駆動回路は、前記選択走査を行った後、次の選択走査を行う前に、前記選択走査が行われた走査電極に接続された発光素子に蓄積した電荷を放電する経路を形成するようになっており、
前記データ電極駆動回路は、前記放電経路の形成と同じタイミングで前記複数のデータ電極をハイインピーダンスにして、前記選択走査が行われていない走査電極に接続された発光素子に充電を行うようになっていることを特徴とするディスプレイ装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09213099A JP4081912B2 (ja) | 1999-03-31 | 1999-03-31 | ディスプレイ装置 |
| US09/538,267 US6175193B1 (en) | 1999-03-31 | 2000-03-30 | Electroluminescent display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09213099A JP4081912B2 (ja) | 1999-03-31 | 1999-03-31 | ディスプレイ装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007283464A Division JP5012422B2 (ja) | 2007-10-31 | 2007-10-31 | ディスプレイ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000284750A JP2000284750A (ja) | 2000-10-13 |
| JP4081912B2 true JP4081912B2 (ja) | 2008-04-30 |
Family
ID=14045861
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09213099A Expired - Fee Related JP4081912B2 (ja) | 1999-03-31 | 1999-03-31 | ディスプレイ装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6175193B1 (ja) |
| JP (1) | JP4081912B2 (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3341735B2 (ja) * | 1999-10-05 | 2002-11-05 | 日本電気株式会社 | 有機薄膜ｅｌ表示装置の駆動装置とその駆動方法 |
| JP3485175B2 (ja) * | 2000-08-10 | 2004-01-13 | 日本電気株式会社 | エレクトロルミネセンスディスプレイ |
| JP4612947B2 (ja) | 2000-09-29 | 2011-01-12 | 日立プラズマディスプレイ株式会社 | 容量性負荷駆動回路およびそれを用いたプラズマディスプレイ装置 |
| TW502235B (en) * | 2001-05-24 | 2002-09-11 | Acer Display Tech Inc | Drive circuit and its drive method or address electrode of plasma display |
| JP5028723B2 (ja) | 2001-08-16 | 2012-09-19 | 奇美電子股▲ふん▼有限公司 | 薄膜トランジスタ、該薄膜トランジスタの製造方法、該薄膜トランジスタを含むアレイ基板、表示装置および該表示装置の駆動方式 |
| JP2005535914A (ja) * | 2002-08-12 | 2005-11-24 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | エレクトロルミネセントディスプレイ |
| JP2004302070A (ja) * | 2003-03-31 | 2004-10-28 | Tohoku Pioneer Corp | 発光表示パネルの駆動装置 |
| JP4517605B2 (ja) * | 2003-08-22 | 2010-08-04 | Ｔｄｋ株式会社 | 画像表示装置およびその駆動方法 |
| KR100514182B1 (ko) * | 2003-09-08 | 2005-09-13 | 삼성에스디아이 주식회사 | 유기전계발광표시장치 |
| JP2007513365A (ja) * | 2003-11-14 | 2007-05-24 | ユニ−ピクセル ディスプレイズ， インコーポレイテッド | ディスプレイにおけるシンプルマトリクスアドレス指定 |
| JP4714681B2 (ja) * | 2004-04-21 | 2011-06-29 | 株式会社ブリヂストン | 情報表示装置の駆動方法およびそれを用いる情報表示装置 |
| US9232587B2 (en) | 2011-09-30 | 2016-01-05 | Advanced Analogic Technologies, Inc. | Low cost LED driver with integral dimming capability |
| US9288861B2 (en) | 2011-12-08 | 2016-03-15 | Advanced Analogic Technologies Incorporated | Serial lighting interface with embedded feedback |
| US8779696B2 (en) * | 2011-10-24 | 2014-07-15 | Advanced Analogic Technologies, Inc. | Low cost LED driver with improved serial bus |
| US9613561B2 (en) * | 2012-11-12 | 2017-04-04 | Nichia Corporation | Display apparatus and method for controlling display apparatus |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0634151B2 (ja) * | 1985-06-10 | 1994-05-02 | シャープ株式会社 | 薄膜ｅｌ表示装置の駆動回路 |
| JPH07109798B2 (ja) * | 1987-01-06 | 1995-11-22 | シャープ株式会社 | 薄膜ｅｌ表示装置の駆動回路 |
| JPH0746266B2 (ja) * | 1987-06-17 | 1995-05-17 | シャープ株式会社 | 薄膜ｅｌディスプレイユニットの駆動方法および駆動回路 |
| JPH01307797A (ja) | 1988-06-07 | 1989-12-12 | Sharp Corp | 薄膜エレクトロルミネッセンス表示装置の駆動方法 |
| US5847516A (en) * | 1995-07-04 | 1998-12-08 | Nippondenso Co., Ltd. | Electroluminescent display driver device |
| JP3077579B2 (ja) * | 1996-01-30 | 2000-08-14 | 株式会社デンソー | Ｅｌ表示装置 |
-
1999
- 1999-03-31 JP JP09213099A patent/JP4081912B2/ja not_active Expired - Fee Related
-
2000
- 2000-03-30 US US09/538,267 patent/US6175193B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6175193B1 (en) | 2001-01-16 |
| JP2000284750A (ja) | 2000-10-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5973456A (en) | Electroluminescent display device having uniform display element column luminosity | |
| US6380689B1 (en) | Driving apparatus for active matrix type luminescent panel | |
| JP4081912B2 (ja) | ディスプレイ装置 | |
| US7358935B2 (en) | Display device of digital drive type | |
| US6121943A (en) | Electroluminescent display with constant current control circuits in scan electrode circuit | |
| US7619621B2 (en) | Display apparatus having precharge capability | |
| EP1600924A1 (en) | Line scan drivers for an OLED display | |
| US7012587B2 (en) | Matrix display device, matrix display driving method, and matrix display driver circuit | |
| US6737813B2 (en) | EL element drive circuit and display panel | |
| US6771235B2 (en) | Apparatus and method for driving display panel | |
| US6271812B1 (en) | Electroluminescent display device | |
| JP2005122142A (ja) | 予備充電が選択的に行われる電界発光ディスプレイパネルの駆動方法 | |
| JP2003345307A (ja) | 表示装置およびその駆動方法 | |
| US7119769B2 (en) | Active matrix type organic EL panel drive circuit and organic EL display device | |
| KR100656720B1 (ko) | 용량성 발광 소자의 구동장치 | |
| US20040233142A1 (en) | Display device | |
| JP3953544B2 (ja) | Ｅｌ表示装置 | |
| JP5012422B2 (ja) | ディスプレイ装置 | |
| JP2914234B2 (ja) | Ｅｌ表示装置 | |
| JP3879275B2 (ja) | マトリクス型表示装置 | |
| JP3598664B2 (ja) | Ｅｌ表示装置 | |
| JP3598650B2 (ja) | Ｅｌ表示装置 | |
| JP2897695B2 (ja) | Ｅｌ素子の駆動装置 | |
| US20040207579A1 (en) | Display device | |
| US6317107B1 (en) | EL display device with dielectric breakdown inhibiting feature |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050509 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070411 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070703 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070809 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070904 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071031 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20071107 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071211 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071214 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080122 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080204 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110222 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120222 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130222 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140222 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |