JPH0296257A - 主記憶装置の診断方式 - Google Patents
主記憶装置の診断方式Info
- Publication number
- JPH0296257A JPH0296257A JP63248053A JP24805388A JPH0296257A JP H0296257 A JPH0296257 A JP H0296257A JP 63248053 A JP63248053 A JP 63248053A JP 24805388 A JP24805388 A JP 24805388A JP H0296257 A JPH0296257 A JP H0296257A
- Authority
- JP
- Japan
- Prior art keywords
- address
- data
- diagnostic
- memory
- access
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002405 diagnostic procedure Methods 0.000 claims description 4
- 230000007547 defect Effects 0.000 abstract description 3
- 230000006870 function Effects 0.000 abstract description 3
- 238000003745 diagnosis Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000002950 deficient Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 1
- 238000004092 self-diagnosis Methods 0.000 description 1
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は主記憶装置の診断方式に関し、特にアドレス情
報の診断機能に関する。
報の診断機能に関する。
従来、この種の主記憶装置の診断方式は、中央処理装置
からのメモリ・チップへの書き込みと読み出し動作を実
施し、読み出したデータが書き込んだデータと同じであ
るかどうかで判断していた。
からのメモリ・チップへの書き込みと読み出し動作を実
施し、読み出したデータが書き込んだデータと同じであ
るかどうかで判断していた。
上述した従来の主記憶装置の診断方式は、書き込みデー
タと読み出しデータとの比較で判断しているので、診断
エラーが発生した場合にアドレス系の不良なのか、又は
メモリ・チップを含むメモリ部の不良なのかの区別は不
可能でありかっ、アドレス系に着目した診断プログラム
を作成することも非常に難しくさらにアドレスの不良ビ
ットの特定も難しい。
タと読み出しデータとの比較で判断しているので、診断
エラーが発生した場合にアドレス系の不良なのか、又は
メモリ・チップを含むメモリ部の不良なのかの区別は不
可能でありかっ、アドレス系に着目した診断プログラム
を作成することも非常に難しくさらにアドレスの不良ビ
ットの特定も難しい。
本発明の主記憶装置の診断方式は、診断モードでのアク
セス状態を示す診断モード・フラグとアクセス要求アド
レスを保持するアドレス・ラッチ手段及びメモリ部から
の通常読み出しデータかアドレス・ラッチ手段内に保持
されているアクセス要求アドレス情報かのどちらかを選
択してデータ・バスに出力するデータ・セレクト手段と
を有している。
セス状態を示す診断モード・フラグとアクセス要求アド
レスを保持するアドレス・ラッチ手段及びメモリ部から
の通常読み出しデータかアドレス・ラッチ手段内に保持
されているアクセス要求アドレス情報かのどちらかを選
択してデータ・バスに出力するデータ・セレクト手段と
を有している。
次に、本発明について図面を参照して説明する。
第1図は、本発明の一実施例を用いる主記憶装置を含む
システムを示すブロック図である。第1図において、本
発明の一実施例は中央処理装置(CPU)2とダイレク
ト・メモリ・アクセス機能を持った複数の制御装置3と
からシステム・バス4を介して主記憶装置1をアクセス
するように構成されている。
システムを示すブロック図である。第1図において、本
発明の一実施例は中央処理装置(CPU)2とダイレク
ト・メモリ・アクセス機能を持った複数の制御装置3と
からシステム・バス4を介して主記憶装置1をアクセス
するように構成されている。
第2図は本発明の一実施例における主記憶装置1を示す
ブロック図である。第2図において、主記憶装置1はシ
ステム・バス4からの要求アドレス9を保持するアドレ
ス・ラッチ5.メモリ・チップとその制御部からなるメ
モリ部6.コマンド又は特殊アクセス指示10によりセ
ット、リセット可能な診断モード・フラグ7および診断
モード・フラグにてアドレス・ラッチ内のアドレス情報
13とメモリ部6からの読み出しデータ12との選択を
実施し、データ出力11をシステム・バスに出力するデ
ータ・セレクタ8から構成されている。
ブロック図である。第2図において、主記憶装置1はシ
ステム・バス4からの要求アドレス9を保持するアドレ
ス・ラッチ5.メモリ・チップとその制御部からなるメ
モリ部6.コマンド又は特殊アクセス指示10によりセ
ット、リセット可能な診断モード・フラグ7および診断
モード・フラグにてアドレス・ラッチ内のアドレス情報
13とメモリ部6からの読み出しデータ12との選択を
実施し、データ出力11をシステム・バスに出力するデ
ータ・セレクタ8から構成されている。
主記憶装置1は、中央処理装置2からのメモリ・アクセ
ス及び各制御装置3からのダイレクト・メモリ・アクセ
ス機能にてデータ・バス4を介してアクセスされる。こ
の時メモリ・アクセスの要求アドレスは、アドレス・ラ
ッチ5にラッチされる。このアクセスがリード・アクセ
スの場合は主記憶装置1内の診断モード・フラグ7を調
ベリセット状態の場合はアドレス・ラッチ5のアドレス
情報13によりメモリ部6から通常の読み出しデータが
データ・ライン12に出力され、さらにデータ・セレク
タ8もこのデータ・ライン12をセレクトすることによ
り通常のリード・アクセスが実行される。しかし診断モ
ード・フラグ7がセット状態になっている時は、データ
・セレクタ8はアドレス・ラッチ5からのアドレス情報
13をセレクトしてデータ・バスへ出力する。
ス及び各制御装置3からのダイレクト・メモリ・アクセ
ス機能にてデータ・バス4を介してアクセスされる。こ
の時メモリ・アクセスの要求アドレスは、アドレス・ラ
ッチ5にラッチされる。このアクセスがリード・アクセ
スの場合は主記憶装置1内の診断モード・フラグ7を調
ベリセット状態の場合はアドレス・ラッチ5のアドレス
情報13によりメモリ部6から通常の読み出しデータが
データ・ライン12に出力され、さらにデータ・セレク
タ8もこのデータ・ライン12をセレクトすることによ
り通常のリード・アクセスが実行される。しかし診断モ
ード・フラグ7がセット状態になっている時は、データ
・セレクタ8はアドレス・ラッチ5からのアドレス情報
13をセレクトしてデータ・バスへ出力する。
又診断モード・フラグ7は中央処理装置2または各入出
力制御装置3からのコマンドか特別なアドレス指定によ
るアクセス指示にてセット、リセットが可能である。こ
のように本実施例はモード・フラグ7をセットしておい
て、主記憶装置にリード・アクセスを実行すれば、アク
セスを要求したアドレス情報がデータ・バスを介して読
み取れることになる。
力制御装置3からのコマンドか特別なアドレス指定によ
るアクセス指示にてセット、リセットが可能である。こ
のように本実施例はモード・フラグ7をセットしておい
て、主記憶装置にリード・アクセスを実行すれば、アク
セスを要求したアドレス情報がデータ・バスを介して読
み取れることになる。
以上説明したように本発明は、主記憶装置内にアドレス
・ラッチ手段と診断モード・フラグ及びメモリ部からの
読み出しデータかアドレス・ラッチ出力かのどちらかを
診断モード・フラグの状態によって選択しデータ・バス
に出力するデータ・セレクト手段を有することにより、
主記憶装置に対するメモリ・アクセス動作の診断をメモ
リ制御部やメモリ・チップから切り離し、システム・バ
スと前記アドレス・ラッチ手段、データセレクト手段に
てループを構成し、診断メモリ・リード・アクセス(診
断モード・フラグがセット状態でのメモリ・リード)に
て主記憶装置が受は取ったアドレス情報をリード・デー
タとして中央処理装置等が受は取り、自分が出力したア
ドレス情報とリード・データとして戻ってきたアドレス
情報との比較にて、アドレスとデータ・バス及び主記憶
装置のアドレス・ラッチ部のみの診断を実施できる。
・ラッチ手段と診断モード・フラグ及びメモリ部からの
読み出しデータかアドレス・ラッチ出力かのどちらかを
診断モード・フラグの状態によって選択しデータ・バス
に出力するデータ・セレクト手段を有することにより、
主記憶装置に対するメモリ・アクセス動作の診断をメモ
リ制御部やメモリ・チップから切り離し、システム・バ
スと前記アドレス・ラッチ手段、データセレクト手段に
てループを構成し、診断メモリ・リード・アクセス(診
断モード・フラグがセット状態でのメモリ・リード)に
て主記憶装置が受は取ったアドレス情報をリード・デー
タとして中央処理装置等が受は取り、自分が出力したア
ドレス情報とリード・データとして戻ってきたアドレス
情報との比較にて、アドレスとデータ・バス及び主記憶
装置のアドレス・ラッチ部のみの診断を実施できる。
又診断モード・フラグは、コマンド又は特殊アドレス指
定のメモリ・アクセスにてダイナミックにセット・リセ
ットできるためメモリ障害が発生した時に、中央処理装
置からフラグをセットしてメモリ部とバス・インタフェ
イスを分離して自己診断を実行できる効果がある。又ア
ドレスの各ビットに注目した診断プログラムを容易に作
成できる効果もある。
定のメモリ・アクセスにてダイナミックにセット・リセ
ットできるためメモリ障害が発生した時に、中央処理装
置からフラグをセットしてメモリ部とバス・インタフェ
イスを分離して自己診断を実行できる効果がある。又ア
ドレスの各ビットに注目した診断プログラムを容易に作
成できる効果もある。
第1図は本発明の一実施例におけるシステム全体を示す
ブロック図、第2図は本発明の一実施例の主記憶装置を
示すブロック図である。 1・・・主記憶装置、2・・・中央処理装置(CPU)
、3・・・ダイレクト・メモリ・アクセス制御装置、4
・・・システム・バス、5・・・アドレス・ラッチ、6
・・・メモリ部、7・・・診断モード・フラグ、8・・
・データ・セレクタ、9・・・アクセス要求アドレス、
10・・・コマンド又は特殊アクセス指示(診断モード
・フラグのセット・リセット指示)、11・・・リード
・データ、12・・・メモリ部からの読み出しデータ、
13・・・アドレス・ラッチ出力(ラッチされたアドレ
ス情報)。
ブロック図、第2図は本発明の一実施例の主記憶装置を
示すブロック図である。 1・・・主記憶装置、2・・・中央処理装置(CPU)
、3・・・ダイレクト・メモリ・アクセス制御装置、4
・・・システム・バス、5・・・アドレス・ラッチ、6
・・・メモリ部、7・・・診断モード・フラグ、8・・
・データ・セレクタ、9・・・アクセス要求アドレス、
10・・・コマンド又は特殊アクセス指示(診断モード
・フラグのセット・リセット指示)、11・・・リード
・データ、12・・・メモリ部からの読み出しデータ、
13・・・アドレス・ラッチ出力(ラッチされたアドレ
ス情報)。
Claims (1)
- 中央処理装置からのメモリ・アクセス及び入出力制御装
置からのダイレクト・メモリ・アクセスにより書き込み
、読み出しが実行される主記憶装置において、診断モー
ドでのアクセス状態であることを示しかつ、コマンドに
てセット・リセットが可能な診断モード・フラグとアク
セス要求アドレスを保持するアドレス・ラッチ手段及び
メモリ部からの通常読み出しデータが前記アドレス・ラ
ッチ手段に収容されたアドレス情報かのどちらかを選択
してデータ・バスに出力するデータ・セレクト手段を有
することを特徴とする主記憶装置の診断方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63248053A JPH0296257A (ja) | 1988-09-30 | 1988-09-30 | 主記憶装置の診断方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63248053A JPH0296257A (ja) | 1988-09-30 | 1988-09-30 | 主記憶装置の診断方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0296257A true JPH0296257A (ja) | 1990-04-09 |
Family
ID=17172499
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63248053A Pending JPH0296257A (ja) | 1988-09-30 | 1988-09-30 | 主記憶装置の診断方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0296257A (ja) |
-
1988
- 1988-09-30 JP JP63248053A patent/JPH0296257A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2001167005A (ja) | メモリ診断方法とメモリ診断回路および半導体記憶装置 | |
JPH0296257A (ja) | 主記憶装置の診断方式 | |
JPS592058B2 (ja) | 記憶装置 | |
JP2533170Y2 (ja) | 診断デ−タ取込み装置 | |
JP2642975B2 (ja) | Eeprom内蔵ワンチップマイクロコンピュータ | |
JPH07110790A (ja) | メモリ診断装置 | |
JP2002032352A (ja) | マルチプロセッサシステム | |
JPH0635747A (ja) | デバッグ支援装置 | |
JPH0217555A (ja) | メモリ診断方式 | |
JP3036449B2 (ja) | メモリ診断装置 | |
JPS6013497B2 (ja) | キャッシュメモリの診断方法 | |
JPH04372025A (ja) | アクセスビットつき記憶装置 | |
JPS63288345A (ja) | 数値制御装置 | |
JPH0315948A (ja) | アドレスバス試験方式 | |
JPS61261900A (ja) | 半導体集積回路装置 | |
JPS59167766A (ja) | メモリアクセス方式 | |
JPH09134209A (ja) | プログラマブルコントローラにおける入出力処理値トレース方法およびプログラマブルコントローラ | |
JPH11242637A (ja) | Lsi記憶素子監視装置 | |
JPS63298176A (ja) | Icテストシステム | |
JP2002091795A (ja) | キャッシュ制御装置 | |
JPH04106647A (ja) | メモリ診断方式 | |
JPH01287741A (ja) | レジスタ・アクセス方式 | |
JPH07191871A (ja) | システム診断方式 | |
JPH0319573B2 (ja) | ||
JPH05100894A (ja) | トレースメモリ付lsi |