JPH03252993A - Ｅ↑２ｐｒｏｍの情報書込み装置 - Google Patents
Ｅ↑２ｐｒｏｍの情報書込み装置Info
- Publication number
- JPH03252993A JPH03252993A JP2047166A JP4716690A JPH03252993A JP H03252993 A JPH03252993 A JP H03252993A JP 2047166 A JP2047166 A JP 2047166A JP 4716690 A JP4716690 A JP 4716690A JP H03252993 A JPH03252993 A JP H03252993A
- Authority
- JP
- Japan
- Prior art keywords
- write
- information
- writing
- proms
- e2prom
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims abstract description 8
- 101100521334 Mus musculus Prom1 gene Proteins 0.000 claims abstract 6
- 230000004044 response Effects 0.000 claims description 3
- 238000000034 method Methods 0.000 abstract description 13
- 238000010586 diagram Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Landscapes
- Read Only Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、電気的に消去可能なＥ２ＰＲＯＭ （ＥＥＰ
ＲＯＭとも称す）に対する情報書込み装置に関する。
ＲＯＭとも称す）に対する情報書込み装置に関する。
［従来の技術〕
中央を寅算処理装置（ｃｐｕ）の実行対象の演算プログ
ラムを格納しておくメモリとして、不揮発性で、かつ、
電気的に消去可能なＥ２ＰＲＯＭが知られている。Ｅ２
ＰＲＯＭの書き込みはページ書き込みを用いているので
、書き込み装置にアドレス指定された書き込み対象の１
ペ一ジ分の情報をメモリ内のレジスタに保持し、このレ
ジスタに保持されている情報を各対応のアドレスのメモ
リセルに記憶させて行く。このＥ２ＰＲＯＭに対して記
憶内容を全面的に書き換える場合、８にバイトのＥ２Ｐ
ＲＯＭで約２〜３秒の時間を要し、書き込み時間がラン
ダムアクセスメモリ（ＲＡＭ）に比べると非常に長くな
るという欠点があった。
ラムを格納しておくメモリとして、不揮発性で、かつ、
電気的に消去可能なＥ２ＰＲＯＭが知られている。Ｅ２
ＰＲＯＭの書き込みはページ書き込みを用いているので
、書き込み装置にアドレス指定された書き込み対象の１
ペ一ジ分の情報をメモリ内のレジスタに保持し、このレ
ジスタに保持されている情報を各対応のアドレスのメモ
リセルに記憶させて行く。このＥ２ＰＲＯＭに対して記
憶内容を全面的に書き換える場合、８にバイトのＥ２Ｐ
ＲＯＭで約２〜３秒の時間を要し、書き込み時間がラン
ダムアクセスメモリ（ＲＡＭ）に比べると非常に長くな
るという欠点があった。
したがって、プログラム格納用に複数個のＥ２ＰＲＯＭ
を用いると、従来では１つのＥ２ＰＲＯＭの書き込みが
終了した後、次のＥ２ＰＲＯＭの書き込みを行うので、
全てのＥ２ＰＲＯＭの書換えに数十秒という多大の時間
がかかるという不具合が従来のＥ２ＰＲＯＭの書込み装
置にはあった。
を用いると、従来では１つのＥ２ＰＲＯＭの書き込みが
終了した後、次のＥ２ＰＲＯＭの書き込みを行うので、
全てのＥ２ＰＲＯＭの書換えに数十秒という多大の時間
がかかるという不具合が従来のＥ２ＰＲＯＭの書込み装
置にはあった。
そこで、本発明の目的は、このような不具合を解消し、
従来のＥ２ＰＲＯＭ自身の回路変更を行うことなく、複
数のＥ２ＰＲＯＭに渡る記憶内容の書き換え時間を短縮
させることが可能なＥ２ＰＲＯＭの情報書込み装置を提
供することにある。
従来のＥ２ＰＲＯＭ自身の回路変更を行うことなく、複
数のＥ２ＰＲＯＭに渡る記憶内容の書き換え時間を短縮
させることが可能なＥ２ＰＲＯＭの情報書込み装置を提
供することにある。
Ｅ２ＰＲＯＭに記憶されたことを検出する書込み終了検
出手段と、該書込み終了検出手段の書込終了の検出に応
じて次回の書込みを前記書込み指示手段に指令する制御
手段とを具えたことを特徴とする。
出手段と、該書込み終了検出手段の書込終了の検出に応
じて次回の書込みを前記書込み指示手段に指令する制御
手段とを具えたことを特徴とする。
〔作 用１
本発明では、複数のＥ２ＰＲＯＭに対して並列的に情報
の書き込みを行うようにしたので、従来の直列的な書き
込み処理に比べて、Ｅ２ＰＲＯＭの個数に反比例した時
間で書き込み処理を終了することができる。
の書き込みを行うようにしたので、従来の直列的な書き
込み処理に比べて、Ｅ２ＰＲＯＭの個数に反比例した時
間で書き込み処理を終了することができる。
このような目的を達成するために、本発明は、複数のＥ
２ＰＲＯＭに記憶すべき情報を、前記複数のＥ２ＰＲＯ
Ｍ毎に予め分割し、当該分割した各情報を一定容量単位
で前記複数のＥ２ＰＲＯＭにほぼ同時に送信すると共に
書込みの指示を行う書込み指示手段と、当該書込みの指
示された情報が前記複数の［実施例］ 以下、図面を参照して本発明実施例を詳細に説明する。
２ＰＲＯＭに記憶すべき情報を、前記複数のＥ２ＰＲＯ
Ｍ毎に予め分割し、当該分割した各情報を一定容量単位
で前記複数のＥ２ＰＲＯＭにほぼ同時に送信すると共に
書込みの指示を行う書込み指示手段と、当該書込みの指
示された情報が前記複数の［実施例］ 以下、図面を参照して本発明実施例を詳細に説明する。
第１図は本発明実施例の基本構成を示す。
第１図において、複数のＥ２ＰＲＯＭ２００に記憶すべ
き情報を、前記複数のＥ２ＰＲＯＭ毎に予め分割しであ
る。１００は、分割した各情報を一定容量単位で前記複
数のＥ２ＰＲＯＭにほぼ同時に送信すると共に書き込み
の指示を行う書込指示手段である。
き情報を、前記複数のＥ２ＰＲＯＭ毎に予め分割しであ
る。１００は、分割した各情報を一定容量単位で前記複
数のＥ２ＰＲＯＭにほぼ同時に送信すると共に書き込み
の指示を行う書込指示手段である。
３００は当該書込みの指示された情報が上記複数のＥ２
ＰＲＯＭに記憶されたことを検出する書込終了検出手段
である。
ＰＲＯＭに記憶されたことを検出する書込終了検出手段
である。
４００は上記書込終了検出手段の書込み終了の検出に応
じて次回の書込みを上記書込み指示手段に指令する制御
手段である。
じて次回の書込みを上記書込み指示手段に指令する制御
手段である。
第２図は本発明実施例における回路構成を示す。
第２図において、ＣＰＵｌ０ 、第１ Ｅ２ＦＲＯＭ２
０．第２Ｅ２ＰＲＯＭ３０およびデコーダ４０が共通に
バス接続されている。ＣＰＵｌ０は第１および第２ Ｅ
２ＰＲＯＭ２０．３０に対してアドレス信号線４−１に
よりアドレス指定を行い、アクセス（読み書き）対象の
データをデータ！！β−２に送出する。また、書き込み
および読出しの指示を表わすリード／ライト信号をリー
ド／ライト信号線β−３に送出する。
０．第２Ｅ２ＰＲＯＭ３０およびデコーダ４０が共通に
バス接続されている。ＣＰＵｌ０は第１および第２ Ｅ
２ＰＲＯＭ２０．３０に対してアドレス信号線４−１に
よりアドレス指定を行い、アクセス（読み書き）対象の
データをデータ！！β−２に送出する。また、書き込み
および読出しの指示を表わすリード／ライト信号をリー
ド／ライト信号線β−３に送出する。
本実施例ではＣＰＵｌ０がＥ２ＰＲＯＭ２０．３０に対
する情報書き込み装置として動作する。
する情報書き込み装置として動作する。
第１および第２ Ｅ２ＦＲＯＭ２０．３０には従来周知
のものを使用することが可能であり、それぞれラッヂ回
路２１．３１を有し、ｌページ分のデータを保持記憶し
、最初に指定されたアドレスから順次にデータを対応ア
ドレスのメモリセルに書き込む。
のものを使用することが可能であり、それぞれラッヂ回
路２１．３１を有し、ｌページ分のデータを保持記憶し
、最初に指定されたアドレスから順次にデータを対応ア
ドレスのメモリセルに書き込む。
デコーダ４０はＣＰＵｌ０の発生したアドレス信号を信
号解読し、アドレスと対応のＥ２ＰＲＯＭにチップセレ
クト（Ｃ／Ｓ）信号を発生し、そのＥ２ＰＲＯＭを動作
可能状態に設定する。
号解読し、アドレスと対応のＥ２ＰＲＯＭにチップセレ
クト（Ｃ／Ｓ）信号を発生し、そのＥ２ＰＲＯＭを動作
可能状態に設定する。
このような回路におけるプログラム情報の書き換え処理
について第３図のフローヂャートを参照して説明する。
について第３図のフローヂャートを参照して説明する。
第３図は、第２図のＣＰＵｌ０の実行する制御手順を示
す。
す。
なお、２つのＥ２ＰＲＯＭ２０．３０にまたがって書き
込むべきプログラム情報が不図示のワークメモリに予め
記憶されているものとする。
込むべきプログラム情報が不図示のワークメモリに予め
記憶されているものとする。
ＣＰＵｌ０はプログラム情報の書き換えについて指示を
外部入力すると、第３図の制御手順を開始する。
外部入力すると、第３図の制御手順を開始する。
すなわち、ＣＰＵｌ０はプログラム情報のステップ数等
によりプログラム情報の容量がＥ２ＰＲＯＭ２０．３０
の２つにまたがることを確認する（ステップＳｌの肯定
判定）。次にＣＰＵｌ０はワークメモリから第１Ｅ２Ｐ
ＲＯＭ２０への書き込みの対象の１ペ一ジ分のプログラ
ム情報を読出して、第１ Ｅ２ＰＲＯＭ２０にバスを介
して送信する。また、ライト信号（書込み指示信号）を
も発生する。したがってこの時のＣＰＵｌ０は書込み指
示手段として動作する。さらに、このとき、ページの最
終アドレスのプログラム情報がＣＰＵｌ０内の内部第２
レジスタに一時保存される（ステップＳ２）。
によりプログラム情報の容量がＥ２ＰＲＯＭ２０．３０
の２つにまたがることを確認する（ステップＳｌの肯定
判定）。次にＣＰＵｌ０はワークメモリから第１Ｅ２Ｐ
ＲＯＭ２０への書き込みの対象の１ペ一ジ分のプログラ
ム情報を読出して、第１ Ｅ２ＰＲＯＭ２０にバスを介
して送信する。また、ライト信号（書込み指示信号）を
も発生する。したがってこの時のＣＰＵｌ０は書込み指
示手段として動作する。さらに、このとき、ページの最
終アドレスのプログラム情報がＣＰＵｌ０内の内部第２
レジスタに一時保存される（ステップＳ２）。
次に、ＣＰＵｌ０はワークメモリから第２ Ｅ２ＰＲＯ
Ｍへ書き込むべき１ペ一ジ分のプログラム情報を読出し
て、第２ Ｅ２ＰＲＯＭ３０に送信し、ライト信号を発
生する。このとき、ページの最終アドレスのプログラム
情報がＣＰＵ内の内部第２レジスタに一時保存される（
ステップＳ３）。
Ｍへ書き込むべき１ペ一ジ分のプログラム情報を読出し
て、第２ Ｅ２ＰＲＯＭ３０に送信し、ライト信号を発
生する。このとき、ページの最終アドレスのプログラム
情報がＣＰＵ内の内部第２レジスタに一時保存される（
ステップＳ３）。
ＣＰＵｌ０側からの１ペ一ジ分のプログラム情報を第１
および第２ Ｅ２ＰＲＯＭ２０．３０においてほぼ同時
に受信すると、この受信情報は内部ラッチ回路２１゜３
１によりそれぞれ、−時記憶された後、メモリセルに書
き込まれる。第１および第２ Ｅ２ＰＲＯＭ２０．３０
内において、それぞれプログラム情報が書き込まれてい
る間、ＣＰＵｌ０では、書き込みを行ったページの最終
アドレスの記憶情報の読出しを第１Ｅ２ＰＲＯＭ２０、
次に第２ Ｅ２ＰＲＯＭ３０に対して、繰り返し行う。
および第２ Ｅ２ＰＲＯＭ２０．３０においてほぼ同時
に受信すると、この受信情報は内部ラッチ回路２１゜３
１によりそれぞれ、−時記憶された後、メモリセルに書
き込まれる。第１および第２ Ｅ２ＰＲＯＭ２０．３０
内において、それぞれプログラム情報が書き込まれてい
る間、ＣＰＵｌ０では、書き込みを行ったページの最終
アドレスの記憶情報の読出しを第１Ｅ２ＰＲＯＭ２０、
次に第２ Ｅ２ＰＲＯＭ３０に対して、繰り返し行う。
次に読出しの情報と、内部第１．第２レジスタにに記憶
しであるプログラム情報との一致比較をＣＰＵｌ０で行
う。各Ｅ２ＰＲＯＭ２０．３０内のメモリセルへのプロ
グラム情報の書き込みが終了していれば、読み出しの情
報とＣＰＵｌ０内の書き込み時の情報が一致する。この
一致判定の結果に基き、第１および第２ Ｅ２ＰＲＯＭ
２０．３０での書き込みの終了をＣＰＵｌ０が検出する
ことができる。このときのＣＰＵｌ０は書き込み終了検
出手段として動作する。
しであるプログラム情報との一致比較をＣＰＵｌ０で行
う。各Ｅ２ＰＲＯＭ２０．３０内のメモリセルへのプロ
グラム情報の書き込みが終了していれば、読み出しの情
報とＣＰＵｌ０内の書き込み時の情報が一致する。この
一致判定の結果に基き、第１および第２ Ｅ２ＰＲＯＭ
２０．３０での書き込みの終了をＣＰＵｌ０が検出する
ことができる。このときのＣＰＵｌ０は書き込み終了検
出手段として動作する。
次にＣＰＵｌ０は書き込みの終了を検出した後、制御手
段として手順を進め、次のページのプログラム情報をワ
ークメモリから読出し、上述と同様の手順で第１および
第２ Ｅ２ＦＲＯＭに対して読出し情報の送信を行う（
ステップＳ４→５５−３６−３２）。
段として手順を進め、次のページのプログラム情報をワ
ークメモリから読出し、上述と同様の手順で第１および
第２ Ｅ２ＦＲＯＭに対して読出し情報の送信を行う（
ステップＳ４→５５−３６−３２）。
以下、ＣＰＵｌ０はページ単位のプログラム情報の書き
込みの指示およびプログラム情報の送信を行って、全て
のプログラム情報の書き込みの終了の後、本制御手順を
終了する（ステップ３２〜Ｓ５→Ｓ６）。
込みの指示およびプログラム情報の送信を行って、全て
のプログラム情報の書き込みの終了の後、本制御手順を
終了する（ステップ３２〜Ｓ５→Ｓ６）。
従来では１つのＥ２ＰＲＯＭの全ての記憶領域への書き
込みが終了してから次のＥ２ＦＲＯＭに対する書き込み
を行っていたのに対し、本実施例ではＣＰＵｌ０により
２つのＥ２ＰＲＯＭ２０．３０へほぼ同時に書き込み指
示を行うので、従来に比べて書き込みに要する時間は約
半分となる。
込みが終了してから次のＥ２ＦＲＯＭに対する書き込み
を行っていたのに対し、本実施例ではＣＰＵｌ０により
２つのＥ２ＰＲＯＭ２０．３０へほぼ同時に書き込み指
示を行うので、従来に比べて書き込みに要する時間は約
半分となる。
本実施例の他、次の例が挙げられる。
ｌ）本実施例ではＥ２ＰＲＯＭに記憶する情報はプログ
ラム情報であるが、プログラム情報に限らずシーケンシ
ャル（連続アドレス順）に読出す情報であればよい。
ラム情報であるが、プログラム情報に限らずシーケンシ
ャル（連続アドレス順）に読出す情報であればよい。
２）本実施例では２個のＥ２ＦＲＯＭに対する書き込み
を例に取り説明したがＥ２ＰＲＯＭの個数は２個以上で
あればよい。
を例に取り説明したがＥ２ＰＲＯＭの個数は２個以上で
あればよい。
［発明の効果］
以上、説明したように、本発明によれば、複数のＥ２Ｐ
ＲＯＭに対して並列的に情報の書き込みを行うようにし
たので、従来の直列的な書き込み処理に比べて、Ｅ２Ｐ
ＲＯＭの個数に反比例した時間で書き込み処理を終了す
ることができる。
ＲＯＭに対して並列的に情報の書き込みを行うようにし
たので、従来の直列的な書き込み処理に比べて、Ｅ２Ｐ
ＲＯＭの個数に反比例した時間で書き込み処理を終了す
ることができる。
第１図は本発明実施例の基本構成を示すブロック図、
第２図は本発明実施例の回路構成を示すブロック図、
第３図は本発明実施例のＣＰＵｌ０が実行する制御手順
を示すフローチャートである。 ＩＯ・・・ｃｐｕ 。 ２０．３０・・・Ｅ２ＦＲＯＭ。
を示すフローチャートである。 ＩＯ・・・ｃｐｕ 。 ２０．３０・・・Ｅ２ＦＲＯＭ。
Claims (1)
- 【特許請求の範囲】 １）複数のＥ＾２ＰＲＯＭに記憶すべき情報を、前記複
数のＥ＾２ＰＲＯＭ毎に予め分割し、 当該分割した各情報を一定容量単位で前記複数のＥ＾２
ＰＲＯＭにほぼ同時に送信すると共に書込みの指示を行
う書込み指示手段と、 当該書込みの指示された情報が前記複数の Ｅ＾２ＰＲＯＭに記憶されたことを検出する書込み終了
検出手段と、 該書込み終了検出手段の書込終了の検出に応じて次回の
書込みを前記書込み指示手段に指令する制御手段と を具えたことを特徴とするＥ＾２ＰＲＯＭの情報書込み
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2047166A JPH03252993A (ja) | 1990-03-01 | 1990-03-01 | Ｅ↑２ｐｒｏｍの情報書込み装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2047166A JPH03252993A (ja) | 1990-03-01 | 1990-03-01 | Ｅ↑２ｐｒｏｍの情報書込み装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03252993A true JPH03252993A (ja) | 1991-11-12 |
Family
ID=12767485
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2047166A Pending JPH03252993A (ja) | 1990-03-01 | 1990-03-01 | Ｅ↑２ｐｒｏｍの情報書込み装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03252993A (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH064399A (ja) * | 1992-06-22 | 1994-01-14 | Hitachi Ltd | 半導体記憶装置 |
| JPH06309224A (ja) * | 1993-04-14 | 1994-11-04 | Internatl Business Mach Corp <Ibm> | データ・ページの制御方法及びデータ処理システム |
| JP2000148583A (ja) * | 1992-06-22 | 2000-05-30 | Hitachi Ltd | 半導体記憶装置 |
| JP2000163314A (ja) * | 1992-06-22 | 2000-06-16 | Hitachi Ltd | 半導体記憶装置 |
| JP2002236612A (ja) * | 2002-01-21 | 2002-08-23 | Hitachi Ltd | 半導体記憶装置 |
| US6549974B2 (en) | 1992-06-22 | 2003-04-15 | Hitachi, Ltd. | Semiconductor storage apparatus including a controller for sending first and second write commands to different nonvolatile memories in a parallel or time overlapped manner |
| JP2004240993A (ja) * | 2004-04-12 | 2004-08-26 | Hitachi Ltd | 半導体記憶装置 |
| JP2005100470A (ja) * | 2004-12-28 | 2005-04-14 | Hitachi Ltd | 半導体記憶装置 |
| US6925012B2 (en) | 1991-11-26 | 2005-08-02 | Renesas Technology Corp. | Storage device employing a flash memory |
| JP2005339581A (ja) * | 2005-08-08 | 2005-12-08 | Hitachi Ltd | 半導体記憶装置 |
| JP2008108281A (ja) * | 2008-01-10 | 2008-05-08 | Renesas Technology Corp | 半導体ディスク装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62217496A (ja) * | 1986-03-18 | 1987-09-24 | Fujitsu Ltd | Ｅｅｐｒｏｍ書き込み方式 |
-
1990
- 1990-03-01 JP JP2047166A patent/JPH03252993A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62217496A (ja) * | 1986-03-18 | 1987-09-24 | Fujitsu Ltd | Ｅｅｐｒｏｍ書き込み方式 |
Cited By (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6925012B2 (en) | 1991-11-26 | 2005-08-02 | Renesas Technology Corp. | Storage device employing a flash memory |
| US7184320B2 (en) | 1991-11-26 | 2007-02-27 | Renesas Technology Corp. | Storage device employing a flash memory |
| US7154805B2 (en) | 1991-11-26 | 2006-12-26 | Renesas Technology Corp. | Storage device employing a flash memory |
| US7123519B2 (en) | 1991-11-26 | 2006-10-17 | Renesas Technology Corp. | Storage device employing a flash memory |
| US7082510B2 (en) | 1991-11-26 | 2006-07-25 | Renesas Technology Corp. | Storage device employing a flash memory |
| US7064995B2 (en) | 1991-11-26 | 2006-06-20 | Renesas Technology Corp. | Storage device employing a flash memory |
| US7006386B2 (en) | 1991-11-26 | 2006-02-28 | Renesas Technology Corp. | Storage device employing a flash memory |
| US7002851B2 (en) | 1991-11-26 | 2006-02-21 | Renesas Technology Corp. | Storage device employing a flash memory |
| US6457092B1 (en) | 1992-06-22 | 2002-09-24 | Hitachi, Ltd. | Semiconductor disk storage apparatus including a plurality of flash memories and a buffer memory to continuously write data responsive to first and second write commands |
| JP2000148583A (ja) * | 1992-06-22 | 2000-05-30 | Hitachi Ltd | 半導体記憶装置 |
| US8001319B2 (en) | 1992-06-22 | 2011-08-16 | Solid State Storage Solutions, Inc. | Semiconductor storage device |
| US6728826B2 (en) | 1992-06-22 | 2004-04-27 | Renesas Technology Corp. | Semiconductor storage device in which commands are sequentially fed to a plurality of flash memories to continuously write data |
| JP2000163314A (ja) * | 1992-06-22 | 2000-06-16 | Hitachi Ltd | 半導体記憶装置 |
| US6598115B2 (en) | 1992-06-22 | 2003-07-22 | Hitachi, Ltd. | Semiconductor storage apparatus including a plurality of nonvolatile flash memories and utilizing logical to physical sector conversion |
| US6549974B2 (en) | 1992-06-22 | 2003-04-15 | Hitachi, Ltd. | Semiconductor storage apparatus including a controller for sending first and second write commands to different nonvolatile memories in a parallel or time overlapped manner |
| JPH064399A (ja) * | 1992-06-22 | 1994-01-14 | Hitachi Ltd | 半導体記憶装置 |
| JPH06309224A (ja) * | 1993-04-14 | 1994-11-04 | Internatl Business Mach Corp <Ibm> | データ・ページの制御方法及びデータ処理システム |
| JP2002236612A (ja) * | 2002-01-21 | 2002-08-23 | Hitachi Ltd | 半導体記憶装置 |
| JP2004240993A (ja) * | 2004-04-12 | 2004-08-26 | Hitachi Ltd | 半導体記憶装置 |
| JP2005100470A (ja) * | 2004-12-28 | 2005-04-14 | Hitachi Ltd | 半導体記憶装置 |
| JP2005339581A (ja) * | 2005-08-08 | 2005-12-08 | Hitachi Ltd | 半導体記憶装置 |
| JP2008108281A (ja) * | 2008-01-10 | 2008-05-08 | Renesas Technology Corp | 半導体ディスク装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002278781A (ja) | 記憶装置、記憶装置制御方法及びプログラム | |
| JP2004095029A (ja) | 不揮発性メモリおよびその書き込み処理方法 | |
| JP3875139B2 (ja) | 不揮発性半導体記憶装置、そのデータ書き込み制御方法およびプログラム | |
| JPH03252993A (ja) | Ｅ↑２ｐｒｏｍの情報書込み装置 | |
| US4975872A (en) | Dual port memory device with tag bit marking | |
| EP3057100B1 (en) | Memory device and operating method of same | |
| JP3663043B2 (ja) | マイクロコンピュータの書き込み終了の判別方法 | |
| JPH11259357A (ja) | 半導体集積装置及び不揮発性メモリ書き込み方式 | |
| JPS63305444A (ja) | 記憶装置 | |
| JP2978008B2 (ja) | メモリ管理方式 | |
| KR100373796B1 (ko) | 시리얼이이피롬리드/라이트장치및그방법 | |
| JP3695078B2 (ja) | パルス出力命令を持つプログラマブルコントローラ | |
| JPH0765586A (ja) | Ｅｅｐｒｏｍアクセス方式 | |
| JP2004185290A (ja) | フラッシュメモリに対するリード・ライト方法 | |
| JP3711691B2 (ja) | マイクロコントローラ | |
| JP2642975B2 (ja) | Ｅｅｐｒｏｍ内蔵ワンチップマイクロコンピュータ | |
| JP2538907B2 (ja) | Ｉｃカ―ド | |
| JPH0341538A (ja) | 主記憶装置 | |
| JPS6258356A (ja) | Ｄｍａ制御装置 | |
| JPH09282894A (ja) | Ｅｅｐｒｏｍ制御装置 | |
| JPH03204042A (ja) | 情報処理装置 | |
| JPH0381849A (ja) | 初期プログラムロード方式 | |
| JPH0217549A (ja) | データ処理装置 | |
| JPH1097459A (ja) | Ｅｅｐｒｏｍ初期化方法 | |
| JPH06332508A (ja) | プログラマブルコントローラ |