JPS61108208A - プツシユプル増幅回路 - Google Patents
プツシユプル増幅回路Info
- Publication number
- JPS61108208A JPS61108208A JP23056384A JP23056384A JPS61108208A JP S61108208 A JPS61108208 A JP S61108208A JP 23056384 A JP23056384 A JP 23056384A JP 23056384 A JP23056384 A JP 23056384A JP S61108208 A JPS61108208 A JP S61108208A
- Authority
- JP
- Japan
- Prior art keywords
- current
- output
- transistor
- diode
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(イ)産業上の利用分野
本発明は、音響用の電力増幅器の出力段に用いて好適な
プッシュプル増幅回路に関するもので、特に歪率を悪化
させること無く低消費電流化が計れるプッシュプル増幅
回路に関する。
プッシュプル増幅回路に関するもので、特に歪率を悪化
させること無く低消費電流化が計れるプッシュプル増幅
回路に関する。
(ロ)従来の技術
音響用の電力増幅器の出力段には、通常B級動作のプッ
シュプル増幅回路が用いられている。前記プッシュプル
増幅回路は、クロスオーバー歪やスイッチング歪の発生
という基本的な問題を有しているが、アイドリンク電流
を十分に流すことにより、前記クロスオーバー歪やスイ
ッチング歪の発生を抑制出来るということが知られてい
る。しかしながら、ボータプルの音響機器の如く、電池
を電源とする機器においては、電池寿命の関係からアイ
ドリンク電流をあまり多く流すことが出来ず、その結果
ある程度のクロスオーバー歪やスイッチング歪の発生を
許容せざるを伊なかった。
シュプル増幅回路が用いられている。前記プッシュプル
増幅回路は、クロスオーバー歪やスイッチング歪の発生
という基本的な問題を有しているが、アイドリンク電流
を十分に流すことにより、前記クロスオーバー歪やスイ
ッチング歪の発生を抑制出来るということが知られてい
る。しかしながら、ボータプルの音響機器の如く、電池
を電源とする機器においては、電池寿命の関係からアイ
ドリンク電流をあまり多く流すことが出来ず、その結果
ある程度のクロスオーバー歪やスイッチング歪の発生を
許容せざるを伊なかった。
例えば、実開昭55−87017号公報には、電池を電
源とし、低電圧で動作する電流駆動型のプッシュプル増
幅回路が示されているが、電池の寿命を伸ばす為アイド
リンク電流を小にするとりpスオーバー歪やスイッチン
グ歪が大となり、歪率が大巾に悪化するという欠点があ
った。すなわち、前記公報に記載されたプツシ−プル増
幅回路は、第2図に示す如く、前置駆動トランジスタ(
1)と、第1及び第2駆動トランジスタ(2)及び(3
)と、第1及び第2出力トランジスタ(4)及び(5)
と、第1及び第2バイアストランジスタ(6)及び(7
)とを備えているが、アイドリンク電流を小にする為、
定電流源(8)に流れる電流を小にしたり、第1バイア
ストランジスタ(6)と第1駆動トランジスタ(2)に
流れる電流の比及び第2バイアストランジスタ(7)と
第2駆動トランジスタ(3)に流れる電流の比を大にす
ると、正入力信号の印加時に第1駆動トランジスタ(2
)が直ちにオフし、負入力信号の印加時に第2駆動トラ
ンジスタ(3)が直ちにオフしてオフ状態になる前記第
1もしくは第2駆動トランジスタ(21もしくは(31
のベースインピーダンスが急激に低下し、クロスオーバ
ー歪を発生するという欠点があった。
源とし、低電圧で動作する電流駆動型のプッシュプル増
幅回路が示されているが、電池の寿命を伸ばす為アイド
リンク電流を小にするとりpスオーバー歪やスイッチン
グ歪が大となり、歪率が大巾に悪化するという欠点があ
った。すなわち、前記公報に記載されたプツシ−プル増
幅回路は、第2図に示す如く、前置駆動トランジスタ(
1)と、第1及び第2駆動トランジスタ(2)及び(3
)と、第1及び第2出力トランジスタ(4)及び(5)
と、第1及び第2バイアストランジスタ(6)及び(7
)とを備えているが、アイドリンク電流を小にする為、
定電流源(8)に流れる電流を小にしたり、第1バイア
ストランジスタ(6)と第1駆動トランジスタ(2)に
流れる電流の比及び第2バイアストランジスタ(7)と
第2駆動トランジスタ(3)に流れる電流の比を大にす
ると、正入力信号の印加時に第1駆動トランジスタ(2
)が直ちにオフし、負入力信号の印加時に第2駆動トラ
ンジスタ(3)が直ちにオフしてオフ状態になる前記第
1もしくは第2駆動トランジスタ(21もしくは(31
のベースインピーダンスが急激に低下し、クロスオーバ
ー歪を発生するという欠点があった。
また、前記第1もしくは第2駆動トランジスタ(2)も
しくは(3)がオフ状態からオン状態に変化するとき時
間遅れを生じ、スイッチング歪を発生するという欠点が
あった。
しくは(3)がオフ状態からオン状態に変化するとき時
間遅れを生じ、スイッチング歪を発生するという欠点が
あった。
()→ 発明が解決しようとする問題点従って、従来の
電池を電源とするプッシュプル増幅回路は、電池寿命か
歪かのいずれか一方を犠牲にしなければないという問題
があった。また、前記実開昭55−87017号公報に
記載されたプッシュプル増幅回路は、3vの電源であれ
ば動作可能であるが、1.5V電源では動作させること
が出来ないという問題があった。
電池を電源とするプッシュプル増幅回路は、電池寿命か
歪かのいずれか一方を犠牲にしなければないという問題
があった。また、前記実開昭55−87017号公報に
記載されたプッシュプル増幅回路は、3vの電源であれ
ば動作可能であるが、1.5V電源では動作させること
が出来ないという問題があった。
(−J 問題点を解決するための手段
本発明は、上述の点に鑑み成されたもので、出力トラン
ジスタのベース・エミッタ間に挿入されるダイオードと
抵抗との直列回路と、前記ダイオードに動作電流を供給
する定電流源を有する点を特徴とする。
ジスタのベース・エミッタ間に挿入されるダイオードと
抵抗との直列回路と、前記ダイオードに動作電流を供給
する定電流源を有する点を特徴とする。
G14 作用
本発明に依れば、ダイオードと抵抗とによって出力トラ
ンジスタを常に順方向にバイアスしているので、前記出
力トランジスタがオフすることが無く、クロスオーバー
歪やスイッチング歪の軽減を計ることが出来る。
ンジスタを常に順方向にバイアスしているので、前記出
力トランジスタがオフすることが無く、クロスオーバー
歪やスイッチング歪の軽減を計ることが出来る。
(へ)実施例
第1図は、本発明の一実施例を示す回路図で、(91は
増幅されるべき入力信号が印加される入力端子、01)
)はベースが該入力端子(9)に接続されたエミッタ接
地型の第1前置駆動トランジスタ、01)はベース及び
エミッタが該第1前置駆動トランジスタ0010ベース
及びエミッタとそれぞれ共通接続された第2前置駆動ト
ランジスタ、(121はベースが前記第1前置駆動トラ
ンジスタ(]0)のコレクタに接続すれた第1出力トラ
ンジスタ、0狙まベースが前記第2前置駆動トランジス
タ(11)のコレクタに接続された第2出力トランジス
タ、鵠は前記第1出力トランジスタ02のベース・エミ
ッタ間に直列接続されたダイオード接続型のトランジス
タ(以下第1ダイオードと称す)圓及び第1抵抗(1θ
と、前記第1ダイオードa51に動作電流を供給する第
1定電流源0ηとから成る第1バイアス回路、邸は前記
第2出力トランジスタ03)のベース・エミッタ間に直
列接続されたダイオード接続型のトランジスタ(以下第
2ダイオードと称す)+1!l及び第2抵抗(201と
、前記第2ダイオード01に動作電流を供給する第2定
電流源C211とから成る第2バイアス回路、及び@は
ダイオード接続型のトランジスタ(以下第3ダイオード
と称す)(23)と、該第3ダイオード(23に動作電
流を供給する第3定電流源041と、前記第3ダイオー
ド(2■と電流ミラー接続された第1及び第2トランジ
スタ(2印及び(26)から成り、前記第1及び第2前
置駆動トランジスタ00)及び01)のコレクタ電流を
供給する定電流回路である。尚、第1及び第2前置駆動
トランジスタ0〔及び旧)と定電流回路@とは、第1及
び第2出力トランジスタ(12)及び03)の為の平衡
型電流駆動段を構成している。
増幅されるべき入力信号が印加される入力端子、01)
)はベースが該入力端子(9)に接続されたエミッタ接
地型の第1前置駆動トランジスタ、01)はベース及び
エミッタが該第1前置駆動トランジスタ0010ベース
及びエミッタとそれぞれ共通接続された第2前置駆動ト
ランジスタ、(121はベースが前記第1前置駆動トラ
ンジスタ(]0)のコレクタに接続すれた第1出力トラ
ンジスタ、0狙まベースが前記第2前置駆動トランジス
タ(11)のコレクタに接続された第2出力トランジス
タ、鵠は前記第1出力トランジスタ02のベース・エミ
ッタ間に直列接続されたダイオード接続型のトランジス
タ(以下第1ダイオードと称す)圓及び第1抵抗(1θ
と、前記第1ダイオードa51に動作電流を供給する第
1定電流源0ηとから成る第1バイアス回路、邸は前記
第2出力トランジスタ03)のベース・エミッタ間に直
列接続されたダイオード接続型のトランジスタ(以下第
2ダイオードと称す)+1!l及び第2抵抗(201と
、前記第2ダイオード01に動作電流を供給する第2定
電流源C211とから成る第2バイアス回路、及び@は
ダイオード接続型のトランジスタ(以下第3ダイオード
と称す)(23)と、該第3ダイオード(23に動作電
流を供給する第3定電流源041と、前記第3ダイオー
ド(2■と電流ミラー接続された第1及び第2トランジ
スタ(2印及び(26)から成り、前記第1及び第2前
置駆動トランジスタ00)及び01)のコレクタ電流を
供給する定電流回路である。尚、第1及び第2前置駆動
トランジスタ0〔及び旧)と定電流回路@とは、第1及
び第2出力トランジスタ(12)及び03)の為の平衡
型電流駆動段を構成している。
第1図において、説明を簡単にする為、各トランジスタ
のサイズを全て等しいものと仮定し、まず無信号時の動
作について説明する。第3定電流源c24)に流れる電
流をI、とすれば、第3ダイオード(23)に流れる電
流が11になり、第1及び第2トランジスタ(2m及び
126+のコレクタ電流もT、 となる。
のサイズを全て等しいものと仮定し、まず無信号時の動
作について説明する。第3定電流源c24)に流れる電
流をI、とすれば、第3ダイオード(23)に流れる電
流が11になり、第1及び第2トランジスタ(2m及び
126+のコレクタ電流もT、 となる。
一方、ベースバイアスを適切に設定すれば、第1及び第
2前置駆動トランジスタ00)及び(Illのコレクタ
電流を■、にすることが出来、その結果、第1及び第2
トランジスタC51及びr2eのコレクタ電流■1をす
べて第1及び第2前置駆動トランジスタ(1)11及び
(11)によって吸引することが出来る。また、第1及
び第2定電流源071及び(21;に流れる電流をそれ
ぞれI2とすれば、第1及び第2ダイオード(151及
びαlに流れる電流がI2となる。しかして、第1トラ
ンジスタ(29に流れる電流■1と第1前置駆動トラン
ジスタ0(ト)に流れる電流が等しい為に、第1出力ト
ランジスタ(121のベース電流が前記第1前置駆動ト
ランジスタ(101に流入することは無く、前記第1出
力トランジスタ(12+のコレクタ電流は、前記第1ダ
イオ−トロ8に流れる電流■、と略等しい電流となる。
2前置駆動トランジスタ00)及び(Illのコレクタ
電流を■、にすることが出来、その結果、第1及び第2
トランジスタC51及びr2eのコレクタ電流■1をす
べて第1及び第2前置駆動トランジスタ(1)11及び
(11)によって吸引することが出来る。また、第1及
び第2定電流源071及び(21;に流れる電流をそれ
ぞれI2とすれば、第1及び第2ダイオード(151及
びαlに流れる電流がI2となる。しかして、第1トラ
ンジスタ(29に流れる電流■1と第1前置駆動トラン
ジスタ0(ト)に流れる電流が等しい為に、第1出力ト
ランジスタ(121のベース電流が前記第1前置駆動ト
ランジスタ(101に流入することは無く、前記第1出
力トランジスタ(12+のコレクタ電流は、前記第1ダ
イオ−トロ8に流れる電流■、と略等しい電流となる。
また、第2トランジスタ(イ)に流れる電流I、と前記
第2前置駆動トランジスタ(Illに流れる電流I、と
が等しい為に、前記第2トランジスタ磯のコレクタ電流
が第2出力トランジスタa〜のベースに流入することは
無く、前記第2出力l・ランジスタ(1:9のコレクタ
電流は、前記第2ダイオード09に流れる電流■2と略
等しい電流となる。そして、前記第1出力トランジスタ
021のコレクタ電流■、と前記第2出力トランジスタ
03)のコレクタ電流■、とは等しくなるので、無信号
状態において負荷(5)に電流が流れることはない。
第2前置駆動トランジスタ(Illに流れる電流I、と
が等しい為に、前記第2トランジスタ磯のコレクタ電流
が第2出力トランジスタa〜のベースに流入することは
無く、前記第2出力l・ランジスタ(1:9のコレクタ
電流は、前記第2ダイオード09に流れる電流■2と略
等しい電流となる。そして、前記第1出力トランジスタ
021のコレクタ電流■、と前記第2出力トランジスタ
03)のコレクタ電流■、とは等しくなるので、無信号
状態において負荷(5)に電流が流れることはない。
次に入力端子(9)に正の入力信号が印加され、第1及
び第2前置駆動トランジスタ00)及び旧)のコレクタ
電流がそれぞれ■1+△■に増加したとすれば、第1及
び第2トランジスタ(25)及び(26+のコレクタ電
流は定電流■1である為、前記第1及び第2前置駆動ト
ランジスタ001及び011のコレクタ電流がΔ■だけ
不足し、前記第1前置駆動トランジスタ(101のコレ
クタ電流の不足分△■が第1出力トランジスタ(121
のベース中エミッタ接合を介して供給されるとともに、
前記第2前置駆動トランジスタ01)のコレクタ電流の
不足分Δ■が第2定電流源ff(1)から第2抵抗(2
+11を介して供給される。その結果、第1出力トラン
ジスタ(121のコレクタ電流が増加し、第2出力トラ
ンジスタ(131のコレクタ電流が減少し、その差電流
が負荷罰に供給される。前記第1出力トランジスタ11
21のコレクタ電流Io+は、I。+ = (I2十△
I)* eヱp(s、r ” L・ΔI) ・・・
・・・・・・・・・・・・・・・・・・(1)となる。
び第2前置駆動トランジスタ00)及び旧)のコレクタ
電流がそれぞれ■1+△■に増加したとすれば、第1及
び第2トランジスタ(25)及び(26+のコレクタ電
流は定電流■1である為、前記第1及び第2前置駆動ト
ランジスタ001及び011のコレクタ電流がΔ■だけ
不足し、前記第1前置駆動トランジスタ(101のコレ
クタ電流の不足分△■が第1出力トランジスタ(121
のベース中エミッタ接合を介して供給されるとともに、
前記第2前置駆動トランジスタ01)のコレクタ電流の
不足分Δ■が第2定電流源ff(1)から第2抵抗(2
+11を介して供給される。その結果、第1出力トラン
ジスタ(121のコレクタ電流が増加し、第2出力トラ
ンジスタ(131のコレクタ電流が減少し、その差電流
が負荷罰に供給される。前記第1出力トランジスタ11
21のコレクタ電流Io+は、I。+ = (I2十△
I)* eヱp(s、r ” L・ΔI) ・・・
・・・・・・・・・・・・・・・・・・(1)となる。
また、前記第2出力トランジスタ(131のコレクタ電
流I02は、 〔ただし、R2は第2抵抗(201の抵抗値〕となる。
流I02は、 〔ただし、R2は第2抵抗(201の抵抗値〕となる。
従って、例えば、I、=100μA、 R。
=R,=2にΩとして前記第1及び第2出力トランジス
タ(12+及び0mのコレクタ電流I。l 、■O!を
計算すると、前記電流の不足分ΔIに応じて、第1表の
如くなる。
タ(12+及び0mのコレクタ電流I。l 、■O!を
計算すると、前記電流の不足分ΔIに応じて、第1表の
如くなる。
更に入力端子(9)に負の入力信号が印加され、第1及
び第2前置駆動トランジスタOO)及び(11)のコレ
クタ電流がそれぞれ■、−△■に減少したとすれば、第
1及び第2トランジスタI25)及び(26)のコレク
タ電流が△■だけ余り、前記第1トランジスタ(ハ)の
コレクタ電流の余り分△Iが第1抵抗(161を介して
第1定電流源07)に流入し、前記第2トランジスタ(
支))のコレクタ電流の余り分△■が第2出力トランジ
スタ(131のベースに流入する。その結果、第1出力
トランジスタ(12)のコレクタ電流が減少し、第2出
力トランジスタ03)のコレクタ電流が増加し、その差
電流が負荷(27)から供給される。その時の第1出力
トランジスタ(12+のコレクタ電流は、前記第(2)
式で示される電流I。2となり、第2出力トランジスタ
(131のコレクタ電流は、前記第(1)式で示される
電流■o、となり、余り分△Iとの関係も第1表の如く
なる。
び第2前置駆動トランジスタOO)及び(11)のコレ
クタ電流がそれぞれ■、−△■に減少したとすれば、第
1及び第2トランジスタI25)及び(26)のコレク
タ電流が△■だけ余り、前記第1トランジスタ(ハ)の
コレクタ電流の余り分△Iが第1抵抗(161を介して
第1定電流源07)に流入し、前記第2トランジスタ(
支))のコレクタ電流の余り分△■が第2出力トランジ
スタ(131のベースに流入する。その結果、第1出力
トランジスタ(12)のコレクタ電流が減少し、第2出
力トランジスタ03)のコレクタ電流が増加し、その差
電流が負荷(27)から供給される。その時の第1出力
トランジスタ(12+のコレクタ電流は、前記第(2)
式で示される電流I。2となり、第2出力トランジスタ
(131のコレクタ電流は、前記第(1)式で示される
電流■o、となり、余り分△Iとの関係も第1表の如く
なる。
第11)及び第(21式と第1表から明らかな如く、入
力信号のレベルに応じて決まる電流の不足分もしくは余
り分Δ■がΔ■〈■2であれば、第1及び第2出力トラ
ンジスタを共にオン状態に維持することが出来、これに
よってクロスオーバー歪及びスイッチング歪の軽減を計
ることが出来る。また、第1図の回路における最大出力
電流■。marは、第(1)式において△T−4,にし
たときに求められるが、前記第(1)式から明らかな如
く、前記最大出力電流’Io max は第1定電流源
071に流れる電流■2と、第3定電流源(24)に流
れる電流■1と、第1抵抗(161の抵抗値R1とによ
って決まるので、前記第1抵抗Q61の抵抗値R3を太
にすれば、前記最大出力電流Iomax を大にする
ことが出来る。しかしながら、前記第1抵抗(161の
抵抗値R,を太にすると、第1ダイオード051と第1
出力トランジスタ021とのミラー関係が保てなくなり
、出力電流の減少時の速度が大となるので、クロスオー
バー歪を発生仕易くなる1その為、前記第1抵抗Q印の
抵抗値R,は、所望の最大出力電流が得られる範囲で出
来るだけ小とする必要があり、例えば2にΩ〜4にΩに
設定すれば良い。
力信号のレベルに応じて決まる電流の不足分もしくは余
り分Δ■がΔ■〈■2であれば、第1及び第2出力トラ
ンジスタを共にオン状態に維持することが出来、これに
よってクロスオーバー歪及びスイッチング歪の軽減を計
ることが出来る。また、第1図の回路における最大出力
電流■。marは、第(1)式において△T−4,にし
たときに求められるが、前記第(1)式から明らかな如
く、前記最大出力電流’Io max は第1定電流源
071に流れる電流■2と、第3定電流源(24)に流
れる電流■1と、第1抵抗(161の抵抗値R1とによ
って決まるので、前記第1抵抗Q61の抵抗値R3を太
にすれば、前記最大出力電流Iomax を大にする
ことが出来る。しかしながら、前記第1抵抗(161の
抵抗値R,を太にすると、第1ダイオード051と第1
出力トランジスタ021とのミラー関係が保てなくなり
、出力電流の減少時の速度が大となるので、クロスオー
バー歪を発生仕易くなる1その為、前記第1抵抗Q印の
抵抗値R,は、所望の最大出力電流が得られる範囲で出
来るだけ小とする必要があり、例えば2にΩ〜4にΩに
設定すれば良い。
第3図は、本発明の具体回路例を示すもので、第2ダイ
オードOtの動作電流を第3ダイオードQ:鳴に電流ミ
ラー接続された第3トランジスタ(281により供給し
ている点、前記第2ダイオードa!Jに電流ミラー接続
された第4トランジスタ四を設け、該第4トランジスタ
t291のコレクタ電流を第1ダイオードif!i!に
動作電流として供給している点、第1出力トランジスタ
(1′Aのコレクタ電流を第1ミラー回路曽で反転して
出力点Aに供給している点、及び第2出力トランジスタ
(131のコレクタ電流を第2電流ミラー回路…)で反
転して出力点Aに供給している点を特徴とする。尚、第
3図における他の回路素子は、第1図の回路素子と同一
に付、同一の図番を付し、説明を省略する。
オードOtの動作電流を第3ダイオードQ:鳴に電流ミ
ラー接続された第3トランジスタ(281により供給し
ている点、前記第2ダイオードa!Jに電流ミラー接続
された第4トランジスタ四を設け、該第4トランジスタ
t291のコレクタ電流を第1ダイオードif!i!に
動作電流として供給している点、第1出力トランジスタ
(1′Aのコレクタ電流を第1ミラー回路曽で反転して
出力点Aに供給している点、及び第2出力トランジスタ
(131のコレクタ電流を第2電流ミラー回路…)で反
転して出力点Aに供給している点を特徴とする。尚、第
3図における他の回路素子は、第1図の回路素子と同一
に付、同一の図番を付し、説明を省略する。
第3図の場合、第3電流源(24)に流れる電流■。
が第3ダイオード(ハ)に流れ、該第3ダイオード(2
,1と電流ミラー接続された第1乃至第3トランジスタ
ー乃至(28)のコレクタ電流も11 となる。前記第
1及び第2トランジスタ+251及び(26)のコレク
タ電流11は、第1図の場合と同様、第1及び第2前置
駆動トランジスタ001及び旧)の動作電流として使用
され、前記第3トランジスタ(ハ)のコレクタ電流■1
は、第2ダイオード0!Jに供給される。従って、前記
第3トランジスタ(財)は第1図の第2定電流源121
)と同一の作用を呈する。また、第4トランジスタ翰は
、第2ダイオード09と電流ミラー接続されているので
、前記第4トランジスタ翰のコレクタ電流も■1となり
、該コレクタ電流■1は、第1ダイオード051の動作
電流となる。従って、前記第4トランジスタ翰は第1図
の第1定電流源0ηと同一の作用を呈する。尚、第3ト
ランジスタ(ハ)のコレクタ電流は、第3ダイオード(
231と前記第3トランジスタ(2印とのミラー比を変
更するだけで任意の値に設定出来、第1及び第2前置駆
動トランジスタ001及び01)の動作電流と、第1及
び第2出力トランジスタ021及び03)のベースバイ
アス電流とを独立に設定することが出来る。第1及び第
2電流ミラー回路例及び…)は、第1及び第2出力トラ
ンジスタO2及び(131のコレクタ電流を増幅する為
に配置されており、前記第1及び第2電流ミラー回路咎
及び包)のミラー比をnとすれば、前記第1及び第2出
力トランジスタ(121及び(1■のコレクタ電流はn
倍に増幅されて出力点Aに供給される。
,1と電流ミラー接続された第1乃至第3トランジスタ
ー乃至(28)のコレクタ電流も11 となる。前記第
1及び第2トランジスタ+251及び(26)のコレク
タ電流11は、第1図の場合と同様、第1及び第2前置
駆動トランジスタ001及び旧)の動作電流として使用
され、前記第3トランジスタ(ハ)のコレクタ電流■1
は、第2ダイオード0!Jに供給される。従って、前記
第3トランジスタ(財)は第1図の第2定電流源121
)と同一の作用を呈する。また、第4トランジスタ翰は
、第2ダイオード09と電流ミラー接続されているので
、前記第4トランジスタ翰のコレクタ電流も■1となり
、該コレクタ電流■1は、第1ダイオード051の動作
電流となる。従って、前記第4トランジスタ翰は第1図
の第1定電流源0ηと同一の作用を呈する。尚、第3ト
ランジスタ(ハ)のコレクタ電流は、第3ダイオード(
231と前記第3トランジスタ(2印とのミラー比を変
更するだけで任意の値に設定出来、第1及び第2前置駆
動トランジスタ001及び01)の動作電流と、第1及
び第2出力トランジスタ021及び03)のベースバイ
アス電流とを独立に設定することが出来る。第1及び第
2電流ミラー回路例及び…)は、第1及び第2出力トラ
ンジスタO2及び(131のコレクタ電流を増幅する為
に配置されており、前記第1及び第2電流ミラー回路咎
及び包)のミラー比をnとすれば、前記第1及び第2出
力トランジスタ(121及び(1■のコレクタ電流はn
倍に増幅されて出力点Aに供給される。
(ト)発明の効果
以上述べた如く、本発明に依れば、第1及び第2出力ト
ランジスタをともにオン状態に保つことが出来るので、
クロスオーバー歪やスイッチング歪を軽減することが出
来、歪率が改善されたプッシュプル増幅回路を提供出来
る。また、アイドリンク電流を著しく低減出来るので、
低消費電流のプッシュプル増幅回路を提供出来、その結
果、電源として電池を使用する機器に用いて好適なプツ
シ−プル増幅回路を提供出来る。更に、実施例の如く、
第1及び第2電流駆動段として、第1及び第2前置駆動
トランジスタと第1及び第2トランジスタと第3ダイオ
ードと第3定電流源とから構成される回路を用いれば、
約0.8Vの低電圧でプツシニブル増幅回路を動作させ
ることが出来るので、1.5vの電池を電源とする機器
に使用可能な低電圧動作型のプツシ−プル増幅回路を提
供出来る。
ランジスタをともにオン状態に保つことが出来るので、
クロスオーバー歪やスイッチング歪を軽減することが出
来、歪率が改善されたプッシュプル増幅回路を提供出来
る。また、アイドリンク電流を著しく低減出来るので、
低消費電流のプッシュプル増幅回路を提供出来、その結
果、電源として電池を使用する機器に用いて好適なプツ
シ−プル増幅回路を提供出来る。更に、実施例の如く、
第1及び第2電流駆動段として、第1及び第2前置駆動
トランジスタと第1及び第2トランジスタと第3ダイオ
ードと第3定電流源とから構成される回路を用いれば、
約0.8Vの低電圧でプツシニブル増幅回路を動作させ
ることが出来るので、1.5vの電池を電源とする機器
に使用可能な低電圧動作型のプツシ−プル増幅回路を提
供出来る。
第1図は、本発明の一実施例を示す回路図、第2図は従
来のプツシ−プル増幅回路を示す回路図、及び第3図は
本発明の具体回路例を示す回路図である。 主な図番の説明 0(1,(Ill・・・前置駆動トランジスタ、 11
人(131・・・出力トランジスタ、 (14!、01
6・・・バイアス回路、(151、Gl・・・タイオー
ド、 f161. 悶11−..抵抗、 071%+2
11・・・定電流源、 0・・・定電流回路。
来のプツシ−プル増幅回路を示す回路図、及び第3図は
本発明の具体回路例を示す回路図である。 主な図番の説明 0(1,(Ill・・・前置駆動トランジスタ、 11
人(131・・・出力トランジスタ、 (14!、01
6・・・バイアス回路、(151、Gl・・・タイオー
ド、 f161. 悶11−..抵抗、 071%+2
11・・・定電流源、 0・・・定電流回路。
Claims (1)
- (1)無信号時に平衡状態になる第1及び第2電流駆動
段と、該第1電流駆動段の出力信号に応じて動作する第
1出力トランジスタと、前記第2電流駆動段の出力信号
に応じて動作する第2出力トランジスタと、前記第1出
力トランジスタのベース、エミッタ間に直列接続される
第1ダイオード及び第1抵抗と、該第1ダイオードに動
作電流を供給する第1定電流源と、前記第2出力トラン
ジスタのベース・エミッタ間に直列接続される第2ダイ
オード及び第2抵抗と、該第2ダイオードに動作電流を
供給する第2定電流源とから成り、前記第1及び第2出
力トランジスタのコレクタに得られる出力信号を用いて
負荷をプッシュプル駆動する様にしたことを特徴とする
プッシュプル増幅回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23056384A JPS61108208A (ja) | 1984-11-01 | 1984-11-01 | プツシユプル増幅回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23056384A JPS61108208A (ja) | 1984-11-01 | 1984-11-01 | プツシユプル増幅回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS61108208A true JPS61108208A (ja) | 1986-05-26 |
Family
ID=16909712
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP23056384A Pending JPS61108208A (ja) | 1984-11-01 | 1984-11-01 | プツシユプル増幅回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS61108208A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2007052389A1 (ja) * | 2005-11-04 | 2007-05-10 | Niigata Seimitsu Co., Ltd. | パワーアンプおよびそのアイドリング電流設定回路 |
JP2010239481A (ja) * | 2009-03-31 | 2010-10-21 | Toshiba Corp | 半導体集積回路装置 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5919415A (ja) * | 1982-07-24 | 1984-01-31 | Sony Corp | 電力増幅回路 |
JPS59140705A (ja) * | 1983-01-31 | 1984-08-13 | Rohm Co Ltd | 増幅回路 |
-
1984
- 1984-11-01 JP JP23056384A patent/JPS61108208A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5919415A (ja) * | 1982-07-24 | 1984-01-31 | Sony Corp | 電力増幅回路 |
JPS59140705A (ja) * | 1983-01-31 | 1984-08-13 | Rohm Co Ltd | 増幅回路 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2007052389A1 (ja) * | 2005-11-04 | 2007-05-10 | Niigata Seimitsu Co., Ltd. | パワーアンプおよびそのアイドリング電流設定回路 |
JP2007129512A (ja) * | 2005-11-04 | 2007-05-24 | Niigata Seimitsu Kk | パワーアンプおよびそのアイドリング電流設定回路 |
JP2010239481A (ja) * | 2009-03-31 | 2010-10-21 | Toshiba Corp | 半導体集積回路装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DK142386B (da) | Operationsforstærker. | |
US4103248A (en) | Voltage follower circuit | |
JPS6212692B2 (ja) | ||
JPS61108208A (ja) | プツシユプル増幅回路 | |
US6292057B1 (en) | Output stage of an operational amplifier and method having a latchup-free sourcing current booster for driving low impedance loads | |
JPH0263206A (ja) | カレントミラー回路 | |
US6078220A (en) | Complementary class AB current amplifier | |
JPH11205045A (ja) | 電流供給回路およびバイアス電圧回路 | |
JPS6123689B2 (ja) | ||
US5278516A (en) | Buffer circuit | |
JPS59119908A (ja) | プツシユプル出力回路 | |
JP2000077955A (ja) | Ab級増幅器 | |
JP2568690B2 (ja) | 定電流回路 | |
JP3443266B2 (ja) | 定電圧回路 | |
JPH0472404B2 (ja) | ||
JPH0332096Y2 (ja) | ||
JPH0619217Y2 (ja) | 可変インピ−ダンス回路 | |
JPS62117403A (ja) | カレントミラ−回路 | |
JPS6145624Y2 (ja) | ||
JPH04218884A (ja) | 演算増幅回路 | |
JPH0458202B2 (ja) | ||
JPH0680997B2 (ja) | 掛算回路 | |
JPH11168329A (ja) | ベース電流補償回路 | |
JPS6096010A (ja) | トランジスタ回路 | |
JPS6133007A (ja) | 利得制御回路 |